(452)通过输出0叫到Out 6(220D到225D)驱动开关Sff1JlJ SW6(图2中的213到218).
[0047]FPGA (451)和微处理器(450)具有对所有内部操作计时的全局块(未示出)。
[0048]在图5中，示出了由控制单元(图4中的103D)使用的控制逻辑。在优选的实现方式中，在微处理器(450)和FPGA(451)中实现控制逻辑。可以完全在微处理器(450)中实现，或者完全在FPGA(451)中实现，具体任务的分配是实现方式的细节，对整体的控制并不重要。
[0049]在图5的框图中，多个功能块连接在一起，以形成分别由电网同步伺服会回路(510E)和相位补偿伺服回路(524E)控制的直接数字合成块(DDS) (512E)和正弦波形发生器(520E)ο
[0050]DDS 块
[0051]DDS由加法器(561E)和相位累加器(562E)形成。相位累加器(562E)的输出与加法器(561E)的一个输入相连接。加法器(561E)的另一个输入接收频率调谐字(511E)。加法器(561E)的输出与相位累加器(562E)的输入相连接。相位累加器(562E)的输出被称为DDS相位(518E) ο
[0052]电网同步伺服回路块
[0053]来自电压换能器V1J2J3 (326E、327E、328E)的数字化的测量数据向电压过零检测器1、2、3(580E、581E、582E)提供输入，每个电压过零检测器的向锁存器1、2、3 (583E、584E、585E)提供时钟。到每个锁存器的数据输入与DDS相位(518E)相连接。锁存器(583E、584E、585E)的输出与加法器(586E)的三个输入相连接。加法器(586E)的第四输入与集合的相位补偿寄存器(525E)相连接。加法器(586E)的输出与比例积分微分(PID)伺服回路滤波器(587E)相连接，比例积分微分(PID)伺服回路滤波器(587E)的输出生成频率调谐字校正(517E)。
[0054]频率调谐字校正(517E)供给到加法器(516E)。加法器(516E)的另一个输入与起始频率调谐字寄存器(526E)相连接。加法器(516E)的输出被称为频率调谐字(511E)并且供给加法器(561E)的输入。
[0055]相位补偿伺服回路块
[0056]DDS相位(518E)与加法器(563E)的输入相连接。将相位校正(513E)施加到加法器(563E)的另一个输入。DDS相位(518E)还与加法器(564E、565E)的输入相连接。每个加法器(564E、565E)上的第二输入与相位校正(513E)相连接。每个加法器(564E、565E)的第三输入分别与相位补偿寄存器2、3(521E、522E)的输出相连接。
[0057]每个加法器(563E、564E、565E)的输出分别与正弦查找表1、2、3 (568E、569E、570E)的输入相连接。每个正弦查找表(568E、569E、570E)的输出分别供给PffM发生器1、2、3(573E、574E、567E)的输入。正弦查找表(568E、569E、570E)与 PffM 发生器(573E、574E、567E) 一起形成正弦波形发生器(520E)。PffM发生器(401E到406E)的输出与MOSFET驱动器(452)相连接，MOSFET驱动器(452)与开关Sffl到SW6相连接(图4)。
[0058]DDS相位(518E)供给加法器(566E)的输入。加法器(566E)的第二输入与期望的PFC相位补偿寄存器(523E)相连接。加法器(566E)的输出与正弦/余弦相关器(576E，在下文更详细地说明)相连接。正弦/余弦相关器(576E)的另一个输入从电流换能器I1 (329E)接收测量数据的数字化样本。加法器(566E)的输出还与两个加法器(571E、572E)的输入相连接。每个加法器(571E、572E)的第二输入分别与相位补偿2 (521E)和相位补偿3 (522E)相连接。这些加法器(571E、572E)的输出分别与正弦/余弦相关器2 (577E)和正弦/余弦相关器3(578E)的输入相连接。三个正弦/余弦相关器(567E、577E、578E)的输出供给加法器(579E)。加法器(579E)的输出被称为相位检测器误差(519E)。
[0059]相位检测器误差(519E)供给PID伺服回路滤波器(567E)的输入。PID伺服回路滤波器(567E)的输出供给加法器(514E)。加法器(514E)的第二输入与起始相位补偿寄存器(515E)相连接。加法器(514E)的输出被称为相位校正(513E)。
[0060]电网同步伺服回路
[0061]DDS相位字(518E)由DDS(512E)生成，其中相位累加器(562E)与其本身和频率调谐字(511E)相加。频率调谐字(511E)是起始频率调谐字(526E)和频率调谐字校正(517E)的加和。频率调谐字校正(517E)按照以下方式生成:在由电压过零检测器1、2、3(580E、581E、582E)供应的每个零电压交叉期间，DDS相位(518E)分别由锁存器1、2、3 (583E、584E、585E)锁存在相位1、2、3。通过加法器(586E)将锁存器1、2、3 (583E、584E、585E)的输出与集合的相位补偿(525E) —起组合为复合相位补偿。加法器(586E)的输出与AC电网电压过零和DDS相位(518E)之间的时序的失配是成正比的。此输出由PID(比例积分微分)伺服回路滤波器过滤，以产生频率调谐字校正(517E)。频率调谐字校正供给回DDS，形成负反馈回路，所述负反馈回路保持了与AC电网同步的DDS相位和频率。
[0062]相位补偿伺服回路
[0063]DDS相位(518E)字与相位校正字(513E)相加并且施加到正弦查找表I (568E)，所述正弦查找表I (568E)向PffM发生器I (573E)提供值。PffM发生器I (573E)生成占空比调制的信号以通过MOSFET驱动器(401E到402E)驱动三相H桥开关(Sff1JlJ Sff2)(见图4)。相位2和相位3按照同样的方式操作，但是相位补偿2、3(521E、522E)在(564E、565E)加到正弦查找表2、3(569E、570E)的输入。如下生成相位校正(513E):DDS相位在(566E)与期望的PFC相位补偿(523E)相加，向正弦/余弦相关器I (576E)提供相位参考输入。正弦/余弦相关器1 (576E)的输入从电流换能器IJ329E)获得数字化的测量数据。其它相位2、3按照同样的方式操作，但是相位补偿2、3(521E、522E)在(571E、572E)加到正弦/余弦相关器2、3(577E、578E)的相位参考输入。通过加法器(579E)将全部三个正弦/余弦相关器的输出相加在一起并且产生相位检测器误差(519E)。相位检测器误差(519E)与期望的PFD相位补偿(523E)和功率转换器生成、电流换能器⑴、12、Ι3，329Ε、330Ε、331Ε)测量的相位补偿之间的失配成正比。相位检测器误差供给回正弦波形发生器(520Ε)，形成负反馈回路，保持生成的输出电流相移与期望的PFC相位补偿(523Ε)相等。
[0064]相位补偿2、3(521Ε、522Ε)提供这样的益处，在加电期间，功率转换器(332Β、333Β、334Β)的三相输出的相位的顺序可以改变；这使用户能以任何顺序的三个相位将功率转换器连接到AC电网，功率转换器然后调整寄存器相位补偿2、3(521Ε、522Ε)中的值以进行调适。这是由微处理器(450)按照以下方式完成的:相位1(580Ε)作为参考。在相位补偿寄存器(521Ε、522Ε)处于默认值的情况下，在锁存器2、3 (584Ε、585Ε)将相位2和相位3的相位与DDS相位(518Ε)进行比较，并且测量误差。寄存器(521Ε、522Ε)值然后交换并测量误差。然后将给出最低误差的寄存器(521Ε、522Ε)值用作正确的寄存器(521Ε、522Ε)值。
[0065]无功功率因数值可以使用期望的PFC相位补偿寄存器(523Ε)来设置。图6中示出的是对此进行控制的逻辑流程。在优选的实现方式中说明了两个方法，一个是通过外部从双向数字通信连接(447)将其读出以设置直接的值^93F)。另一个方法^92F)利用取决于AC电网的线频率施加的功率因数的量。电网频率由微处理器(450)从频率调谐字(511E)读出。这个方法适合电网频率改变以传达发电设备需要施加设置过的校正的量这种情况。
[0066]功率因数校正
[0067]前文说明的架构的优选实现方式产生图7(a)中示出的三相AC电压和电流波形。每个颜色的较细的线代表每个相位的电压；相同颜色的较粗的线代表电流。
[0068]在图7(b)和(C)中将相位I的轨迹用作示例。电压波形(701,702)在图(b)和(c)之间是等同的。每个情况中的电流波形(703、704)是不同的一一电压和电流之间的相位关系已经改变，从滞后90度到超前90度，这表示功率因数已经改变。
[0069]曲线(b)和(C)证明了如果期望的PFC相位补偿(523E)值的正负号改变则会导致从超前电流到滞后电流的改变。
[0070]图7(d)示出了输送到