接的点与半导体桥式电路4的AC输出端子4c之间。电容器26通过放出存储在其中的电荷，抑制AC输出端子4c的输出电压的快速电压变化(dv/dt)。
[0030]LD串联电路10包括二极管24a和电抗器25a。二极管24a与电抗器25a串联连接。二极管24a的阳极连接到二极管23b的阴极。二极管24a的阴极连接到电抗器25a的一端。电抗器25a的另一端连接到电抗器21a的另一端。当存储在电容器22b中的电荷经由LD串联电路10再生到AC输出端子4c时，电抗器25a抑制再生电荷时的快速电流变化
(di/dt)ο
[0031]LD串联电路20包括与电抗器25b串联连接的二极管24b。二极管24b的阴极连接到二极管23a的阳极。二极管24b的阳极连接到电抗器25b的一端。电抗器25b的另一端连接到负端子4e。当存储在电容器22a中的电荷经由LD串联电路20再生到AC输出端子4c时，电抗器25b抑制再生电荷时的快速电流变化(di/dt)。
[0032]现在，将描述在半导体开关4a已经处于0N状态并且半导体开关4b已经处于OFF状态之后关断半导体开关4a的操作。
[0033]当半导体开关4a处于0N状态并且半导体开关4b处于OFF状态时，来自DC电源11的电流(例如输出电流)从DC电源11沿着包括DC电源11的正电极端子la、电抗器21a和半导体开关4a的第一路径流动，并且通过AC输出端子4c输出。流过AC输出端子4c的输出电流输出到负载。
[0034]由于输出电流流过电抗器21a，因此能量存储在电抗器21a中。此外，由于半导体开关4a处于0N状态，因此电力充电到电容器26。
[0035]在半导体开关4a处于0N状态并且半导体开关4b处于OFF状态之后，半导体开关4a可以关断。在关断过渡时段期间，输出电流从DC电源11切换到第二路径。第二路径包括DC电源的正电极端子la、电抗器21a、电容器22a、二极管23a、电容器26和AC输出端子4cο相应地，存储在电抗器21a中的能量存储在电容器22a和电容器22b中。该能量增大电容器22a和22b的电压。
[0036]当半导体开关4a关断时，AC输出端子4c的电压减小。在这种情况下，存储在电容器26中的电力放电。相应地，在AC输出端子4c的电势的电压变化(dv/dt)通过电容器26的放电而被减小或者抑制的同时，电势从半导体桥式电路4的正电极的电势降低到其负电极的电势。换句话说，当半导体开关4a关断时，并且随着电容器26放电，可以通过ZVS实现用于减小或者抑制AC输出端子4c的电势的快速电压变化(dv/dt)的软开关。
[0037]另外，直到AC输出端子4c的电势从半导体桥式电路4的正电极的电势跌落到其负电极的电势之前，从电容器26流到AC输出端子4c的电流切换到二极管23b、电容器22b、半导体开关4b和AC输出端子4c。
[0038]然后，输出电流从DC电源11沿着包括DC电源的负端子lb、半导体开关4b和AC输出端子4c的第三路径流动，并且完成与关断半导体开关4a相关联的开关操作。
[0039]现在，将描述在半导体开关4a和4b已经处于OFF状态之后用于导通半导体开关4a的操作。
[0040]当半导体开关4a在处于OFF状态之后再次导通时，来自AC输出端子4c的输出电流不仅从DC电源11流过DC电源的负端子lb、半导体开关4b和AC输出端子4c，而且流过下面要描述的三个路径。
[0041 ] 三个路径中的第一路径包括电抗器25b、二极管24b、电容器22a和半导体开关4a。第一路径是用于在关断半导体开关4a时将存储在电容器22a中的能量再生到AC输出端子4c的路径。
[0042]三个路径中的第二路径包括电容器22b、二极管24a、电抗器25a和半导体开关4a。第二路径是用于在关断半导体开关4a时将存储在电容器22b中的能量再生到AC输出端子4c的路径。
[0043]三个路径中的第三路径包括DC电源11、DC电源的正电极端子la、电抗器21a和半导体开关4a。
[0044]当半导体开关4a导通时，电流流过电抗器21a、25a和25b中的任意一个。结果是，当半导体开关4a导通时，快速电流变化(di/dt)被减小或者抑制，并且电流逐渐增大。另一方面，流过半导体开关4b的输出电流减小。在半导体开关4b没有流过其的电流，然后处于OFF状态之后，电容器26由流过半导体开关4a的电流充电。
[0045]相应地，例如从半导体桥式电路4的负电极的电势到正电极的电势的AC输出端子4c的快速电压变化(dv/dt)被减小或者抑制，因此电压逐渐增大。因此，当半导体开关4a导通时，可以通过ZCS实现用于抑制当导通半导体开关4a时的电流的快速电流变化(di/dt)的软开关。
[0046]最后，所有输出电流流过包括DC电源11、电抗器21a、半导体开关4a和AC输出端子4c的路径，并且完成与导通半导体开关4a的操作相关联的开关操作。
[0047]存储在电容器22a和电容器22b中并且增大先前的关断操作中的电容器的电压的电抗器21a的开关能量，根据当前的导通操作中的输出电流输出到输出侧。结果是，在输出侧再生电抗器21a的开关能量，而不在缓冲器电路2中引起电能损失。
[0048]另外，在与导通半导体开关4a相关联的半导体开关4b的二极管41b的反向再生操作中，由于实现了对电流变化(di/dt)的抑制和对电压变化(dv/dt)的抑制，因此可以实现软开关。另一方面，在输出电流沿相反方向流动的导通和关断半导体开关4b的操作中，通过电路的对称性可以实现相同的效果。
[0049]如上所述，本实施例的缓冲器电路2包括在半导体桥式电路4和DC电源11之间、作为电流变化(di/dt)抑制器的电抗器21a。另外，缓冲器电路2包括与半导体开关并联连接的、作为快速电压变化(dv/dt)抑制器的电容器22a、22b和26。
[0050]相应地，在关断半导体桥式电路4时，存储在电流变化(di/dt)抑制器中的能量可以在预定时间取回到快速电压变化(dv/dt)抑制器。另外，在导通半导体桥式电路4时，存储在快速电压变化(dv/dt)抑制器中的能量可以放电到半导体桥式电路4的AC侧，而不使用电阻元件或者半导体元件(开关)。
[0051]相应地，可以防止电能损失，并且可以减少部件的数量，由此有助于减小尺寸、更低的价格和低损耗的趋势。另外，由于软开关操作减小从缓冲器电路2发出的EMI噪声，因此可以容易地进行EMI对策。
[0052]图2图示另外包括电抗器21b的根据第二实施例的缓冲器电路2A。此外，缓冲器电路2A具有电抗器25a和电抗器25b分别连接到DC电源11的正电极端子la和负端子lb的配置。
[0053]缓冲器电路2A并联连接在DC电源11和半导体桥式电路4之间。缓冲器电路2A防止半导体桥式电路4的电压和/或电流突然增大，由此实现半导体桥式电路4的软开关操作。
[0054]参考图2，缓冲器电路2A包括电抗器21a、电抗器21b、电容器22a、电容器22b、串联连接的二极管电路23、电容器26、LD串联电路10和LD串联电路20。电抗器21a连接在DC电源11的正电极端子la和半导体桥式电路4的正电极端子4d之间。另外，电抗器21a连接在电容器22a的一端和LD串联电路10之间。
[0055]电抗器21b连接在DC电源11的负端子lb和半导体桥式电路4的负端子4e之间。例如，电抗器21b的一端连接到LD串联电路20，并且电抗器21b的另一端连接到电容器22b的一端。
[0056]LD串联电路10包括与电抗器25a串联连接的二极管24a。二极管24a的阳极连接到二极管23b的阴极，并且二极管24a的阴极连接到电抗器25a的一端。电抗器25a的另一端连接到电抗器21a的一端。
[0057]LD串联电路20包括与电抗器25b串联连接的二极管24b。二极管24b的阴极连接到二极管23a的阳极，并且二极管24b的阳极连接到电抗器25b的一端。电抗器25b的另一端连接到电抗器21b的一端。
[0058]现在，将描述在半导体开关4a处于0N状态并且半导体开关4b处于OFF状态时用于关断半导体开关4a的缓冲器电路2A的操作。
[0059]当半导体开关4a处于0N状态并且半导体开关4b处于OFF状态时，来自DC电源11的输出电流流过包括DC电源的正电极端子la、电抗器21a、半导体开关4a和AC输出端子4c的路径。输出电流通过AC输出端子4c并且提供给负载。由于输出电流流过电抗器21a，因此能量存储在电抗器21a中。另外，由于半导体开关4a处于0N状态，因此电力对电容器26充电。
[0060]在半导体开关4a已经处于0N状态并且半导体开关4b已经处于OFF状态之后，半导体开关4a关断。在关断过渡时段期间，输出电流切换到包括DC电