一种应用于电荷泵系统的电压调整器的制造方法
【专利摘要】本发明公开了一种应用于电荷泵系统的电压调整器，包括电流调节电路、分压电路以及比较器，通过配置电流调节电路的N位输入配置信号，可使电荷泵系统的输出电压获得2N种大小不等的选择。本发明在实现电荷泵系统输出电压可变配置的同时，相比通常的电压调整器，仅需要较少的电阻，能够有效地节省芯片面积。以一个具有8位配置信号的电压调整器为例，本发明的电压调整器相比通常的电压调整器大约可节省39％的面积。对于具有更多位配置信号的电压调整器来说，本发明具有更大的面积优势。
【专利说明】
一种应用于电荷泵系统的电压调整器
【技术领域】
[0001]本发明涉及一种应用于电荷栗系统的电压调整器。
【【背景技术】】
[0002]电荷栗用于实现高于电源电压的内部电压，广泛应用于存储器、显示驱动等芯片中。电荷栗系统主要由时钟产生电路、电荷栗和电压调整器构成，如图1所示。电荷栗的时钟脉冲输入端CK接收一振荡信号Clk，电荷栗的输出端连接到输出信号Vout。输出信号Vout可输出至电容器C与负载。当振荡信号Clk维持在固定的电平时，输出信号Vout逐渐下降；反之，当振荡信号Clk在高低电平变化时，根据振荡信号Clk的上升沿，可使输出信号Vout逐渐上升。
[0003]电压调整器原理上由电阻Ra、电阻Rb所组成的分压电路和比较器构成，如图2所示。分压电路接收电荷栗的输出信号Vout，并产生反馈信号；比较器的负输入端与反馈节点Vfb相连，正输入端与参考电压Vref相连，输出端产生控制信号En_osc。时钟产生电路的使能端连接到控制信号En_osc，生成电荷栗工作所需要的时钟信号Clk。
[0004]在实际应用中，电荷栗系统的输出电压可能需要具有较宽的电压调节范围，这可以通过改变电压调整器中电阻的阻值来实现。具有调节电压值可变的电压调整器通常采用一系列电阻串联加旁路开关的方式来实现。如图3所示是通常的具有8位配置信号的电压调整器电路的一个实施例:S0、S1、……、S7是8个开关，分别与R0、R1、……、R7等8个电阻相并联。其中，RO由8个阻值为R的电阻单元相并联而成，RO的阻值为R/8; Rl由4个阻值为R的电阻单元相并联而成，Rl的阻值为R/4;R2由2个阻值为R的电阻单元相并联而成，R2的阻值为R/2;R3由I个阻值为R的电阻单元构成;R4由2个阻值为R的电阻单元相串联而成，R4的阻值为2R;R5由4个阻值为R的电阻单元相串联而成，R5的阻值为4R;R6由8个阻值为R的电阻单元相串联而成，R4的阻值为8R;R7由16个阻值为R的电阻单元相串联而成，R7的阻值为16R Jrinu
0、trim_l、……、trim_7是8个控制信号，分别控制开关S0、S1、……、S7的导通或断开。
[0005]电阻R0、R1、……、R7和开关S0、S1、……、S7共同组成电阻Ra，通过对trim_0、trim_
1、……、trim_7这8个控制信号配置不同的值，电阻Ra就可以具有28= 256种阻值的选择，从而使电荷栗系统的输出电压Vout具有256种电压值的选择。
[0006]这种结构的电压调整器对于需要较多位配置信号(比如8位)的情况来说，需要大量的电阻单元，不可避免地占用过多的芯片面积。
【
【发明内容】
】
[0007]本发明的目的在于解决现有电路占用过多芯片面积的问题，提供一种仅需少量电阻，可有效节省芯片面积的应用于电荷栗系统的电压调整器。
[0008]为了实现上述目的，本发明采用以下技术方案予以实现:
[0009]—种应用于电荷栗系统的电压调整器，包括电流调节电路、分压电路以及比较器comp，分压电路包括串联的电阻Ra和电阻Rb，电阻Ra和电阻Rb之间的节点为反馈节点Vfb，电阻Ra的一端接反馈节AVfb，另一端接地；电阻Rb的一端接电荷栗的输出端Vout，另一端接反馈节点Vfb;比较器comp的正向输入端接参考电压Vref，反向输入端接反馈节点Vfb，输出端输出使能控制信号En_osc ；电流调节电路的输入端输入配置信号trim_l、trim_
2、......、trim_N，输出端vo2与反馈节点Vfb相接;电流调节电路能够根据配置信号向反馈节点Vfb输入不同的电流Ivo2，电流Ivo2有2N种大小不等的选择，其中N为正整数。
[0010]本发明进一步的改进在于:
[0011]所述电流调节电路包括电阻网络、缓冲器buffer以及2N个反相器;缓冲器buffer的输出端vo I与其反向输入端相连接，正向输入端与参考电压Vr ef相连接；
[0012]反相器inv_l的输入端接配置信号输出端接反相器inv_l’的输入端;反相器inv_l ’的输出端输出内部控制信号Si，反相器invj的输出端输出内部控制信号Si’ ；反相器inv_2的输入端接配置信号trim_2，输出端接反相器inv_2 ’的输入端;反相器inv_2 ’的输出端输出内部控制信号s2，反相器inv_2的输出端输出内部控制信号s2’ ；依次类推，反相器inv_(N-l)的输入端接配置信号trim_(N-l)，输出端接反相器inv_(N-l) ’的输入端;反相器invjN-Ι) ’的输出端输出内部控制信号S(N-1)，反相器inv_(N-l)的输出端输出内部控制信号s(N-l)’；反相器inv_N的输入端接配置信号trim_N，输出端接反相器inv_N’的输入端;反相器inv_N’的输出端输出内部控制信号SN，反相器inv_N的输出端输出内部控制信号
SN，；
[0013]电阻网络包括电阻Re、电阻RO、电阻Rl3、……、电阻RN3，以及N路控制电路;第一路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号Si’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号Si;第二路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号s2’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号s2;依次类推，第N-1路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号s(N-l)’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号s(N-l);第N路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buf f er的输出端vo I，该开关的控制端接内部控制信号sN ’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号SN;电阻Re的一端接电源VDD，另一端接第N路控制电路的输入和电阻RN3的一端，电阻RN3的另一端接第N-1路控制电路的输入和电阻R(N-1)3的一端，依次类推，电阻R23的一端接第I路控制电路的输入和电阻R13的一端，电阻R13的另一端接电阻RO的一端，电阻RO的另一端经开关KO接缓冲器buff er的输出端vol，开关KO的控制端接电源VDD。
[0014]所述第N路控制电路包括电阻RN2和电阻RNl，电阻RN2的一端为输入端，另一端串接电阻RNl，电阻RNl的另一端接开关KN’和开关KN的一端，开关KN’的另一端接缓冲器buf f er的输出端vo I，开关KN的另一端接输出端vo2;
[0015]第N-1路控制电路包括电阻K(N-1) 2和电阻K(N-1) I，电阻K(N-1) 2的一端为输入端，另一端串接电阻K(N-1) I，电阻K(N-1) I的另一端接开关K(N-1) ’和开关K(N-1)的一端，开关K(N-1) ’的另一端接缓冲器buffer的输出端vol，开关K(N-1)的另一端接输出端vo2;
[0016]以此类推，第2路控制电路包括电阻R22和电阻R21，电阻R22的一端为输入端，另一端串接电阻R21，电阻R21的另一端接开关K2 ’和开关K2的一端，开关K2 ’的另一端接缓冲器buf f er的输出端vo I，开关K2的另一端接输出端vo2;
[0017]第I路控制电路包括电阻Rl2和电阻Rl I，电阻Rl2的一端为输入端，另一端串接电阻Rll，电阻Rl I的另一端接开关K1’和开关Kl的一端，开关Kl ’的另一端接缓冲器buffer的输出端vol，开关Kl的另一端接输出端vo2。
[0018]与现有技术相比，本发明具有以下有益效果:
[0019]本发明能够实现对电荷栗系统输出电压进行可变配置的要求，同时相比通常的电压调整器，仅需要较少的电阻，能够有效地节省芯片面积。由于设计电压调整器时通常会选取较小的反馈电流以降低电荷栗系统自身的电流消耗，因此反馈电阻的面积是整个电压调整器面积的主要贡献因素。以一个具有8位配置信号的电压调整器为例，本发明的电压调整器相对于通常的电压调整器来说大约可节省39%的面积。对于具有更多位配置信号的电压调整器来说，本发明具有更大的面积优势。
【【附图说明】】
[0020]图1是现有电荷栗系统的电路原理图；
[0021 ]图2是电荷栗中电压调整器的基本原理图；
[0022]图3是现有电荷栗系统中电压调整器的一个实施例；
[0023]图4是本发明的电路原理图；
[0024]图5是本发明电流调节电路的电路图；
[0025]图6是本发明电流调节电路的一个实施例。
【【具体实施方式】】
[0026]下面结合附图对本发明做进一步详细描述:
[0027]参见图4和图5，本发明包括电流调节电路、分压电路以及比较器comp，分压电路包括串联的电阻Ra和电阻Rb，电阻Ra和电阻Rb之间的节点为反馈节点Vfb。电阻Ra的一端接反馈节点Vfb，另一端接地；电阻Rb的一端接电荷栗的输出端Vout，另一端接反馈节点Vfb;比较器comp的正向输入端接参考电压Vref，反向输入端接反馈节点Vfb，输出端输出使能控制信号En_osc;电流调节电路的输入端为配置信号tr im_1、tr im_2、......、tr im_N，输出端vo2
与反馈节点Vfb相接。电流调节电路能够根据配置信号向反馈节点Vfb输入不同的电流Ivo2，由于电流调节电路具有N位配置信号，因此电流Ivo2有2N种大小不等的选择，其中N为正整数。
[0028]电流调节电路包括电阻网络、缓冲器buffer以及2N个反相器;缓冲器buffer的输出端vol与其反向输入端相连接，正向输入端与参考电压Vref相连接。
[0029]反相器inv_l的输入端接配置信号输出端接反相器inv_l’的输入端;反相器inv_l ’的输出端输出内部控制信号Si，反相器invj的输出端输出内部控制信号Si’ ；反相器inv_2的输入端接配置信号trim_2，输出端接反相器inv_2 ’的输入端;反相器inv_2 ’的输出端输出内部控制信号s2，反相器inv_2的输出端输出内部控制信号s2’ ；依次类推，反相器inv_(N-l)的输入端接配置信号trim_(N-l)，输出端接反相器inv_(N-l) ’的输入端;反相器invjN-Ι) ’的输出端输出内部控制信号S(N-1)，反相器inv_(N-l)的输出端输出内部控制信号s(N-l)’；反相器inv_N的输入端接配置信号trim_N，输出端接反相器inv_N’的输入端;反相器inv_N’的输出端输出内部控制信号SN，反相器inv_N的输出端输出内部控制信号
SN，；
[0030]电阻网络包括电阻Re、电阻RO、电阻Rl3、……、电阻RN3，以及N路控制电路;第一路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号Si’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号Si;第二路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号s2’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号s2;依次类推，第N-1路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号s(N-l)’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号s(N-l);第N路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buf f er的输出端vo I，该开关的控制端接内部控制信号sN ’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号SN。电阻Re的一端接电源VDD，另一端接第N路控制电路的输入和电阻RN3的一端，电阻RN3的另一端接第N-1路控制电路的输入和电阻R(N-1)3的一端，依次类推，电阻R23的一端接第I路控制电路的输入和电阻R13的一端，电阻R13的另一端接电阻RO的一端，电阻RO的另一端经开关KO接缓冲器buff er的输出端vol，开关KO的控制端接电源VDD。
[0031 ] 其中，第N路控制电路包括电阻RN2和电阻RNl，电阻RN2的一端为输入端，另一端串接电阻RNl，电阻RNl的另一端分别接开关KN’和开关KN的一端，开关KN ’的另一端接缓冲器buf f er的输出端vo I，开关KN的另一端接输出端vo2;
[0032]第N-1路控制电路包括电阻K(N-1)2和电阻K(N-1)I，电阻K(N-1)2的一端为输入端，另一端串接电阻K(N-1) I，电阻K(N-1) I的另一端接开关K(N-1) ’和开关K(N-1)的一端，开关K(N-1) ’的另一端接缓冲器buffer的输出端vol，开关K(N-1)的另一端接输出端vo2;
[0033]以此类推，第2路控制电路包括电阻R22和电阻R21，电阻R22的一端为输入端，另一端串接电阻R21，电阻R21的另一端接开关K2 ’和开关K2的一端，开关K2 ’的另一端接缓冲器buf f er的输出端vo I，开关K2的另一端接输出端vo2;
[0034]第I路控制电路包括电阻Rl2和电阻Rl I，电阻Rl2的一端为输入端，另一端串接电阻Rll，电阻Rl I的另一端接开关K1’和开关Kl的一端，开关Kl ’的另一端接缓冲器buffer的输出端vol，开关Kl的另一端接输出端vo2。
[0035]本发明的原理:
[0036]本发明中，电阻Ra、Rb接收输出信号Vout;电流调节电路向反馈节点Vfb输入电流Ivo2;比较器comp将反馈节点Vfb的电压与参考电压Vref进行比较，产生使能信号En_osc，控制时钟产生电路的工作；当反馈节点Vfb的电压小于参考电压Vref时，使能信号En_osc为高，时钟产生电路工作，电荷栗在时钟上升沿的作用下使输出电压Vout上升；当反馈节点Vfb的电压大于参考电压Vref时，使能信号En_osc为低，时钟产生电路不工作，电荷栗也不工作，输出电压Vout在负载作用下下降；由于从反馈节点Vfb的电压大于参考电压Vref到电荷栗停止工作存在一定的环路响应时间；从反馈节点Vfb的电压小于参考电压Vref到电荷栗开始工作也存在一定的环路响应时间，因此，电荷栗实际上总是在工作和停止工作这两种状态之间不断地切换。电荷栗系统的输出电压Vout由电阻Ra、电阻Rb、电流I vo 2和参考电压Vref共同决定:Vout = Vref+[Vref/Ra-1vo2] XRb。
[0037]实施例:
[0038]以一个具有8位配置信号的电压调整器为例，通常的电压调整器需要46个电阻和一个比较器，如图3所示，而本发明仅需要28个电阻、一个比较器和一个缓冲器，如图6所示。
[0039]如图6所示，电流调节电路中，开关KO的控制信号是VDD，维持常开；开关Kl、K2、……、K8的控制信号分别是内部控制信号sl、s2、……、88;开关1(1’、1(2’、……、K8’的控制信号分别是内部控制信号si’、s2’、……、88’。由于内部控制信号81、82、……、s8分别与内部控制信号si’、s2’、……、88’相互反相，因此在任一时刻，电阻1?11、1?21、……、R81的一端总是连接到节点vol或节点vo2。由于比较器comp的作用，节点vo2的电压与参考电压Vref相同；由于缓冲器buffer的作用，节点vol的电压也与参考电压Vref相同。因此可将节点vol和节点vo2之间看成为虚短。
[0040]电阻RO;电阻R11、电阻R12、电阻R13;电阻R21、电阻R22、电阻R23;……;电阻R81、电阻R82、电阻R83的阻值相同，假设其阻值都为R，则:
[0041 ] 节点Al与节点vol或vo2之间的电阻阻值为(R11+R12) | | (R13+R0)=R；
[0042]节点A2与节点vol或vo2之间的电阻阻值为(R21+R22) | | (R23+R)=R；
[0043]节点A3与节点vol或vo2之间的电阻阻值为(R31+R32) | | (R33+R)=R；
[0044]节点A4与节点vol或vo2之间的电阻阻值为(R41+R42) | | (R43+R)=R；
[0045]节点A5与节点vol或vo2之间的电阻阻值为(R51+R52) | | (R53+R)=R；
[0046]节点A6与节点vol或vo2之间的电阻阻值为(R61+R62) | | (R63+R)=R；
[0047]节点A7与节点vol或vo2之间的电阻阻值为(R71+R72) | | (R73+R)=R；
[0048]节点A8与节点vol或vo2之间的电阻阻值为(R81+R82) | | (R83+R)=R。
[0049]流过电阻Rc的电流可表示为IRc = (VDD-Vref) /(Rc+R)；
[0050 ]流过电阻R81 和 R8 2 的电流可表示为 18 = I Rc/2 = (VDD-Vr e f) / (Rc+R) /2;
[0051 ]流过电阻 R71 和 R72 的电流可表示为 I7 = IRc/4=(VDD-Vref)/(Rc+R)/4;
[0052 ]流过电阻 R61 和 R62 的电流可表示为 16 = IRc/8 = (VDD-Vref) / (Rc+R) /8 ；
[0053]流过电阻R51 和 R52 的电流可表示为 I5 = IRc/16 = (VDD-Vref)/(Rc+R)/16;
[0054]流过电阻R41 和 R42 的电流可表示为 I4 = IRc/32 = (VDD-Vref)/(Rc+R)/32;
[0055]流过电阻R31 和 R32 的电流可表示为 13 = IRc/64 = (VDD-Vref) / (Rc+R)/64 ；
[0056]流过电阻R21 和 R22 的电流可表示为 I2 = IRc/128 = (VDD-Vref)/(Rc+R)/128;
[0057]流过电阻Rll 和 R12 的电流可表示为 Il = IRc/256 = (VDD_Vref)/(Rc+R)/256。
[0058]内部控制信号sl、s2、……、s8和sl’、s2’、……、s8 ’决定电流Il、12、……、18是流向节点vol还是流向节点vo2;例如:当sI为高电平，Si’为低电平时，开关Kl导通，开关K1’断开，电流11流向节点νο2;当si为低电平，Si’为高电平时，开关Kl断开，开关Κ1’导通，电流11流向节点vol。电流12、13、……、18的流向控制与此类似。电流Ivo2等于电流11、12、……、18中所有流向节点vo 2的电流之和，电流I vo 2的大小可表示为:
[0059]Ivo2 = IlX trim_l + I2 X trim_2+I3 X trim_3+I4 X trim_4+I5 X trim_5+I6 Xtrim—6+17 X trim—7+18 X trim—8
[0060 ]其中，配置信号 tr im—1、tr im—2、......、tr im—8 的值为 I 或 0。[0061 ] 输出电压Vout的值可表示为:
[0062]Vout = Vref+[Vref/Ra-1vo2] XRb
[0063]=(1+Rb/Ra)XVref-(11 Xtrim_l+I2Xtrim_2+I3Xtrim_3+I4Xtrim_4+I5Xtrim_5+I6Xtrim_6+I7Xtrim_7+I8Xtrim_8)XRb
[0064]=(1+Rb/Ra)XVref-[(VDD-Vref)/(Rc+R)]X(trim_l/256+trim_2/128+trim_3/64+trim_4/32+trim_5/16+trim_6/8+trim_7/4+trim_8/2)XRb
[0065]以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。
【主权项】
1.一种应用于电荷栗系统的电压调整器，其特征在于，包括电流调节电路、分压电路以及比较器comp，分压电路包括串联的电阻Ra和电阻Rb，电阻Ra和电阻Rb之间的节点为反馈节点V f b，电阻R a的一端接反馈节点V f b，另一端接地；电阻R b的一端接电荷栗的输出端Vout，另一端接反馈节点Vfb;比较器comp的正向输入端接参考电压Vref，反向输入端接反馈节点Vfb，输出端输出使能控制信号En_osc;电流调节电路的输入端输入配置信号trim_l、trim_2、......、trim_N，输出端vo2与反馈节点Vfb相接；电流调节电路能够根据配置信号向反馈节点Vfb输入不同的电流Ivo2，电流Ivo2有2N种大小不等的选择，其中N为正整数。2.根据权利要求1所述的应用于电荷栗系统的电压调整器，其特征在于，所述电流调节电路包括电阻网络、缓冲器buffer以及2N个反相器;缓冲器buffer的输出端vol与其反向输入端相连接，正向输入端与参考电压Vref相连接； 反相器inv_l的输入端接配置信号输出端接反相器inv_l’的输入端；反相器inv j ’的输出端输出内部控制信号si，反相器invj的输出端输出内部控制信号Si’ ；反相器inv_2的输入端接配置信号trim_2，输出端接反相器inv_2’的输入端;反相器inv_2 ’的输出端输出内部控制信号s2，反相器inv_2的输出端输出内部控制信号s2’；依次类推，反相器inv_(N-l)的输入端接配置信号trim_(N-l)，输出端接反相器inv_(N-l) ’的输入端;反相器inv_(N-l)’的输出端输出内部控制信号S(N-1)，反相器inv_(N-l)的输出端输出内部控制信号s(N-l)’；反相器inv_N的输入端接配置信号trim_N，输出端接反相器inv_N’的输入端；反相器inv_N’的输出端输出内部控制信号SN，反相器inv_N的输出端输出内部控制信号SN，； 电阻网络包括电阻Re、电阻RO、电阻Rl 3、……、电阻RN3，以及N路控制电路;第一路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号sl’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号Si;第二路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号s2’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号s 2;依次类推，第N-1路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号s(N-l)’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号s(N-l);第N路控制电路包括串联的两个电阻以及两个开关，其中一个开关接缓冲器buffer的输出端vol，该开关的控制端接内部控制信号SN’，另一个开关接电流调节电路的输出端vo2，该开关的控制端接内部控制信号SN;电阻Re的一端接电源VDD，另一端接第N路控制电路的输入和电阻RN3的一端，电阻RN3的另一端接第N-1路控制电路的输入和电阻R (N-1) 3的一端，依次类推，电阻R23的一端接第I路控制电路的输入和电阻R13的一端，电阻Rl3的另一端接电阻RO的一端，电阻RO的另一端经开关KO接缓冲器buffer的输出端voI，开关KO的控制端接电源VDD。3.根据权利要求1所述的应用于电荷栗系统的电压调整器，其特征在于，所述第N路控制电路包括电阻RN2和电阻RNl，电阻RN2的一端为输入端，另一端串接电阻RNl，电阻RNl的另一端接开关KN’和开关KN的一端，开关KN’的另一端接缓冲器buffer的输出端vol，开关KN的另一端接输出端vo2 ； 第N-1路控制电路包括电阻K(N-1) 2和电阻K(N-1) I，电阻K(N-1) 2的一端为输入端，另一端串接电阻K(N-1) I，电阻K(N-1) I的另一端接开关K(N-1) ’和开关K(N_1)的一端，开关K(N-1) ’的另一端接缓冲器buffer的输出端vol，开关K(N-1)的另一端接输出端vo2; 以此类推，第2路控制电路包括电阻R22和电阻R21，电阻R22的一端为输入端，另一端串接电阻R21，电阻R21的另一端接开关K2’和开关K2的一端，开关K2’的另一端接缓冲器buf f er的输出端vo I，开关K2的另一端接输出端vo2; 第I路控制电路包括电阻R12和电阻RU，电阻R12的一端为输入端，另一端串接电阻Rll，电阻Rl I的另一端接开关K1’和开关Kl的一端，开关Kl，的另一端接缓冲器buffer的输出端vol，开关Kl的另一端接输出端vo2。
【文档编号】H02M3/07GK106026639SQ201610566319
【公开日】2016年10月12日
【申请日】2016年7月18日
【发明人】梁星
【申请人】西安紫光国芯半导体有限公司