专利名称：数据解码的制作方法
技术领域：
本发明涉及一种在采样瞬间产生估算有效输入信号值的方法。本发明还涉及在采样瞬间产生估算有效输入信号值的装置。本发明还涉及一种运用这种方法或包括这种装置的Viterbi解码器。
对于数据容量较大的光盘的需求正在继续增加。此外，期望从光盘读取数据的速度更快。这两点要求都是由于日益增加的使用视频光学存储介质和高速数据应用而出现的，并且这两方面的应用都要求其性能远比最初音频小型光盘应用中达到的高。因此，需要一种方法，它用于以给定介质的物理、机械、光学和电子性能能够达到或者接近能够达到的数据速率恢复数据。
一种结论就是在从光盘读取数据时，提高数据通道中码间干扰电平。在US-A-5661709和US-A-5450389中已经公开了使用Viterbi解码器从光盘读取数据的方法。这些文件公开一种装置，其中，输入信号在A/D转换器中数字化，并且所有的处理都是在数字域中实现。当前设计的DVD系统具有以十六倍于标准速度将数据解码的能力，这表示通道的比特速率超过400Mb/s。因此，它就要求以非常高的速率处理数字信号，从而导致成本的增加。
本发明的一个目的是提供一种特别是(但不是唯一的)用于从光盘高速读取数据的解码器，它不需要使用高速数字信号处理器。
本发明提供一种在采样瞬间产生估算有效输入信号值的方法，该方法包括以下步骤a)接收输入信号，b)在连续采样瞬间，以给定的限幅电平，对输入信号限幅，c)在限幅信号中，检测给定的数据序列。
d)在连续采样瞬间，以适合于给定数据序列的一个数据位的估算信号值对输入信号限幅，e)将步骤d)的结果保存，以便在步骤c)完成时使用，以及f)使得当出现给定序列的一个数据位时，产生的估算值是增加还是减少依赖于存储结果表示的输入信号是比估算值大还是比估算值小。
Viterbi解码器的必要部分是一种用于导出信号在采样瞬间可能具有的有效估算值的装置。当给定的位序列被检测到时，即使到给定的序列已被接收并检测到时有意义的位值已被后面的位所代替，上一节说明的方法也能够产生估算值。它有不需要存储实际接收值的优点，由于通道带宽的缘故，该实际接收值将是一个模拟值。当接收到有意义的位时，而不是存储的接收到的采样值，而是存储表示该值是比存储的估算值大还是小的指示。当给定的序列被检测到时，该存储的指示被用于通过增加或减少预定的增量来更新估算值。因此，估算值将经由多个接收的数据序列，会聚到所述正确值。
在光盘重放机中，例如DVD重放机中，光学系统的物理孔径是这样的，以便一个比特周期要比光电二级管系统的总响应时间短很多，这样，就会出现码间干扰。在当前的激光光盘记录中，存在一个最小的、在数据编码(d-限制)中允许使用的连续“1”或“0”的数目。当前，该数目为三，也就是说在任何数据序列中必须包括最少三个连续的“1”或者三个连续的“0”。这将导致信号波形受频段的限制，但是它的波峰和波谷电平是同一值比特数目的函数。仅仅利用三个连续的“1”实现的峰值将低于存在许多连续的“1”(在DVD标准中，允许多达17个)的情况。只有三个连续比特具有相同值的序列，即，01110和10001通称为I3状态。
该方法可能包括在步骤c)中检测两个逆数据序列；在步骤d)中进一步将输入信号限制在适合于逆数据序列的对应位的第二估算电平；在步骤e)中存储两个结果；以及在步骤f)中，当检测到给定的或逆数据序列时，将相应的估算值增加或减少。
可以从光学读头得到输入信号，而给定的序列可以为01110。
使用该方法，”I3”状态、即序列01110和10001可以被检测到并且当从光盘读取译码数据时用于更新估算的有效值。
本发明还提供在采样瞬间产生有效输入信号估算值的装置，它包括接收输入信号的输入端；第一数据限幅器，用于将输入信号限制在给定的限幅电平；检测器，用于检测限幅信号中的给定的数据序列；第二数据限幅器，用于将输入信号限制在关于给定数据序列的给定数据位的估算的信号值上；存储器单元，用于当对给定数据位限幅时，存储第二数据限幅器的输出；以及增幅装置，用于在对给定的数据位限幅时、当存储的第二数据限幅器的输出表明该输入信号值比估算值大时、增加估算值，而在对给定的数据位限幅时、当存储的第二数据限幅器的输出表明输入信号值比估算值小时、就减小估算值。
该装置还可以包括第二检测器，用于检测给定数据序列的逆序列；第三数据限幅器，用于将输入信号限幅在关于给定数据序列的逆序列的给定数据位的信号估算值上；第二存储单元，当对给定数据序列的逆序列的给定数据位限幅时，存储第三数据限幅器的输出；以及第二增幅装置，用于在给定数据序列的逆序列的给定数据位被限幅时、当保存的第三数据限幅器的输出表明该输入信号值比估算值大时、就增加估算值，并且用于在给定数据序列的逆序列的给定数据位被限制时、当保存的第三数据限幅器的输出表明输入信号值比估算值小时，就减小估算值。
检测器可以包括移位寄存器，它具有串行输入端，第一数据限幅器的输出端连接到该串行输入端；以及逻辑解码器，它具有与移位寄存器的并行输出端相连接的输入端，所述逻辑解码器提供表示在移位寄存器中存在给定的数据序列的输出信号。
这使得能够检测到给定的数据序列，后者的长度等于移位寄存器的级数目和逻辑解码器的输入数目。检测到的具体序列将取决于逻辑解码器的结构和用于逻辑解码器输入的移位寄存器的输出选择。
存储器单元还可以包括移位寄存器，它具有串行输入端，第二数据限幅器的输出端连接到该串行输入端；以及连接到所述增幅装置的串行输出，以便确定是增加还是减小，所述增幅装置按照逻辑解码器的输出步增。
因此，在检测到给定序列后，可以访问对给定序列的中心位上输入信号限幅的结果。很明显，由于在该序列完成之前还要接收其它位，所以一直到该序列的中心位被接收到后的一些时间之后才可能检测到该序列。
第一和第二检测器各自可以包括移位寄存器，它具有串行输入端，第一数据限幅器的输出端连接到该串行输入端；以及逻辑解码器，它具有与移位寄存器的并行输出端相连接的输入端，所述逻辑解码器表示在移位寄存器中存在给定的数据序列或者逆序数据序列的输出信号。
这使得能够检测到给定的数据序列和逆数据序列。
第一和第二存储单元的每一个都可以包括移位寄存器，它具有串行输入端，第二和第三数据限幅器的各个输出端连接到该串行输入端；以及与各个增幅装置连接的串行输出，所述增幅装置由各个逻辑解码器的输出信号激活。
第一增幅装置或第一和第二增幅装置中的每一个都可以包括；用各个检测器的输出锁定的双向记数器，其记数方向由各个存储单元的状态确定；以及数模转换器(ADC)，其输出确定估算的信号值。
这使得能够以等于DAC的最低有效位的步长增加或减小模拟值。用这种方法，估算值可以会聚于正确值。
DAC的输出可以加到分接头电阻排的任一端点，其中，从所述电阻排的分接头点得到第一和第二估算值。
电阻排还可以提供这样的分接头点，可以从这些分接头点导出具有与给定数据序列同样长度的其它数据序列的估算的有效值。
本发明还提供一种Viterbi解码器，它包括这样一种用于在采样瞬间产生有效输入信号的估算值的装置、或使用这样一种在采样瞬间产生有效输入信号的估算值的方法。
在以下通过参照附图举例说明本发明实施例的过程中，本发明的上述和其它特征及优点将得到阐述，使之显而易见，附图中
图1示出了根据本发明的Viterbi解码器的方框图，图2示出了图1的解码器中使用的路径量度处理和存储装置的方框图，图3示出了用于检测某些输入数据模式的电路装置的方框图，图4示出了用于产生有效输入信号值的估算值的电路装置的第一实施例的方框图，图5示出了用于根据不同的输入信号产生有效输入信号值的估算值的电路装置的第二实施例的方框图，图6是用于产生路径概率信号的分支量度处理器的第一实施例的电路图，图7是用于产生路径概率信号的分支量度处理器的第二实施例的电路图，图8是路径量度处理和存储装置的电路图，图9是显示所有合法数据序列所需要的连接的格子结构连接图，以及图10示出了具有在本实施例中规定的限制的数据的路径量度处理和存储装置的对应的互连。
图1所示的Viterbi解码器具有用于接收译码后的数据信号的输入端1。在该具体的实例中，从光盘重放机，例如，CD或DVD重放机的读头接收输入数据，但是，所述输入数据也可以来源于任何数据源。然后，该输入信号可以通过自适应均衡器2。然后，均衡信号任选地由第一数据限幅器3限幅，并且限幅后的信号馈送到数据模式检测器。锁相环(PLL)5也与数据限幅器3的输出端连接，以便从接收的输入信号导出符号率时钟。PLL5的输出馈送给产生时钟信号的定时信号发生器6，时钟信号是解码器的不同单元与输入信号同步所需要的。数据模式检测器的输出馈送给基准电平发生器7，它为在信号采样瞬间的输入信号产生有效估算值。
输入信号还加到多个分支量度处理器8-1至8-n，在这些处理器中，将输入信号与估算的有效信号值比较，并且导出表示输入信号与估算的有效值中的每一个对应的概率的概率函数。在所述具体实例中，有12个分支量度处理器，即n＝12。这是因为有12个可能的信号序列是有效的。然而，由于假设序列的中间位，如象，11110，将有与序列01111的中间位相同的模拟值，因此，只产生八个估算值。这样，相同的估算值被输入到期待相同值的输入信号的两个分支量度处理器。换句话说，该实施例基于假设通道的响应是对称的。它将能够对上升信号和下降信号分别进行估算，因而，产生12个估算值，还不需要更多的硬件。
分支量度处理器8-1至8-n的输出馈送到相应的路径量度处理器和存储装置9-1至9-n。存储装置9-1至9-n以方框图形式示于图2中，并且包括加法电路90，各个分支量度处理器的输出端连接到加法电路90的输入端。它还包括比较器91，后者具有与格子结构网络10的输出端连接的第一和第二输入端，从其选择的先前的各路径量度值被连接。比较器有两个互补输出端92和93，控制两个开关94和95。开关94和95以这样的方式将格子结构网络的输出端连接到加法电路90的第二输入端，即、两个先前的路径量度值中较大者与加法电路90连接。加法电路90的输出可以按照因子K进行缩放，其中K＜1。这就提供了新的路径量度值，并存储在存储器96中，然后，在下一个符号周期中加到格子结构10的合适的输入端，以便能够计算新的更新的路径量度值。比较器91的输出94馈送到锁定在符号率上的反向跟踪缓冲器11的输入。反向跟踪缓冲器的输出端与解码器的输出端12连接，并产生译码输出。
反向跟踪缓冲器11存储一系列判断，即，各比较器91之一的输出94。或者从任意一种状态，或者从选择具有最高概率的状态开始，反向跟踪缓冲器11通过将每一个瞬间(比特周期)的状态数目与那个瞬间存储的先趋判断组合，跟踪该状态可能的先趋，以便达到前一个瞬间(比特周期)最可能的状态。对于每一个位周期，这都成功地实现了，并且确定了过去的一个瞬间的最可能的状态。过去瞬间的时间长度由位周期和级1中的反向跟踪缓冲器的长度确定。如果反向跟踪缓冲器具有足够数目的级，那么，由于在足够数目的级后，不管所述输出取自哪个比较器，输出将是相同的，哪个比较器馈送它的输入就无关紧要了。
图3和图4非常详细地表示了数据模式检测器4和基准电压产生器7的典型实施例。正如图3所示，输入信号14在通过均衡器2后，有选择地馈送给数据限幅器3的第一输入端。数据限幅器3的输出信号16馈送给PLL5，它产生一个用作5个D触发器200至204的时钟输入的符号率时钟。触发器200至204被连接为一个并行输出的移位寄存器的串行。每一个触发器的Q输出都分别与“与”门205至207的一个输入端连接。如图所示，选择的多个“与”门的输入端都是假，以致于当出现序列01110时，“与”门205产生一个输出，而当出现序列10001时，“与”门207产生一个输出。因此，图3所示的装置，当出现序列01110时，在输出端206产生一个逻辑信号，而当出现序列10001时，则在输出208产生一个逻辑信号。自然，将能够修改图3中的装置，并仍然能实现所需要的功能。例如，选择“与”门的输入为真，对应的移位寄存器级的输出Q可以与“与”门的输入端连接。
正如图4所示，输入信号还用于第二和第三数据限幅器301和302。第二数据限幅器301将输入信号限幅在序列01110的中间位的估算值。类似地，数据限幅器302将输入信号限幅在序列10001的中间位的估算值。第二数据限幅器301的输出馈送给由三个D触发器303至305构成的移位寄存器的串行输入端，这三个D触发器由从PLL5得到的通过线路350提供的符号率时钟锁定。第三数据限幅器302的输出馈送给由三个D触发器306至308构成的移位寄存器的串行输入端，这三个触发器由PLL5得到通过线路352的符号率时钟锁定。触发器305的输出Q馈送给双向计数器309的双向输入端，而数据模式检测器的输出206与双向计数器309的计数输入端连接。类似地，触发器308的输出Q馈送给双向计数器310的双向输入端，而数据模式检测器的输出端208与双向计数器310的计数输入端连接。双向计数器309的并行输出，作为数字输入连接到第一数字模拟转换器(DAC)311，而双向计数器310的并行输出，作为数字输入连接到第二数模转换器(DAC)312。DAC311和312的输出与电阻R1至R7构成的电阻排相反的两端连接。这就在分接点321至328上，为输入信号中可能的5位序列给出了8个有效输入信号的估算值。这一具体的执行过程预定给DVD光盘数据译码用的，其中，编码的限制意味着信号中连续“1”的最小数目是3，信号中连续“0”的最小数目也是3。这与假设合并起来看，00001将产生象10000一样相同的输入信号值，同样，用其它逆序列的数据将把可能的有效输入信号值压缩为8个。
在运算中，输入信号由数据限幅器3粗略地限幅，得到可能包含错误的数据估算值。根据数据的平均直流电平为0的知识，该限幅电平由简单的平均运算设置。然后，通过使用PLL5从输入数据得到的符号率时钟的方法，将被限幅的数据送往移位寄存器200至204。移位寄存器中的5个位由“与”门205和207监控，使得当移位寄存器的“与”门205或207中存在序列01110或者是10001时，就给出一个输出，表示已经出现这样的序列。为了保持一个最新有效信号状态的估算值，该估算值将随输入信号幅度而变化，例如，光盘上的手印会引起信号幅度变化，当5位序列的第3位出现时，这就需要使用信号值来更新估算值。很清楚，直到3个符号周期过后才知道一个这样的序列已到达，并且需要能够恢复三个符号周期前的信号值的指示。很清楚，这可以通过以下方法实现提供一个模拟信号存储器，输入信号的复制品输入到该模拟信号存储器中。该存储器必须能够存储至少3个连续的模拟样值，使得当需要更新估算值时，可以得到合适的输入值。
在本实施例中使用的可供选择的方法还提供了数据限幅器301和302，它们将输入信号限幅在序列01110和10001的中间位的估算值，下文中称作为+ver13和-ver13数据。数据限幅器301和302的输出馈送给各自的三级移位寄存器，它们分别由D触发器303至305和306至308构成。这样，在每一个移位寄存器的输出端都会产生一个信号，表明输入信号是在三个符号周期后面、13个数据的中间位的估算值上方还是在它的下方。移位寄存器的输出确定了双向计数器309和310的计数方向，并且，如果检测到的是+ver13数据，计数器309将作相应的增加或减少，而如果检测到的是-ver13数据，计数器310作相应的增加或减少。计数器309和310的计数输出分别馈送给DAC的311和312，其中，它们被转换为用于电阻排相反的两端的模拟电压。+ver13的数据模式的估算值是从电阻R2和R3的节点得到的，并且用于确定数据限幅器301的限幅电平。类似地，-ver13的数据模式的估算值是从电阻R5和R6的节点得到的，并且用于确定数据限幅器302的限幅电平。正如从后面的参照图4至图6的说明将看到的，这些值也用于解码器的其它地方。很清楚，每次检测到的+ver或-ver13数据模式，估算值将按照小步长增加或减小，但它们将仍然接近正确值，只要计数器和ADC具有足够的分辨率，一个恒定的输入电平将使估算值在正确值附近摆动。
虽然图3和图4描述了给定的序列为5位长的实施例时，但是，通过改变移位寄存器中的级数目和“与”门的输入端数目，该过程就可以用于不同长度的数据序列。此外，用于增加上下文的检测到的序列不必是I3序列，并且将取决于用于检测器205和207的输入信号和具体的检测器的实现方案。因此，在图3和图4中示出的装置是一个在采样瞬间产生有效输入信号估算值的装置的实施例的例子。它包括输入端1，用于接收输入信号；第一数据限幅器3，用于将输入信号限幅在给定的限幅电平上；以及检测器205，用于检测限幅信号中给定的数据序列。第二数据限幅器301，将输入信号限幅在给定数据序列中给定数据位的估算信号值，并且当对给定的数据位限幅时，存储单元303至305将存储第二数据限幅器的输出。同样，设置了增幅装置309。在给定的数据位被限幅时，当存储的第二数据限幅器的输出表明，输入信号值在估算值的上方时，增幅装置就增加估算值，而在给定的数据位被限幅时，当存储的第二数据限幅器的输出表明，输入信号值在估算值的下方时，就减小估算值。
图3和图4中示出的装置还可以包括第二检测器207，用于检测给定数据序列的逆序列；以及第三数据限幅器302，用于将信号值限幅在给定数据序列的逆序列的给定数据位的估算信号值上。当对给定数据序列的逆序列的给定数据位限幅时，第二存储单元306至308就存储第三数据限幅器的输出。还设置了第二增幅装置310。在给定数据序列的逆序列的给定数据位被限幅时，当存储的第三数据限幅器的输出表明，输入信号值比估算值大时，第二增幅装置就增加估算值，而在给定数据序列的逆序列的给定数据位被限幅时，当存储的第三数据限幅器的输出表明，输入信号值比估算值小时，就减小估算值。
在图3所示的实施例中，检测器包括移位寄存器200至204，后者具有串行输入，第一数据限幅器的输出连接到该串行输入；以及逻辑解码器205，其输入端连接到移位寄存器的输出端，所述逻辑解码器提供表示给定数据序列出现在移位寄存器中的输出信号206。
在图4所示的实施例中，存储单元包括另外的移位寄存器303至305，后者具有与第二数据限幅器的输出连接的串行输入和与增幅装置连接的串行输出，由逻辑解码器205的输出信号来启动增幅装置309。
正如图3所示，第一和第二检测器包括公用移位寄存器200-204，后者具有与第一数据限幅器的输出连接的串行输入；以及逻辑解码器205、207，它们具有与移位寄存器的并行输出连接的输入，逻辑解码器产生输出206、208，表明给定的数据序列或逆数据序列存在于移位寄存器中。
正如图4所示，第一增幅装置309或第一增幅装置309和第二增幅装置310中的每一个都包括双向计数器，该计数器分别由检测器205、207的输出206、208锁定，它的计数方向分别由存储单元303-305，306-308的状态和数模转换器(DAC)311，312的状态确定，它们的输出确定估算的信号值。
在图4所示的实施例中，估算值是从电阻排R1-R7上的分接点321-328得到的，DAC311，312的输出加到电阻排的两个相对的端点。
作为一种选择，有可能为所有允许的5位代码提供逻辑解码器，这将为每一个允许的代码序列增加一个分开的双向计数器。将为每一个允许的代码序列提供将输入信号限幅在估算值上的分开的数据限幅器和分开的三级移位寄存器。移位寄存器的每一个输出将分别控制双向计数器的计数方向，各个逻辑解码器将使相对的计数器计数。DAC将接收每一个允许的代码序列的计数器输出，DAC的输出直接提供每一个序列的估算值。只要每一个允许的序列都被检测到，并且为每一个序列提供单独的计数器和DAC，就能够补偿通道的任何不对称性，但要求更复杂的电路。
图5示出了图3所示实施例的修改形式的方框图，它适合于处理不同的输入信号。与图3中的单元对应的图5中的这些单元给出了相同的参考符号。正如图5所示，还有两个数据限幅器331和332与相关的、分别由D触发器333至335和336至338构成的移位寄存器一起提供。设置两个选择电路340和341，用于选择适当的移位寄存器的输出，这些输出是用于加到双向计数器309和310的输入端。这些选择电路中的每一个也接收模式检测器205和207和符号率时钟350和352的输出206和208。正如将从图5看到的，正微分信号加到数据限幅器301和302，而负微分信号加到数据限幅器331和332。
在运算中，当正13数据模式被检测到时，选择器340和341接收检测器的输出206的信号(图3)。这将使触发器305输出端Q连接到双向计数器309的输入端，并使触发器308的输出端Q连接到双向计数器310的输入端。同时，检测器的输出还使计数器309和310在由各个输出Q确定的方向上按照一个计数值增量。当检测到负13模式时，会产生相似过程，这时，选择器接收检测器的输出208(图3)的信号，但是，在此情况下，触发器335的输出端Q与双向计数器309的输入端连接，而触发器338的输出端Q与双向计数器310的输入端连接。下面将指出，电阻排的分接头具有对称结构，因而，通过分支量度处理器8-1至8-n的处理，能够得到不同的估算值。一种供选择的方法是提供如图4所示的两种装置，并得到两个梯形电阻的不同估算值。这对一些性能很有利，其中传送通道是不对称的。
上述利用梯形电阻插入中间值来产生估算值的所有装置都可以配备有多个梯形电阻，这些梯形电阻可以设计成考虑到不同的光盘特性，即，CD、DVD、可记录CD等。对检测到特定类型的待读出的光盘或者选择了特定类型的待读出的光盘起反应，把所使用的具体梯形电阻接入电路中。
图6示出分支量度处理器8的第一实施例。分支量度值判定过程中的第一级是将输入信号值与容许信号的估算值比较。估算值可以象参照图3和图4或图5所述的那样得到。在Viterbi方法的经典定义中，可以计算信号和每一个基准值之间的平方误差。然而，在大多数实际的实现方案中，用对整个算法几乎没有影响的模减法操作代替求平方。在该实施例中，应用模减法代替计算误差项来产生一种信号，后者与输入信号被解释为处在某个有效状态下的概率相关。因此，当把输入信号与基准值之一比较时，如果该信号处在或者非常接近该值，那么，输出信号将是最大值，如果输入信号与基准值相差很大，这时，输出值将小于基准值。该概率函数就定义为(1-|err|)。
该实施例示出了使用不同的输入信号执行该操作的过程。如上所述，基准值有对称结构，因而，可以使用对称的分支接点导出不同的基准值，即，对于I3序列使用分支接点323和326。然而，可以使用单一结束装置。
如图6中所示，分支量度处理器包括第一差动输入端401和402，它们与两个p沟道场效应管T1和T2的栅电极连接，场效应管T1和T2的源电极通过电流源403与电源线VDD连接。场效应管T1的漏极通过n沟道场效应管T3的漏源通路与电源线VSS连接，而场效应管T2的漏极通过n沟道场效应管T4的漏源通路与电源线VSS连接。场效应管T3的栅电极和源电极的连接，象场效应管T4的栅电极和源电极的连接一样。第二差动输入端404和405与两个p沟道场效应管T5和T6的栅电极连接。场效应管T5和T6的源电极通过电流源406与电源线VDD连接。场效应管T5的漏极通过n沟道场效应管T7的漏源通路与电源线VSS连接，而场效应管T6的漏极通过n沟道场效应管T8的漏源通路与电源线VSS连接。场效应管T3的栅电极与场效应管T7的栅电极连接，而场效应管T4的栅电极与场效应管T8的栅电极连接。
场效应管T5和T7的连接点与n沟道的场效应管T9的源电极连接，而场效应管T6和T8的连接点与n沟道的场效应管T10源电极连接。场效应管T9和T10的漏极与输出端407连接，并通过电流源408与电源线VDD连接。场效应管T9和T10的栅电极与偏置电压Vbias连接。各个箝位二极管D1和D2连接在场效应管T9和T10的源电极和电源线VSS之间。
下面将指出，图6示出的装置包括两个互导器，将它们的输出相减，以便执行模减法操作。
所导出的结果是BMk＝|(xpk-xnk)-(rp-rn)| (1)其中，xpk和xnk为在时间瞬间k时正的和负的输入信号值，而rp和rn为对称的基准值。
如果直接应用方程(1)，即，输入端401和402接收正的和负的输入信号xpk和xnk，而输入端404和405接收对称的基准值rp和rn，那么，两个互导器必须在整个信号范围都具有很好的线性。这是因为，如果两个括号中的信号很大，但具有相同的幅度，那么，这表示最小误差或最大概率。
然而，方程(1)可以重新排列如下BMk＝|(xpk-rP)-(xnk-rn)| (2)为了执行方程(2)，图6所示的电路具有分别加到输入端401和402的xpk和rp以及分别加到输入端404和405的xnk和rn。
这使得最大概率条件出现在互导器具有零(或最小)微分输入点上，因此，只有偏移是重要的，而线性则没有那么重要。
初看起来，由于微分信号不能加到互导器的微分输入端，所以这种重新组合就意味着没有微分输入的共模抑制。然而，如果带宽和电流减法操作的精度很好，由于减法操作的结果，将出现某种程度的共模抑制。
下面将指出，方程(1)和(2)的结果是误差信号，而且这就是在场效应管T7和T8的漏极上产生的信号。为了获得与概率相关的信号，要从由电流源408产生的电流中减去误差信号，以便产生等于(1-误差信号)的输出信号。
为了在幅度范围的每一个端点使用所述分支量度电路，要求对图6中示出的分支量度电路(也对图7示出的所述电路)进行修改。那是因为，如果噪声尖峰使输入信号值超过最大估算电平，那么，没有分支量度电路会给出输入电平的高概率。即，如果“1”或“0”的长序列的电平被超过了，那么，分支量度电路就不表示高概率，使得输入信号电平只表示“1”或“0”序列之一。为了使这些分支量度电路、即电路8-1至8-n在这些情况下能够表示高概率，视正在处理幅度范围的哪一个端点而定，把场效应管T9或T10中的一个直接连接到电源线VDD，而把其中的另一个连接到输出端407和电流源408。
在通过电流源408和晶体管管T9和T10将其转换成概率信号之前，即使借助互导器线性进行修改，利用图6所示电路得到的结果也基本上是一个与实际误差成线性比例的误差项。该电路使用简单的低跨导差分对，因而，其最大灵敏度接近最小误差条件。这是与理想状态相反的情况。通过修改跨导特性，使其在最小误差条件下具有低值，可以得到一些改善，图7就是用这种方法修改了跨导特性的装置的电路图。
在图7中，给予与图6中的单元对应的这些单元对应的参考符号。图7中示出的电路包括另外两个p沟道场效应管T11和T12，它们的源极通过电流源410与电源线VDD连接。晶体管T11的漏极与晶体管T2的漏极连接，而晶体管T12的漏极与晶体管T1的漏极连接。场效应管T11的栅电极与输入端401连接，而场效应管T12的栅电极与输入端402连接。此外，该电路还包括另外两个p沟道场效应管T13和T14，它们的源极通过电流源411与电源线VDD连接。场效应管T13的漏极与场效应管T6的漏极连接，而场效应管T14的漏极与场效应管T5的漏极连接。场效应管T14的栅电极与输入端405连接，而场效应管T13的栅电极与输入端404连接。由电流源403和406产生的电流等于I1，而由电流源410和411产生电流等于I2。场效应管T1、T2、T5和T6的沟道宽度等于W1，而场效应管T11、T12、T13和T14的沟道宽度等于W2。通过使I1＞I2和W2＞W1，就可使特性曲线中心区域的跨导较低，并朝边缘增加。用这种方法就可以导出近似的平方误差的函数。
图8是适用于图1的解码器的路径量度处理和存储电路的电路图，它实现图2中的方框图。它有两个输入端901和902，它们与格子结构网络10的相应输出端连接。输入端901与比较器903的第一输入端、与n沟道场效应管T900的漏极以及与另一个n沟道场效应管T901的栅极连接。输入端902与比较器903的第二输入端、与n沟道场效应管T902的漏极以及与另一个n沟道场效应管T903的栅极连接。场效应管T901和T903的漏极与电源线VDD连接，而它们的源电极通过电流源904与电源线VSS连接。场效应管T900和T902的栅极通过电流源904与电源线VSS和另一个n沟道场效应管T904的栅极连接。p沟道场效应管T905的源电极与电源线VSS连接、而其栅极和漏极与场效应管T904的漏极连接。另一个输入端905与n沟道场效应管T906的栅极和漏极、以及与n沟道场效应管T907的栅极连接。场效应管T904和T906以及T907的源电极与电源线VSS连接。场效应管T904的漏极与场效应管T907的漏极连接。场效应管T905的栅极通过第一开关S900与第一电容器C900连接，并通过第二开关S901与第二电容器C901连接。电容器C900和C901的另一侧与电源线VDD连接。两个p沟道的场效应管T908和T909的源电极与电源线VDD连接。场效应管T908和T909的栅电极通过开关S903与第一电容器C900连接，并且通过开关S902与第二电容器C901连接。场效应管T908的栅极与输出端906连接，而场效应管T909的栅极与输出端907连接。
图8中所示的路径量度处理级产生分支量度信号lbmk，即，在图6或图5的输出端407上产生的输出电流，并且将它加到根据前一种状态存储的最大路径量度pma(k-1)和pmb(k-1)中，并且通过格式结构网络10加到输入端901和902。就是说，图7中示出的电路对两个先前状态路径量度执行比较和选择功能，然后，将当前的分支量度加到所选的先前状态路径量度中，以构成更新状态的路径量度。比较和选择功能是通过简单的四晶体管源极输出器和由晶体管T900至T903构成的镜象装置实现的。由于电流被迫进入输入端901和902，镜象漏极电压增加，也就是说，晶体管T900和T902的漏极电压增加，但是，源极输出器、晶体管T901和T903将把晶体管T900和T902的栅极牵引到通过最大电流的晶体管所需要的值。因此，输出晶体管T904将重现所提供的最大电流，即，来自具有最高概率的先前路径的电流。应当指出，该电路能够扩展为提供两个以上的输入，并且将从这些输入中选择最大的一个。
通过把经过晶体管T904和T907的电流相加来执行加法功能。正如前面已经说明的，晶体管T904重现在前一个采样周期产生的两个路径量度电流中较大的一个，并且在当前采样周期把所述分支量度电流馈送给输入端905。由于晶体管T906和T907形成电流镜象，所以在晶体管T907中再现所述电流。连接成二极管的晶体管T905输送所述总和电流，并将其存储在电流存储器中，在输出端906和907可以得到所述电流存储器的输出。在所述电流存储器中使用两阶段采样，以便保证正在处理当前状态时，前一个状态的路径量度可以用于输出给连接的格子结构。即，当接通开关S901和S903时，将可以得到由电容器C900充电确定的输出电流，并且电容器S901将被充电到晶体管T905的栅极电位，该电位将取决于晶体管T904和T907中电流之和。在当前采样周期结束，开关S901和S903断开，而开关S900和S902接通，使电流状态路径量度被存储并且被馈送给与连接格子结构连接的输出端906和907、用于下一个采样周期的处理过程。简单的宽度比例可以用于输出晶体管T908和T909，以便保证累计结果有一个固有延迟，避免信号电平扩展到范围外。
晶体管T900和T902的漏极电压加到比较器903的输入端，并且可以从其输出导出假设的位值，并且如图1所示，将其加到反向跟踪缓冲区的输入端，从所述反向跟踪缓冲区的输出可以导出串行数据流。如果反向跟踪缓冲区的长度足够长的话，那么，路径量度处理器的输出信号中哪一个输出信号加到寄存器的输入端就不重要了。
本实施例设计成对接收的光盘数据进行译码，并且在DVD光盘情况下，对数据的编码和存储在光盘上的形式存在某些限制。特别是，它确定最小的程长为三位，那就是说，连续“1”的最小数目为3，因而，也是连续“0或-1”的最小数目。这就将允许5位的不同序列的数目压缩为12而不是32。本专业的技术人员将会明白，序列数目将依赖于编码条件、本实施例说明一种具体条件、以及使对路径数目的适当修改用于利用不同编码条件的数据译码中。
图9示出的格子结构连接图说明可能的有效状态从样值到样值的转移。在图9中，在中心列处列出了12种允许的序列，而在左手边的列中，示出了对应的5位序列。在该图中，在状态说明的左边表示输入的位。时间步长是从左到右，而节点的垂直阵列表示每一个样值(或位)周期的可能状态。允许的状态由左手边的列说明的5个连续的位序列确定。显然，有一些状态能够移到下一个位周期中两个不同状态中的一个，而其它状态，只能移到一种状态。类似地，一些状态只能跟随前一种状态，而其它状态可以达到两种前面的状态中的一种。
图10示出了12种路径量度处理和存储装置的互连，以便实现图9所示的连接格子结构。正如从图10将看到的，路径量度处理和存储装置9-1至9-12中的每一个接收来自对应的分支量度处理器8-1至8-12信号的输入信号bm1至bm12。装置9-1接收来自装置9-1的第一输出端的第一路径量度输入信号以及来自装置9-2的第一输出端的第二路径量度输入信号。路径量度输入信号是在前一个位周期中所处理和存储的信号，并且把当前位周期的分支量度的值加到最大的路径量度信号中，并将其存储用于下一个位周期中。正如将从图10看到的，一些路径量度处理和存储装置只有一个输入端和/或一个相连接的输出端。当只有一个允许的前趋和/或后续状态时，就出现这种情况。正如将要明白的，为了计算当前位周期的路径量度，需要把当前位周期的合适的分支量度加到前一个位周期的最大路径量度中。这样，把计算的路径量度存储在装置9-1至9-12中，使得可以在输出端得到所述信号，用于在下一个位周期开始时加到装置9-1至9-12的输入端。
很清楚，如果考虑到具有不同编码限制的不同编码数据和影响码间干扰的不同序列长度的话，则格子结构路径和路径量度处理器的数目将要作适当地修改。
通过阅读本公开，对于本专业的技术人员来说，其他修改是显而易见的。这种修改可以包括在设计和应用数据信号的译码装置时已经知道的其它特征，包括内部别名(alia)、方法和产生有效输入信号估算值的装置和Viterbi解码器、以及其中的部件，所述特征可以用来代替这里已经说明的特征或加到这里已经说明的特征上。虽然在本申请中，对具体特征组合的要求已经作了阐述，但是，应该理解，公开的本申请的范围也包括所有已公开的全新特征或全新特征的组合，或者是显式的、或者是隐式的、或者是一个或多个这样的特征的归范化，它是否象任何权利要求中声明的那样，与同一发明有关，以及它是否可以象本发明做的那样，对同一技术问题的一部分或全体作改进，这对于本专业的技术人员来说是明白的。因此，本申请人请求注意，在本申请进行或者由此得到任何进一步的申请期间，可以把新的权利要求规格化为这样的特征和/或这样的特征的组合。
权利要求
1.一种在采样瞬间产生有效输入信号估算值的方法，所述方法包括以下步骤a)接收输入信号b)在连续采样瞬间，将所述输入信号限幅在给定的限幅电平上，c)在所述限幅信号中，检测给定的数据序列，d)在连续采样瞬间，将所述输入信号限幅在适合于给定数据序列的一个数据位的估算信号值上，e)将步骤d)的结果保存，以便当步骤c)完成时应用，以及f)根据所述保存的结果表明所述输入信号是比出现所述给定序列的所述一个数据位时的估算值大还是比它小，来使所述估算值增大或者减小。
2.如权利要求1中所述的的方法，其特征在于在所述方法的步骤c)中，检测到两个逆数据序列；在步骤d)中，所述输入信号还被限幅在适合于所述逆序列的对应位的第二估算电平上；在步骤e)中，存储两个结果；以及在步骤f)中，当检测到给定序列或逆序列时，增大或减小对应的估算值。
3.如权利要求1或权利要求2中所述的的方法，其特征在于所述给定的数据序列是5位的序列。
4.如上述权利要求中任何一个所述的的方法，其特征在于所述输入信号是从光盘读头得到的。
5.如权利要求3或权利要求4中所述的的方法，其特征在于所述给定的数据序列为01110。
6.如权利要求2中所述的的方法，其特征在于把与所述估算值相关的值加到电阻排相对的两端，以便从其上的分支接点产生所有有效位序列的、具有与所述给定序列相同长度的估算值。
7.一种产生有效输入信号在采样瞬间的估算值的装置，所述装置包括输入端，它接收输入信号；第一数据限幅器，它将所述输入信号限幅在给定的限幅电平上；检测器，它在所述限幅信号中检测给定的数据序列；第二数据限幅器，它将所述输入信号限幅在给定数据序列的给定数据位的估算信号值上；存储单元，它存储对所述给定数据位限幅时，所述第二数据限幅器的输出；以及增幅装置，在所述给定数据位被限幅时、当存储的所述第二数据限幅器的输出表明所述输入信号值比所述估算值大时，增加所述估算值，而在所述给定数据位被限幅时、当存储的所述第二数据限幅器的输出表明所述输入信号值比所述估算值小时，则减小所述估算值。
8.如权利要求7中所述的装置，其特征在于还包括第二检测器，用于检测所述给定数据序列的所述逆序列；第三数据限幅器，用于将所述输入信号限幅在所述给定数据序列的逆序列的给定数据位的信号估算值上；第二存储单元，用于在对所述给定数据序列的逆序列的所述给定数据位限幅时，存储所述第三数据限幅器的输出；以及第二增幅装置，用于在对所述给定数据序列的逆序列的所述给定数据位被限幅时、当存储的所述第三数据限幅器的输出表明所述输入信号值比估算值大时增加所述估算值，并且用于在对所述给定数据序列的所述逆序列的所述给定数据位被限幅时、当所述存储的第三数据限幅器的输出表明所述输入信号值比所述估算值小时减小所述估算值。
9.如权利要求7中所述的装置，其特征在于所述检测器包括移位寄存器，它具有串行输入端，所述第一数据限幅器的输出端连接到该串行输入端；以及逻辑解码器，它具有连接到所述移位寄存器的并行输出端的输入端，所述逻辑解码器提供表示在所述寄存器中存在所述给定数据序列的输出信号。
10.如权利要求9中所述的装置，其特征在于所述存储单元包括另一个移位寄存器，它具有串行输入端，所述第二数据限幅器的输出端连接到该串行输入端；以及连接到所述增幅装置的串行输出端，所述增幅装置由所述逻辑解码器的所述输出信号启动。
11.如权利要求8中所述的装置，其特征在于所述第一和第二检测器各自包括移位寄存器，它具有串行输入端，所述第一数据限幅器的输出端连接到该串行输入端；以及逻辑解码器，它具有连接到所述移位寄存器的并行输出端的输入端，所述逻辑解码器提供表示在所述寄存器中存在给定的数据序列或逆数据序列的输出信号。
12.如权利要求11中所述的装置，其特征在于所述第一和第二存储单元各自包括另一个移位寄存器，它具有串行输入端，所述第二和第三数据限幅器的相应的输出端连接到该串行输入端；以及连接到相应的增幅装置的串行输出端，所述增幅装置由相应的所述逻辑解码器的输出信号启动。
13.如权利要求7至12中的任一个所述的装置，其特征在于所述第一增幅装置或其中的每一个以及所述第二增幅装置包括双向计数器，它由所述相应的检测器的输出信号锁定，并且其计数方向由相应的所述存储单元的状态确定；以及数模转换器(DAC)，其输出确定所述估算的信号值。
14.如根据权利要求7的权利要求13中所述的装置，其特征在于还包括分接头电阻排，所述DAC的输出加到所述电阻排的两端中任意一端，其中，从所述电阻排的分接点上导出所述第一和第二估算值。
15.如权利要求14中所述的装置，其特征在于所述电阻排具有另外一些分接点，从这些分接点导出关于具有与所述给定序列相同的长度的其他序列的有效输入信号值的估算值。
16.如权利要求7至15中的任一个所述的装置，其特征在于所述给定的序列为5位的序列01110。
17.一种数据解码器，它包括如权利要求7至16中任一个所述的用于在采样瞬间产生有效输入信号估算值的装置。
18.一种数据解码器，它采用如权利要求1至7中任一个所述的用于在采样瞬间产生有效输入信号估算值的方法。
19.一种Viterbi解码器，它包括如权利要求17或18中所述的数据解码器。
全文摘要
一种用于在采样瞬间产生有效输入信号的估算值的装置，该装置包括第一数据限幅器(3)，用于将输入信号限制在给定电平上；数据序列检测器(205、207)，用于检测输入信号中的给定的数据序列；第二(301)和第三(302)数据限幅器，用于将输入信号限制在给定数据序列的给定数据位的估算信号值上；存储单元(303、304、305；306、307、308)，用于存储对给定数据位限幅时，第二(301)和第三(302)数据限幅器的输出；以及增量装置(309、311；310、312)，用于在给定数据位被第二(301)或第三(302)数据限幅器限幅时，根据存储的输出信号表明输入信号值大于或小于估算值来增加或减小估算值。
文档编号H03M13/41GK1393056SQ01803002
公开日2003年1月22日 申请日期2001年7月19日 优先权日2000年8月2日
发明者W·雷曼一怀特, S·D·布拉姆维尔 申请人:皇家菲利浦电子有限公司