专利名称：振荡电路、电子电路及设有这些电路的半导体装置、钟表与电子设备的制作方法
技术领域：
本发明涉及振荡电路、电子电路及设有这些电路的半导体装置、钟表与电子设备。
但是，传统电路采用了将静电保护电路的浪涌电压旁路的振荡电路驱动电源，当某些原因造成振荡电路的电源电压发生变动时，就会引起所述静电保护电路寄生电容值的变化，结果，就会出现振荡电路的振动频率变动的问题。
(1)为达成上述目的，本发明的振荡电路包含振荡电路的信号通路与恒定电压侧之间连接的、使侵入信号通路的第一极性的静电压经由第一半导体整流元件向旁路用恒定电压侧旁路的第一静电保护电路；以及连接于所述信号通路与基准电位侧之间的、使侵入信号通路的第二极性的静电压经由第二半导体整流元件向所述基准电位侧旁路的第二静电保护电路；其特征在于，所述旁路用恒定电压是振荡电路的电源电压以外另供的恒定电压。
并且，本发明的振荡电路还包含连接于振荡电路的信号通路与恒定电压侧之间的、使侵入信号通路的第一极性的静电压经由第一半导体整流元件向旁路用恒定电压侧旁路的第一静电保护电路；以及连接于所述信号通路与基准电位侧之间的、使侵入信号通路的第二极性的静电压经由第二半导体整流元件向所述基准电位侧旁路的第二静电保护电路；其特征在于将来自恒定电压供给电路的供给恒定电压，以及对该供给恒定电压分压与升压后所得恒定电压中的一个作为振荡电路的电源电压使用，将另一个作为所述旁路用恒定电压使用。
电子电路中，许多场合除振荡电路的电源以外还另设有各种恒定电压，并且从同一电源可以产生振荡电路用的电源电压，以及不易受该电压变动影响的其他恒定电压。
在本发明的振荡电路采用这样的结构静电保护电路不是连接在振荡电路用的电源侧，而是连接在很少受到该电源电压变动影响的恒定电压侧。由此，即使振荡电路的电源电压变动，连接于静电保护电路的旁路用恒定电压也不会变动，因此可以有效地抑制构成静电保护电路的半导体整流元件的寄生电容值的变动。
这样，依据本发明，可以实现即使振荡电路的电源电压有变动、其振荡频率也不变动的振荡电路。
这里，作为用于所述静电保护电路的第一、第二半导体整流元件，可以根据需要采用例如二极管、双极晶体管等元件。
(2)并且，本发明中的所述第一静电保护电路以包含第三半导体整流元件的方式形成也行，该元件连接于所述振荡电路的信号通路与主电源之间，使侵入信号通路的第一极性的静电压旁路至所述主电源电压侧。
所述第三半导体整流元件的寄生电容值，也可设定在小于所述第一半导体整流元件的寄生电容值上。
特别地，第三半导体整流元件的寄生电容值，也可设定在跟第一半导体整流元件的寄生电容值相比可忽视的微小值上。通过这样的方式，即使因主电源电压的变动而使第三半导体整流元件的寄生电容值变化的场合，可几乎不受其影响且可获得振动频率稳定的振荡输出。
并且，本发明中，所述各半导体整流元件的寄生电容也可作为相位补偿电容器的一部分或者全部使用。
通过这样的方式，可以省略相位补偿电容器的一部分或全部，结果，可以进一步提高整个电路的集成度。
(3)并且，本发明的振荡电路包含连接于振荡电路的信号通路与恒定电压侧之间的、使侵入信号通路的第一极性的静电压经由第一半导体整流元件旁路至旁路用恒定电压的第一静电保护电路，以及连接于所述信号通路与基准电位侧之间的、使侵入信号通路的第二极性的静电压经由第二半导体整流元件旁路至所述基准电位侧的第二静电保护电路；其特征在于所述旁路用恒定电压被设定于这样的值上，设于该值后，即使所述信号通路与电源电压线之间有漏电流发生时，所述第一与第二半导体整流元件不会因所述漏电流引起的所述信号通路的电压变动而导通。
如设所述电源电压为VSS，所述半导体整流元件的正向导通电压为VFon，发生漏电流时的所述信号通路与电源电压线之间的电位差为VR；所述旁路用恒定电压Vreg，在所述电源电压|VSS|的工作预定电压的范围内可设定于满足下式的值|Vreg|＞|VSS|-VR-VFon。
并且，所述旁路用恒定电压可设为在作为振荡电路的电源电压供给的恒定电压Vreg2之外另供的恒定电压Vreg1。
并且，也可这样设定所述旁路用恒定电压Vreg1与作为振荡电路的电源电压供给的恒定电压Vreg2，使之满足如下条件|Vreg1|＞|Vreg2|。
并且，也可将恒定电压供给电路的供给恒定电压及对该供给恒定电压分压与升压后所得的恒定电压中的一个电压Vreg2作为振荡电路的电源电压使用，将另一电压Vreg1作为所述旁路用恒定电压使用。
并且，作为所述旁路用恒定电压，可以采用具有电压随温度变化变动小的温度特性的恒定电压。例如，驱动热敏传感器的恒定电压，由于其温度特性小，可以作为旁路用恒定电压使用。
并且，也可以设置放电用半导体整流元件，用以在供给所述旁路用恒定电压的恒定电压供给电路的输出与所述基准电位之间，使侵入信号通路的第一极性的静电压经由第一半导体整流元件向旁路用恒定电压侧放电。
(4)另外，也可以用本发明的振荡电路形成电子电路。
并且，所述电子电路也可用包含振荡电路和基于所述振荡电路的输出来驱动被驱动部分的驱动电路的方式形成。
由此，利用由振荡电路供给的稳定的频率输出，可以得到工作性能优越的电子电路。
并且，还可用本发明的振荡电路或电子电路来形成半导体装置。
也就是，在半导体装置上形成采用晶体振子的振荡电路或采用该振荡电路的电子电路的场合，往往通过布线将在规定电路底板上形成的振荡电路的主要电路部分和设置在该电路底板上不同区域的晶体振子经由布线连接。这种场合，来自晶体振子和主要电路部分的连接部分的浪涌电压等静电压，有可能作为噪声侵入主要电路部分，使电路内部受损。
即使在这种场合，依据本发明实现的半导体装置，可以用静电保护电路有效地除去侵入电路的浪涌电压等静电压，而且可以用经稳定的振荡输出使电路各部分正常工作。
并且，可以用本发明的振荡电路或电子电路构成钟表。另外，也可以用包含振荡电路及基于所述振荡电路进行时间显示的时间显示部分的结构来形成钟表。
依据本发明，可以制成这样的钟表，即使在主电源的电源电压变动的场合，它们能不受影响地正确计时。
并且，还可用本发明的振荡电路或电子电路形成电子设备。
并且，还可用包含振荡电路、以所述振荡电路的输出驱动被驱动部分的驱动电路以及被驱动部分来形成电子设备。
由此，可以实现这样的电子设备，即使在振荡电路的电源电压有变动的场合，它们能够不受其影响地产生正确的振荡输出，使电路各部分工作。
尤其是，用本发明的振荡电路或电子电路形成的钟表与电子设备，非常适合作为以可替换的电池或可充电的蓄电池作为主电源的便携式钟表或电子设备。
图2是表示
图1所示的电子电路的一例钟表电路部分的框图。
图3是表示钟表电路部分的其他实施例的框图。
图4是表示钟表电路部分的其他实施例的框图。
图5是表示用于本实施例的两种电源的电压变动情况的说明图。
图6A是图2所示晶体振荡电路的等效电路图，图6B是晶体振子的说明图，图6C是晶体振子的等效图，图6D是参考晶体振子的等效图绘制的图6A的等效电路图。
图7是其他静电保护电路的说明图。
图8是传统采用的静电保护电路的说明图。
图9是图7所示的静电保护电路的等效电路图。
图10是用其他种类半导体元件构成的静电保护电路的说明图。
图11是晶体振子与构成振荡电路主要部分的C-MOS-IC在底板上的配置图。
图12是振荡电路的信号通路与电源电压线之间发生漏电流的场合的等效电路图。
图13是表示振荡电路的工作保证温度范围内振荡停止电压与振荡驱动用恒定电压的温度特性的说明图。
图14是热敏传感器驱动用恒压发生电路的概略说明图。
图15是加上负极性静电后放电路径的说明图。
以下，以将本发明用于模拟显示型手表为例说明本发明的适用实施例。
(1)总体结构图1示出了用于该手表的一例电子电路。
该手表内，装有图中未示出的发电机构。使用者带表的手腕摆动时，发电结构的回转锤就会转动，这时产生的动量使发电转子高速回转，于是在放电定子侧的发电线圈10处得到交流电压输出。
该交流电压经二极管12整流后，给蓄电池14充电。蓄电池14与升压电路16及辅助电容器18一起，共同构成主电源20。
本实施例中，因蓄电池14的电压过低而未达到钟表驱动电压时，通过升压电路16将蓄电池14的电压转换成能驱动钟表的高压，存入辅助电容器18。然后，用该辅助电容器18的电压作为电源电压VSS来使钟表电路30工作。
作为半导体装置构成的该钟表电路30具有这样的结构它能以经由端子连接于该半导体装置的晶体振子42预先设定的振动频率(此例中为32768Hz)产生振荡输出，通过对该振荡输出进行分频，每秒输出极性相异的驱动脉冲。该驱动脉冲，被输入连接于钟表电路30的步进马达的驱动线圈22。通过这种方式，步进马达(未作图示)在每次驱动脉冲通过时驱动转子转动，并驱动钟表的秒针、分针与时针(未作图示)，从而实现时间的模拟显示。
(2)晶体振荡电路图2示出了反映本实施例特征的晶体振荡电路40的具体电路结构。
该晶体振荡电路40，基本上由以下部分构成倒相器60，反馈电阻62，泄放电阻64，以及相位补偿电容66、68；它将振荡频率fS的振荡输出向分频及功能电路81输出。
而且，第一、第二恒压发生电路32-1、32-2，从主电源20供给的电压VSS产生第一、第二恒定电压Vreg1、Vreg2。第一、第二恒定电压Vreg1、Vreg2可为同一电压，也可为不同电压。而第二电压Vreg2，作为振荡电路驱动用电源电压使用，被加于倒相器60。
可是，除图11所示的晶体振子42外，图1所示的钟表电路30基本上由作为半导体装置的CMOS-IC300构成，构成振荡电路主要部分的CMOS-IC300与晶体振子42经由接线310连接。
即，晶体振子42，经由输入输出端子，跟形成于CMOS-IC300内部的晶体振荡电路40的主要电路部分连接。因此，浪涌电压有可能从该输入输出端子进入，使内部电路遭受破坏。
这样的浪涌电压，据认为可以是例如当产品组装时从夹具侵入的浪涌电压或从操作工人侵入的浪涌电压等。
因此，在晶体振荡电路40的内部设置静电保护电路200-1、200-2。
各静电保护电路200-1、200-2，分别设于连接于各输入端子的每个信号通路。各静电保护电路200-1、200-2具有相同的结构，这里只以其中的静电保护电路200-1为例进行说明。
静电保护电路200-1的构成部分包括电阻70，使侵入振荡电路的信号通路的负极性的静电压经由第一半导体整流元件72有选择地向旁路用恒定电压侧旁路的第一静电保护电路部分210，以及使侵入振荡电路的信号通路的正极性的静电压经由第二半导体整流元件74有选择地向接地侧旁路的第二静电保护电路部分220。
所述电阻70跟信号通路串联连接，它们保护各整流元件72、74不受浪涌电压的影响。
所述第一、第二半导体整流元件72、74，用PN结二极管构成。构成第一半导体整流元件72的二极管，在恒压发生电路32-1的恒定电压(Vreg2)输出端子侧反向连接，而构成第二半导体整流元件74的二极管，在接地(VDD)侧正向连接。
由此，从外部侵入的负极性的浪涌电压，被向恒定电压端子Vreg1侧旁路，正极性的浪涌电压被向接地侧旁路，这样就防止了对半导体电路内部的侵入。
本实施例的特征在于，作为第一半导体整流元件72的旁路用恒定电压，采用即使在振荡电路驱动电源的电源电压Vreg2发生变动时其电压也不变的恒定电压Vreg1。
图2～图4中，示出了供给这种恒定电压Vreg1的各实施例。
首先，就图2所示的电子电路进行说明。
本实施例的电子电路，包含产生不同恒定电压Vreg1、Vreg2的多个恒压发生电路32-1、32-2，用其中一个恒定电压Vreg1驱动热敏传感器400，用另一恒定电压Vreg2驱动晶体振荡电路40。
所述热敏传感器400，检出电子电路的使用环境的温度，并将该检出信号供给分频电路及功能电路81。
这里，分频电路及功能电路81，用作将晶体振荡电路40的输出分频的分频电路，同时具有各功能电路的作用。
本实施例的晶体振荡电路40的特征在于，第一静电保护电路210使用跟振荡电路的驱动用恒定电压不同的恒定电压，具体而言即热敏传感器400的驱动用电压Vreg1，作为被连接的旁路用恒定电压。
具体说就是，各第一静电保护电路200-1、200-2中，作为第一半导体整流元件工作的pn结型二极管72、72，其一端跟振荡电路的信号通路侧连接，另一端连接于恒定电压Vreg1侧。
接着，就图3所示的实施例进行说明。
本实施例的电路包含产生驱动晶体振荡电路40的恒定电压Vreg2的恒压发生电路32-2，以及产生静电保护电路200-1、200-2专用的旁路用恒定电压Vreg1的恒压发生电路32-1。
晶体振荡电路40，由所述恒定电压Vreg2驱动。
各静电保护电路200-1、200-2，用作第一半导体整流元件的二极管72、72的一端被连接于静电保护电路专用的恒定电压Vreg1侧。
接着，就图4所示的实施例进行说明。
本实施例的电路包含产生规定恒定电压Vreg1的恒压发生电路32，以及将该恒定电压Vreg1分压而产生规定恒定电压Vreg2的分压电路33。
晶体振荡电路40，由所述恒定电压Vreg2驱动。
另外，各静电保护电路200-1、200-2，经由用作第一半导体整流元件的二极管72、72连接于所述恒定电压Vreg1侧。
还有，按照需要也可采用这样的结构，在该结构中用所述恒定电压Vreg1驱动晶体振荡电路40，将所述各静电保护电路200-1、200-2连接于恒定电压Vreg2侧；并且，也可采用这样的结构从分压电路33分压输出多个恒定电压的场合，可将所述多个分压输出以及所述恒定电压Vreg1中的任一电压用于晶体振荡电路40的驱动，其余的任一电压连接于所述各静电保护电路200-1、200-2。并且，也可用升压电路取代分压电路。
通过采用图2～图4中所示的结构，即使主电源20的电源电压VSS和振荡电路的电源电压Vreg2由于某些原因而变动，各半导体整流元件72、74的寄生电容不发生变化，晶体振荡电路40的频率fS保持恒定。
以下，对此作详细说明。
图5示出了所述旁路用恒定电压Vreg1和电源电压VSS的关系。主电源供给的电源电压VSS(本实施例中取负值)的绝对值，常大于恒压发生电路32输出的恒定电压Vreg1(本实施例中取负值)的绝对值。但是，该电源电压VSS，往往因负荷的变动或主电源20的充电状态等而发生图5所示的变动。
与此形成对比，恒压发生电路32输出的恒定电压Vreg1，受该主电源的电压VSS的影响较小，已成为恒定的电压。
以下说明，按传统方式将第一半导体整流元件72连接于大电容的主电源20的电压VSS侧时出现的问题。
主电源20的电压VSS变动时，半导体构成的第一、第二半导体整流元件72、74的寄生电容的值就会改变。用IC内部的PN结制成的半导体整流元件72、74，特别是二极管的P、N结区的寄生静电容C，通常由下式表达C=ANDVA+VB]]>(式1)式中A为常数，VA为施加电压，ND为杂质浓度，VB为P-N接触电位差。
由该式可知，电源电压VA＝VSS变化时，寄生电容C随之发生变由该式可知，电源电压VA＝VSS变化时，寄生电容C随之发生变化。
而且，寄生电容量C改变后，结果造成振荡电路40的振动频率fS发生变动。以下借助该式详细说明。
(2-1)振动频率变动的对策图6(A)示出了振荡电路40的等效电路。
图6(B)示出了晶体振子42，图6(C)示出了其等效电路。
如果采用图6(C)所示的等效电路，图6(A)所示的振荡电路40就可用图6(D)加以表示。
然后，用该图6(D)的等效电路表示的LC振荡电路(振荡电路40)的振动频率fS用下式表达fs≈12πL′CG′•fl(CD′)]]>(式2)由上式可知，如振荡电路的内部电容CG’改变，振动频率fS就发生变动。即，由于所述式2中含有第一、第二半导体整流元件72、74的寄生电容值CVDD、CVSS，这些值变化时，振动频率fS就会发生变动。
与此形成对比，本实施例中，所述第一半导体整流元件72连接于电压不变动的恒定电压Vreg1。因此，晶体振荡电路40能够不受电源电压VSS变动的影响，经常产生恒定频率fS的振荡输出。
另外，通过这样的结构，所述第一与第二半导体整流元件72、74的寄生电容值可以经常保持恒定。因此，该寄生电容值可被积极地用作相位补偿用电容66、68。由此，可以将图2～图4所示的相位补偿电容66、68的电容值设为较小的值，并且依据场合的不同，有时可以省略这些电容66、68。
通过这样的处理，可以减少晶体振荡电路40的元件数量，从而提高集成度。
并且，依据本实施例，将第一与第二半导体整流元件72、74的并且，依据本实施例，将第一与第二半导体整流元件72、74的寄生电容，作为所述相位补偿用电容66、68的一部分或全部加以有效利用，这样可以将半导体整流元件72、74自身的寄生电容值设为较大的值。
也就是，在全部另外设置所述相位补偿用电容66、68和二极管72、74的场合，从减少整个晶体振荡电路40的电容以降低耗电的观点出发，须采用寄生电容小的二极管72、74。这时，其静电破坏耐受性也随该寄生电容值而下降。
与此相反，本实施例中，通过有效利用半导体整流元件72、74的寄生电容作为所述相位补偿用电容，可以采用寄生电容大的半导体元件。结果，提高了元件72、74自身的静电破坏耐受性，以及整个电路的静电保护能力。
(3)其他实施例图7示出了本发明的另一个实施例。该实施例的静电保护电路中，采用了第三半导体整流元件78，其特征是该元件和主电源VSS逆向连接。通过这种方式，构成向大电容的主电源20侧的浪涌电压旁路电路，可进一步提高静电保护电路200的静电破坏耐受性。
还有，在该场合，受电源电压VSS的变动的影响，第三半导体整流元件78的寄生电容值发生变动。因此，最好采用这样的手段比较第三半导体整流元件78的寄生电容值，将第一半导体整流元件72的寄生电容值从一位数增大设置到二位数，使得第三半导体整流元件78的寄生电容值的变动量，对于第一半导体整流元件72与第三半导体整流元件78的合成寄生电容值的影响程度在几个百分比之内。通过这种手段，使整个电路的静电容值能经常保持稳定，从而可以获得更为稳定的振荡输出。
(4)与传统技术的对比图8示出了半导体整流元件72连接于主电源VSS侧的传统静电保护电路的一例。图8所示的传统例中，连接于电源电压VSS变动的主电源的第一半导体整流元件72，在电路中表现为寄生电容值CVSS变动的元件。
以下，以采用传统静电保护电路的晶体振荡电路为例，就频率偏差问题进行讨论。
在图8所示的传统电路中，从构成振荡电路40的门60的晶体管的栅极端子与漏极端子所见的、包含静电保护电路200的IC(半导体装置)内部电路的组合电容CG、CD的实测数据，由下式表达。这里，由于电阻62的阻值Rf极大，下式给出的CG值中省略了CDO，CD值中省略了CGO。
CG＝CGO+CVDD+CVSS+CGP＝10.8(PF)CD＝CDO+CVDD+CVSS+CDP＝6.1(PF) (式3)在传统电路中，电源电压VSS为1.1伏至2.4伏范围内变化时，第一半导体整流元件72的寄生电容值CVSS的变动量ΔCVSS＝0.07(PF)。
接着，讨论该寄生电容值的变动量在整个晶体振荡电路40的静电容中所占的比例。
首先，求出静电保护电路200-2的寄生电容值的变动量相对式3所示的CG的比值，该值如下式所示ΔCVSSCGO+CVDD+CVSS+CGP(=71080)]]>(式4)并且，求出静电保护电路200-1的寄生电容值的变动量相对式3所示的CD比值，该值如下式所示ΔCVSSCDO+CVDD+CVSS+CDP(=7610)]]>(式5)
这里，CGP、CDP分别表示振荡电路40的布线电容值。
从这种寄生电容值的变动量求振荡电路的频率偏差值，该值为(df/dV)＝3(PPM)。将该值换算成月累积差，约为8秒左右。例如，在钟表容许月累积差为约15秒的场合，让寄生电容引起的变动在这15秒中占去8秒是绝对不能容许的。
针对这种情况，如图2～图4所示，通过将第一半导体整流元件72连接于无电压变动的电源Vreg1，这种寄生电容值的变动就可大致忽略，且晶体振荡电路40自身的振动频率的频率偏差也可改善到跟传统电路相比可被忽略的程度。
并且，对于采用图7所示的其他实施例的静电保护电路的的晶体振荡电路40，也作了同样的验证。图9是该静电保护电路的等效图。这时，第三半导体整流元件78成为寄生电容值CVSS变化的元件。
在图9所示的电路中，由于跟第一半导体整流元件72的寄生电容值相比，第三半导体整流元件78的寄生电容值充分小，即使该寄生电容值CVSS变动时，整个电路的频率偏差跟图8所示的采用静电保护电路的场合相比能大幅度减少。
(5)与静电保护电路连接的旁路用恒定电压Vreg1的实施例5-1第一实施例与静电保护电路200-1连接的旁路用恒定电压Vreg1，即使在振荡电路40的信号通路与电源电压VSS的接线之间有漏电流发生的场合，通过引起所述漏电流的所述信号通路的电压变动，将所述第一与第二半导体整流元件72、74设定在不导通的值上。
例如，如图12所示，如设所述电源电压为VSS、所述半导体整流元件72、74的正向导通电压为VFon、漏电流发生时所述信号通路与电源电压线之间的电位差为VR，则所述旁路用恒定电压|Vreg|，在所述电源电压|VSS|的工作预定电压的范围内(例如，1.2～2V的范围内)，设于满足下式的值上
|Vreg|＞|VSS|-VR-VFon。
这样，即使振荡电路40的信号通路与电源电压VSS接线之间有漏电流发生的场合，振荡电路也不会受到影响，可以维持稳定的振荡。以下，就此作详细说明。
所述实施例中，以分别形成恒压发生电路32-1与32-2，以及分别形成连接于静电保护电路200-1、200-2的旁路用恒定电压Vreg1和供给振荡电路40的恒定电压Vreg2的场合为例，进行说明。为了简化说明，这里将两个恒压发生电路32作为同一电路形成，并假设静电保护电路200-1、200-2与振荡电路40被供给同一恒定电压Vreg。
本实施例的电路中，最好将连接于静电保护电路200-1、200-2的旁路用恒定电压Vreg1设于这样的值，在该值下，即使在振荡电路40的输入输出端子71-1、71-2与电源电压VSS的接线73之间因湿度等环境变化而有漏电流时，振荡电路40的振荡动作也不会停止。
换言之，在附加了静电保护电路200-1、200-2的振荡电路40的输入输出端子71-1、71-2和电源电压VSS接线73之间，随湿度等环境变化会有漏电流发生。
在如图11所示的电路底板上安装IC时，由于湿度等环境变化而使电路底板的绝缘电阻下降，就会发生这样的漏电流。具体而言，在图11所示的电路底板上，就是在连接于振荡电路的输入输出端子的电路底板的布线图案310和电源电压VSS的布线图案(电源电压线)之间产生了绝缘电阻下降。特别是，该电路底板的材料采用聚酰亚胺的场合，这种现象更加明显。
图12示出的等效电路，用以说明振荡电路40的输入输出端子71-1、71-2与电源电压VSS的接线73之间发生漏电流时的情况。
发生漏电流时，在形成静电保护电路200-1、200-2的半导体整流元件D2(72)上，加有下式表达的正向电压VF(因静电保护电路200-1、200-2的电阻r引起的电压下降很小，忽略不计)。
VF＝|VSS|-VR-|Vreg| (式6)这里，将所述半导体整流元件72、74导通的正向导通电压设为VFon。该正向导通电压，通常为0.6V左右。如正向电压VF的值不小于该正向导通电压，半导体整流元件D2导通，有正向电流通过。
因此，正向电压VF设于不大于VFon的值。
VF＜VFon＝0.6V (式7)(在电源电压极性以VSS为基准电位的正极性电源VDD的场合，半导体整流元件D1中通过正向电流。)如有该正向电流通过，就会有如下不良情况发生·恒定电压Vreg向电源电压VSS侧(绝对值增大)变动。
·由于恒定电压Vreg的变化，静电保护电路部分的半导体整流元件中的寄生电容值随之变化，频率电压偏差变大。
·由于恒定电压Vreg向电源电压VSS侧(绝对值增大)变化，振荡电路的耗电增大。
·当半导体整流元件D2处于完全导通状态时，振荡电路的振荡停止。
不使这样的不良情况发生的具体对策是，连接静电保护电路200-1、200-2的旁路用恒定电压Vreg，必须设于满足上述(式6)与(式7)的值，以不使半导体整流元件D2导通。
这里，对于充电式钟表，由于电源电压VSS约为-2V，所述满足(式6)、(式7)的恒定电压Vreg由下式给出。即，为了不使所述不良情况发生，须按下式的要求设定旁路用恒定电压Vreg。
更具体说，在作为可使振荡电路工作的电源电压VSS的电压范围的工作预定范围内(例如1.2～2V的范围内)，须按下式的要求设定旁路用恒定电压Vreg。
|Vreg|＞|VSS|-VR-VFon＝1.4(V)-VR(式8)通过采用上述结构，依据本实施例，即使振荡电路40的信号通路(例如输入输出端子71-1、71-2)与电源电压VSS的接线73之间发生漏电流的场合，由于引起该漏电流的振荡电路40的信号通路(输入输出端子71-1、71-2)的电压变动，半导体整流元件72不会导通。结果，即使有所述漏电流发生的场合，也可以使振荡电路稳定地振荡工作。
再有，上文以电源电压VSS的极性相对基准电位而言为负极性的场合为例作了说明，但本发明也可适用于相反的情况，即电源电压的极性相对基准电位而言为正极性的场合。即使在这种场合，以基准电位为VSS，在电源电压VDD的工作预定范围内按满足以上(式8)要求设定旁路用恒定电压Vreg，就可防止半导体整流元件D1(74)导通而使正向电流通过的情况的发生，从而可使振荡电路稳定地振荡工作。(该场合，式8的VSS成为VDD。)并且，如上所述，振荡电路40的恒定电压Vreg2和静电保护电路200-1、200-2的旁路用恒定电压Vreg1，采用由共用的恒压发生电路32产生的同一恒定电压时，于是就存在这样的问题，即不能为了降低振荡电路40的耗电，将振荡电路40的驱动用电压设于较小的值。
也就是，如果静电保护电路200-1、200-2的旁路用恒定电压Vreg1与振荡电路40的驱动用恒定电压Vreg2采用同一电压，只要(式8)的VR不大，即只要不使用绝缘电阻大的电路底板，就不能为了降低振荡电路40的电流消耗将恒定电压Vreg2设于较小的值。
为了解决这一问题，最好将旁路用恒定电压Vreg1，设定为跟振荡电路40的驱动预定电压Vreg1不同的电压。具体而言，如图2～4所示，最好分别用其他的恒压发生电路32-1、32-2来产生旁路用恒定电压Vreg1和振荡电路驱动用恒定电压Vreg2。而且，恒压发生电路32供给的旁路用恒定电压Vreg1，按满足上面的(式8)的要求来设定，进而，按照使之最适合振荡电路40的低耗电要求，将驱动振荡电路40用的供给恒定电压Vreg2设定于绝对值较小的值。通过这样的手段，可以实现振荡电路40的低电流消耗与低电力消耗，并同时实现振荡电路40的振动频率的稳定。
换言之，按照满足(式8)的要求设定恒压发生电路32-1的输出Vreg1，并连接于静电保护电路200-1、200-2。然后，按照最适合降低振荡电路40电流消耗的要求，将恒压发生电路32-2的输出Vreg2设定于绝对值小的值，并连接于振荡电路40。通过这样的手段，既可降低振荡电路40的电流消耗，又可实现振荡电路40的振动频率稳定性。
并且，在存在多个恒压发生电路的场合，通过分别设定静电保护电路的恒定电压与振荡电路的恒定电压，可以使加静电时放电电流造成的瞬态恒定电压波动不给振荡电路带来影响。
但是，静电保护电路200-1、200-2的旁路用恒定电压Vreg1与振荡电路40的驱动用恒定电压Vreg2，必须满足以下(式9)的条件。
(因为，如不能满足(式9)，振荡电路在通常振荡时，每当振荡输出达到Vreg2电平时，在半导体整流元件D2中就会有正向电流通过。)|Vreg1|＞|Vreg2| (式9)换言之，如图2～图4所示，用作为振荡电路40的电源电压供给的恒定电压Vreg2以外的其他电压来产生旁路用恒定电压Vreg1的场合，按照满足前面(式9)的要求设定所述旁路用恒定电压Vreg1和振荡电路40的驱动用恒定电压Vreg2。如此，可以实现振荡电路的低电流消耗和稳定振动频率这样两个课题。
如上说明，本实施例中，也可用同一个恒定电压Vreg供给静电保护电路200-1、200-2与振荡电路40；并且，也可以为了振荡电路的低电流消耗，分别提供上述分别设定的旁路用恒定电压Vreg1与驱动用恒定电压Vreg2。
5-2第二实施例用于本发明的电路的旁路用恒定电压Vreg1，最好使用具有相对温度变化电压波动小这样的温度特性的恒定电压。以下对此作详细说明。
振荡电路40的驱动用恒定电压Vreg2，按图13所示的方式设定，使其倾斜度跟振荡电路40的振荡停止电压Vsto的温度特性相同。
这是因为，为了在振荡电路40的工作保证温度范围内，满足不使振荡电路40的振荡停止(式10)的条件，并且为达到振荡电路40低电流消耗的极限，而将恒定电压Vreg2设定到振荡停止电压附近的低值上。
|Vreg2|＞|Vsto|(式10)这意味着，振荡电路40的振荡停止电压Vsto温度特性大的场合，振荡电路40的驱动用恒定电压Vreg2的温度特性也同样变大。
因此，如果将振荡驱动用恒定电压Vreg2作为静电保护电路200的旁路用恒定电压Vreg1使用，静电保护电路200的半导体整流元件的寄生电容也会因温度而有较大的变动。与此同时，振荡电路40的振荡频率也会随之变动，从而产生了振荡电路的振荡稳定性低下的问题。
因此，本实施例的电路中，如图2～图4所示，振荡电路驱动用的恒定电压Vreg2和静电保护电路200的旁路用恒定电压Vreg1，分别作为不同的恒定电压产生。而且，作为所述旁路用恒定电压Vreg1，采用比振荡电路的驱动用恒定电压Vreg2温度特性小的恒定电压。这样，通过采用温度特性小的恒定电压作为旁路用恒定电压Vreg1，可以抑制振荡电路40工作保证温度范围内的静电保护电路200的半导体整流元件寄生电容的变动，从而能提高振荡电路40振荡频率的稳定性。
还有，作为上述温度特性小的旁路用恒定电压Vreg1，最好采用如图2所示的热敏传感器400用的驱动用恒定电压Vreg1。为了使这样的热敏传感器400用的驱动用恒定电压Vreg1不受周围温度影响地正确测定温度，将温度特性的斜率设定得不大于1mv/℃。所以，即使周围温度有变动的场合，该电压也大体上没有变化。
图14示出了一例用以产生温度特性的斜率小的热敏传感器驱动用恒定电压Vreg1的恒压发生电路。
该恒压发生电路32-1中，I262和I263这两只Nch晶体管具有相同的尺寸结构，I262和I263Nch晶体管各自的电流放大倍数为βnd＝βne。又，I262为耗尽型晶体管，而I263为增强型晶体管，其阈值电压为Vtnd≠Vtne。这种场合，恒压发生电路32-1的输出Vreg1由下式确定，产生具有I262与I263的阈值电压差的恒定电压Vreg1。
1/2βnd·(-Vtnd)2＝1/2βne·(Vgs-Vtne)2Vgs＝Vtne-Vtnd＝Vreg1由于晶体管I262与I263的阈值电压具有同样的温度特性，其阈值电压差不发生变化，由此可以产生无温度依存性的恒定电压Vreg1。
但是，静电保护电路的恒定电压Vreg1与振荡电路恒定电压Vreg2必须满足上面给出的(式8)与(式9)。
5-3第三实施例如图15所示，例如设想本实施例的电路被加上负极性的静电压的情况，这时形成将该负极性的静电经由静电保护电路(第一半导体整流元件)200向旁路用恒定电压Vreg1侧放电的放电通路1000。
因此，本实施例的电路中，对于有多个供给恒定电压的多个恒压发生电路32存在的情况，最好将恒定电压驱动区域(为恒定电压所驱动的电路的整体规模)大的恒压发生电路32的恒定电压作为静电保护电路用的旁路用恒定电压Vreg1。以下对此作详细说明。
图15中，D3概略地表示由恒压发生电路32恒定电压驱动的整个电路(静电保护电路200除外)的等效电路。被恒定电压驱动的电路，基本由半导体构成，因此可以用同图所示的寄生二极管D3等效表示。
上述恒定电压驱动的电路的数量越多，上述的等效表示的寄生二极管D3的电容也越大。
这里，把有大量恒定电压驱动的电路形成、寄生二极管D3的电容变大的情况，称为形成大的恒定电压驱动区域。所述半导体整流元件D3，表示在恒定电压驱动区域中形成的寄生二极管。
又，加上负极性静电的场合，利用寄生二极管D3的雪崩现象，就能形成所述的放电通路1000。
这时，如上所述，在恒定电压驱动的电路规模、具体而言即恒定电压驱动区域大的场合，图15中作为等效电路示出的寄生二极管D3的面积增大，其放电能力提高，结果成为耐静电特性良好的寄生二极管D3。
基于上述理由，有多个恒压发生电路32供给的恒定电压存在的场合，作为所述旁路用恒定电压Vreg1，最好采用恒定电压驱动区域(恒定电压驱动电路的规模)大的恒定电压。
为了提高耐静电特性，也可以采用这样的结构在寄生二极管D3之外，有意地将半导体整流元件D4并列连接于恒压发生电路32，作为所述放电电路1000的一部分。
还有，即使在该场合，静电保护电路200的旁路用恒定电压Vreg1与振荡电路40的驱动用恒定电压Vreg2也必须满足(式8)、(式9)的条件。
5-4第四实施例本发明实施例中，用以正电源VDD为基准电位、电源电压VSS与恒定电压Vreg为负极性的结构为例进行说明；但本发明同样适用于以负电源VSS为基准电位的、电源电压VDD与恒定电压Vreg为正极性的结构。
(6)其他还有，在所述各实施例中，以二极管作为半导体整流元件为例进行说明，但是必要时也可以使用除此以外的各种半导体整流元件来形成保护电路。如图10所示，也可以用双极晶体管作为半导体整流元件来形成静电保护电路。
又，所述实施例中，以将本发明用于手表为例进行说明，除此以外，本发明的振荡电路与静电保护电路也可用作例如各种电子设备、移动电话、移动式计算机终端等各种电子设备上的基准信号源，基于该基准信号源的输出信号驱动各电子设备的驱动部分(电路)。
权利要求
1.一种振荡电路，该电路包含连接于振荡电路的信号通路与恒定电压侧之间的、经由第一半导体整流元件使侵入信号通路的第一极性静电压向旁路用恒定电压侧旁路的第一静电保护电路；以及连接于所述信号通路与基准电位侧之间的、经由第二半导体整流元件使侵入信号通路的第二极性静电压向所述基准电位侧旁路的第二静电保护电路；其特征在于所述旁路用恒定电压是在振荡电路的电源电压以外另供的恒定电压。
2.如权利要求1所述的振荡电路，其特征在于将恒定电压供给电路提供的供给恒定电压和由该供给恒定电压经分压、升压后所得的恒定电压这二者中的一个用作振荡电路的电源电压，另一个用作所述旁路用恒定电压。
3.如权利要求1、2中任一项所述的振荡电路，其特征在于所述第一静电保护电路包含，连接于所述振荡电路的信号通路与主电源之间的、使侵入信号通路的第一极性静电压向所述主电源电压侧旁路的第三半导体整流元件。
4.如权利要求3所述的振荡电路，其特征在于所述第三半导体整流元件的寄生电容值，被设定在小于所述第一半导体整流元件的寄生电容值的值上。
5.一种电子电路，其特征在于包含如权利要求1所述的振荡电路，以及基于所述振荡电路的输出来驱动被驱动部分的驱动电路。
6.一种半导体装置，其特征在于包含如权利要求1所述的振荡电路，以及装有所述振荡电路的电路底板。
7.一类钟表，其特征在于包含如权利要求1所述的振荡电路，以及基于所述振荡电路进行时间显示的时间显示部分。
8.一类电子设备，其特征在于包含如权利要求1所述的振荡电路，基于所述振荡电路的输出来驱动被驱动部分的驱动电路，以及被驱动部分。
9.一种振荡电路，该电路包含连接于振荡电路的信号通路与恒定电压侧之间的、经由第一半导体整流元件使侵入信号通路的第一极性静电压向旁路用恒定电压侧旁路的第一静电保护电路；以及连接于所述信号通路与基准电位侧之间的、经由第二半导体整流元件使侵入信号通路的第二极性静电压向所述基准电位侧旁路的第二静电保护电路；其特征在于所述旁路用恒定电压被设于这样的值，设于该值后，即使在所述信号通路与电源电压接线之间有漏电流发生，所述第一与第二半导体整流元件也不会因所述漏电流引起的所述信号通路的电压变动而导通。
10.如权利要求9所述的振荡电路，其特征在于如设所述电源电压为VSS、所述半导体整流元件的正向导通电压为VFon、发生漏电流时所述信号通路与电源电压线之间的电位差为VR，则所述旁路用恒定电压Vreg在所述电源电压|VSS|的工作预定电压的范围内被设于满足下式的值上|Vreg|＞|VSS|-VR-VFon。
11.如权力要求9、10中任一项所述的振荡电路，其特征在于所述旁路用恒定电压是在作为振荡电路的电源电压供给的恒定电压Vreg2以外另供的恒定电压Vreg1。
12.如权力要求11所述的振荡电路，其特征在于所述旁路用恒定电压Vreg1与作为振荡电路的电源电压供给的恒定电压Vreg2满足如下的设定条件|Vreg1|＞|Vreg2|。
13.如权力要求9所述的振荡电路，其特征在于将恒定电压供给电路提供的供给恒定电压和由该供给恒定电压经分压、升压后所得的恒定电压这二者中的一个电压Vreg2用作振荡电路的电源电压，另一个电压Vreg1用作所述旁路用恒定电压。
14.如权力要求9所述的振荡电路，其特征在于该电路采用具有电压随温度变化小的温度特性的恒定电压作为所述旁路用恒定电压。
15.如权力要求9所述的振荡电路，其特征在于在供给所述旁路用恒定电压的所述恒定电压供给电路的输出和所述基准电位之间，设有用以使侵入信号通路的第一极性静电压经由第一半导体整流元件向旁路用恒定电压侧放电的放电用半导体整流元件。
16.一种电子电路，其特征在于包含如权力要求9所述的振荡电路和基于所述振荡电路的输出来驱动被驱动部分的驱动电路，
17.一种半导体装置，其特征在于包含如权利要求9所述的振荡电路，以及装有所述振荡电路的电路底板。
18.一类钟表，其特征在于包含如权利要求9所述的振荡电路，以及基于所述振荡电路进行时间显示的时间显示部分。
19.一类电子设备，其特征在于包含如权利要求9所述的振荡电路，采用所述振荡电路的输出来驱动被驱动部分的驱动电路，以及被驱动部分。
全文摘要
本发明旨在提供能够不受主电源的电源电压变动影响，以稳定频率振荡的振荡电路。设于振荡电路40的静电保护电路200包含连接于信号通路与所述恒定电压V
文档编号H03B5/00GK1395759SQ01804001
公开日2003年2月5日 申请日期2001年9月26日 优先权日2000年9月26日
发明者矢部宏, 中宫信二, 门胁忠雄, 牧内佳树 申请人:精工爱普生株式会社