专利名称：输出电压可随输入电压快速且准确变化的放大电路装置的制作方法
技术领域：
本发明涉及放大器电路的技术领域，尤其指一种输出电压可随输入电压快速且准确变化的A类放大电路装置。
背景技术：
公知的互补式金氧半导体A类、AB类运算放大器的输出如图1及图2所示，当输入电压由低电位(VSS+2V2V)变为高电位(VDD10V)或高电位变为低电位时，A类运算放大器的输出电压虽没有过激(overshooting)现象，但A类运算放大器的输出电压却需较长时间以由低电位变成高电位或由高电位变成低电位，此会限制A类运算放大器的工作频率。
而AB类运算放大器的输出电压虽可在较短时间内随输入电压变成低电位或高电位，但其输出电压具有过激(overshooting)现象，容易在电路中产生杂讯(Noise)，由此可知，公知的放大器电路实有予以改进的必要。
发明内容
本发明的目的在于提供一种输出电压可随输入电压快速且准确变化的A类放大电路装置，其具有电压上拉及电压下拉的功能，可使其输出电压可快速随著输入电压而变化。
本发明的另一目的在于提供一种输出电压可随输入电压快速且准确变化的A类放大电路装置，其具有电压上拉切换及电压下拉切换的功能，可加速输出电压的上升或下降并避免过激(overshooting)现象。
为实现上述目的，本发明提供的一种输出电压可随输入电压快速且准确变化的A类放大电路装置，其主要包括一A类放大器；一电压上拉切换准位电路，其产生一上拉切换准位；
一电压上拉电路，用以对该A类放大器的输出进行电压上拉；一电压上拉切换电路，比较该A类放大器的输出电压与该上拉切换准位，以当该A类放大器的输出电压低于该上拉切换准位时，驱动该电压上拉电路来对该A类放大器的输出进行电压上拉；一电压下拉切换准位电路，其产生一下拉切换准位；一电压下拉电路，用以对该A类放大器的输出进行电压下拉；以及一电压下拉切换电路，比较该A类放大器的输出电压与该下拉切换准位，以当该A类放大器的输出电压超过该下拉切换准位时，驱动该电压下拉电路来对该A类放大器的输出进行电压下拉。
所述的A类放大电路装置，该电压上拉切换准位电路由两NMOS晶体管所形成的差动输入端来提供该上拉切换准位。
所述的A类放大电路装置，该电压下拉切换准位电路由两NMOS晶体管所形成的差动输入端以提供该下拉切换准位。
所述的A类放大电路装置，当该A类放大器的输出电压大于该上拉切换准位时，该电压上拉切换电路将该电压上拉电路关闭。
所述的A类放大电路装置，当该A类放大器的输出电压小于该下拉切换准位时，该电压下拉切换电路将该电压下拉电路关闭。
所述的A类放大电路装置，该电压上拉电路由一PMOS晶体管所构成，以当该电压上拉电路被驱动时，该晶体管被导通，而将该A类放大器的输出电压上拉。
所述的A类放大电路装置，电压下拉电路由一NMOS晶体管所构成，以当该电压下拉电路被驱动时，该晶体管被导通，而将该A类放大器的输出电压下拉。
所述的A类放大电路装置，还包含一偏压电路以提供电路工作所需的直流偏压。
为进一步了解本发明的结构、特征及其目的，以附图及较佳具体实施例的详细说明如后图1及图2为公知的互补式金氧半导体A、AB类运算放大器的输出图。
图3为本发明的输出电压可随输入电压快速且准确变化的A类放大电路装置的一较佳实施例方块图。
图4为本发明的输出电压可随输入电压快速且准确变化的A类放大电路装置的详细电路图。
图5及图6为本发明的输出电压可随输入电压快速且准确变化的A类放大电路装置的工作时序图。
具体实施例方式
图3显示本发明的输出电压可随输入电压快速且准确变化的A类放大电路装置的一较佳实施例，其由一A类放大器10、一电压上拉切换准位电路30、一电压上拉切换电路20、一电压下拉切换准位电路50、一电压下拉切换电路40、一电压上拉电路60、一电压下拉电路70、以及一偏压电路80所构成，其中，该A类放大器10可由一般的放大电路所构成，以提供放大电讯号的功能，该偏压电路80则提供电路工作所需的直流偏压。
前述电压上拉切换准位电路30用以产生一上拉切换准位，而该电压上拉切换电路20则比较该A类放大器10的输出电压与该上拉切换准位，以当该A类放大器10的输出电压低于该上拉切换准位时，驱动该电压上拉电路60来对该A类放大器10的输出进行电压上拉，否则，关闭该电压上拉电路60。该电压下拉切换准位电路50则用以产生一下拉切换准位，该电压下拉切换电路40则比较该A类放大器10的输出电压与该下拉切换准位，以当该A类放大器10的输出电压超过该下拉切换准位时，驱动该电压下拉电路70来对该A类放大器10的输出进行电压下拉，否则，关闭该电压下拉电路70。
图4显示本发明的可电压上拉及电压下拉的A类放大电路装置的详细电路图，其中，该A类放大器10由MOS晶体管所构成该电压上拉切换电路20由PMOS晶体管M5、M64、M19、M6以及NMOS晶体管M7、M8所构成，该晶体管M5、M64、M19、以及M6的源极连接至VLCD，晶体管M5的闸极、汲极以及晶体管M64的闸极连接至节点C，晶体管M64的汲极、晶体管M19的闸极、汲极以及晶体管M6的闸极连接至节点B，该节点B并连接至晶体管M13及M6的闸极，以控制晶体管M13及M6的导通与否。此外，NMOS晶体管M7及M8的源极连接至VSS，而晶体管M6的汲极连接至晶体管M7的闸极、汲极与M8的闸极，以控制晶体管M8的导通与否。
电压上拉切换准位电路30产生一上拉切换准位X，以作为当该A类放大器的输出电压上拉时的上拉切换准位，其为由两NMOS晶体管M1、M2所形成的差动输入端所达成，晶体管M1的汲极连接至节点C，其源极连接至晶体管M36及M8的汲极，其闸极连接至输出节点OUT，晶体管M2的汲极连接至节点B，其源极连接至晶体管M36及M8的汲极，其闸极连接至输入节点IN+。
该电压下拉切换电路40由PMOS晶体管M26、M27、M62、M28以及NMOS晶体管M31、M30所构成，该晶体管M26、M27、M62、以及M28的源极连接至VLCD，晶体管M28的闸极、汲极以及晶体管M62的闸极连接至节点F，晶体管M62的汲极、晶体管M27的闸极、汲极以及晶体管M26的闸极连接至节点D，该晶体管M26的汲极并连接至晶体管M31的闸极与汲极、与M30、M32的闸极，以控制晶体管M30、M32的导通与否。
而该电压下拉切换准位电路50产生一下拉切换准位Y，以作为当该A类放大器的输出电压下拉时的下拉准位，其由两NMOS晶体管M25、M29所形成的差动输入端所达成，晶体管M25的汲极连接至节点D，其源极连接至晶体管M30及M34的汲极，其闸极连接至输出节点OUT，晶体管M29的汲极连接至节点F，其源极连接至晶体管M30及M34的汲极，其闸极连接至输入节点IN+。
该电压上拉电路60由一PMOS晶体管M13所构成，其汲极连接输出节点OUT，其源极连接VICD，当节点B的电压因上拉切换电路开启而降至低于VLCD减去一PMOS临界电压后，该晶体管M13导通，故输出点电压迅速往上拉。
该电压下拉电路70由一NMOS晶体管M32所构成，其汲极连接输出节点OUT，其源极连接VSS，当下拉切换电路开启时，节点D的电压往下降至低于VLCD减去一PMOS临界电压后，晶体管M26、M31导通，从而使得晶体管M32导通，故输出点电压迅速往下拉。
该偏压电路80由一NMOS晶体管M49所构成，其闸极及汲极分连接至一电流源IQ6以形成一偏压电路，故NMOS晶体管M36、M58、M56、M57、以及M34恒为导通状态以产生对应电路所需的偏压电流。
图5及图6显示有关本发明的可电压上拉及电压下拉的A类放大器5的工作时序图，本A类放大器可工作的输入电压范围在VSS+1.2V到VLCD，在此范围内，如图5所示，在A类放大器10的输入电压由低电位VA上升为高电位VB时，当输出电压小于VB-X时(T1时段)，由电压上拉电路60的上拉作用来加速A类放大器10的输出电压由低电位变为高电位，当输出电压大于VB-X时(T2时段)，则关闭电压上拉电路60，以避免产生过激(overshooting)现象。而当A类放大器10的输入电压由高电位Vc下降为低电位VD时，若输出电压高于VD+Y时(T3时段)，由电压下拉电路70的下拉作用以加速A类放大器的输出电压由高电位变为低电位，当输出电压低于VD+Y时(T4时段)，则关闭电压下拉电路70，以避免负向的过激(overshooting)现象发生。
在上述T1时段，A类放大器10的输入电压由低电位变为高电位且输出电压Vout小于VB-X，晶体管M1、M5以及M64为关闭状态，而M2以及M19为导通状态，因此节点B的电压被拉低，使得M13为导通状态，故可加速A类放大器的输出电压由低电位变为高电位。在此同时，电压上拉切换电路20的晶体管M6、M7同时会导通，使得M8也会暂时导通而提供额外的偏压电流给电压上拉切换准位电路30及电压上拉切换电路20以加速这两个电路的切换速度与提升电压上拉电路60的上拉速度。
在上述T2时段，输出电压Vout大于VB-X，晶体管M1、M5以及M64由关闭状态转变为导通状态，M2、M6、M7以及M19转为关闭状态，节点B的电压被拉高至VLCD，使得M13转为关闭状态，而终止电压的快速上拉作用。在此同时，晶体管M8也被关闭，以降低电压上拉切换准位—电路30及电压上拉切换电路20的偏压电流。
在上述T3时段，A类放大器10的输入电压由高电位变为低电位且输出电压Vout高于VD+Y，晶体管M29、M28以及M62为关闭状态，而M25以及M27为导通状态，因此节点D的电压被拉低，使得M26、M31以及M32为导通状态，故可加速A类放大器的输出电压由高电位被拉为低电位。在此同时，电压下拉切换电路40的晶体管M30同时会暂时导通而提供额外的偏压电流给电压下拉切换准位电路50及电压下拉切换电路40以加速这两个电路的切换速度与提升电压下拉电路70的下拉速度。
在上述T4时段，输出电压Vout低于VD+Y，晶体管M29、M28以及M62由关闭状态转变为导通状态，M25以及M27转为关闭状态，节点D的电压被拉高至VLCD，使得M26、M31以及M32转为关闭状态，而终止电压的快速下拉作用。在此同时，晶体管M30也被关闭，以降低电压下拉切换准位电路50及电压下拉切换电路40的偏压电流。
于上述电路中，因差动输入电流iM1＝iM2，晶体管M1由关闭状态变为导通状态，其中iM1即为晶体管M1的iDS电流，iM2即为晶体管M2的iDS电流，故im1=unCox2WL(vGS-VT)2=unCox2W1L1(V1-Vr)2=]]>im2=unCox2WL(vGS-VT)2=unCox2W2L2(VDD-Vr)2]]>因晶体管的制程相同，所以晶体管M1及M2的μnCox亦相同，故只要调整晶体管M1通道宽度W1及长度L1比以及晶体管M2通道宽度W2及长度L2比，即可设定上拉切换准位X，同理，故只要调整晶体管M25通道宽度W25及长度L25比以及晶体管M29通道宽度W29及长度L29比，即可设定下拉切换准位Y。
由以上说明可知，本发明由电压上拉电路60以及电压下拉电路70，可使该A类放大器的输出电压可快速随著输入电压而变化，同时由电压上拉切换电路20以及电压下拉切换电路40，而可避免过激(overshooting)。
应注意的是，上述实施例是为了便于说明而已，本发明所主张的权利范围非仅限于上述实施例，而凡与本发明有关的技术构想，均属于本发明的范畴。
权利要求
1.一种输出电压可随输入电压快速且准确变化的A类放大电路装置，主要包括一A类放大器；一电压上拉切换准位电路，其产生一上拉切换准位；一电压上拉电路，用以对该A类放大器的输出进行电压上拉；一电压上拉切换电路，比较该A类放大器的输出电压与该上拉切换准位，以当该A类放大器的输出电压低于该上拉切换准位时，驱动该电压上拉电路来对该A类放大器的输出进行电压上拉；一电压下拉切换准位电路，其产生一下拉切换准位；一电压下拉电路，用以对该A类放大器的输出进行电压下拉；以及一电压下拉切换电路，比较该A类放大器的输出电压与该下拉切换准位，以当该A类放大器的输出电压超过该下拉切换准位时，驱动该电压下拉电路来对该A类放大器的输出进行电压下拉。
2.如权利要求1所述的A类放大电路装置，其特征在于，该电压上拉切换准位电路由两NMOS晶体管所形成的差动输入端来提供该上拉切换准位。
3.如权利要求1所述的A类放大电路装置，其特征在于，该电压下拉切换准位电路由两NMOS晶体管所形成的差动输入端以提供该下拉切换准位。
4.如权利要求1所述的A类放大电路装置，其特征在于，当该A类放大器的输出电压大于该上拉切换准位时，该电压上拉切换电路将该电压上拉电路关闭。
5.如权利要求1所述的A类放大电路装置，其特征在于，当该A类放大器的输出电压小于该下拉切换准位时，该电压下拉切换电路将该电压下拉电路关闭。
6.如权利要求1所述的A类放大电路装置，其特征在于，该电压上拉电路由一PMOS晶体管所构成，以当该电压上拉电路被驱动时，该晶体管被导通，而将该A类放大器的输出电压上拉。
7.如权利要求1所述的A类放大电路装置，其特征在于，电压下拉电路由一NMOS晶体管所构成，以当该电压下拉电路被驱动时，该晶体管被导通，而将该A类放大器的输出电压下拉。
8.如权利要求1所述的A类放大电路装置，其特征在于，还包含一偏压电路以提供电路工作所需的直流偏压。
全文摘要
一种输出电压可随输入电压快速且准确变化的A类放大电路装置，其包括一A类放大器、一电压上拉切换准位电路、一电压上拉切换电路、一电压下拉切换准位电路、一电压下拉切换电路、一电压上拉电路、一电压下拉电路、以及一偏压电路所构成，由电压上拉电路以及电压下拉电路，可使该A类放大器的输出电压快速地随著输入电压而变化，同时由电压上拉切换电路以及电压下拉切换电路，而可避免过激和过度下跌的现象。
文档编号H03F3/00GK1490931SQ0214723
公开日2004年4月21日 申请日期2002年10月18日 优先权日2002年10月18日
发明者修森巴楠 申请人:高等矽公司