专利名称：盘驱动器读写通道中的Turbo编码和解码方法和设备的制作方法
技术领域：
本发明涉及盘驱动器的数据记录和再现领域，尤其涉及采用Turbo编码/解码方法的数据记录/再现技术。
背景技术：
一般来说，以硬盘驱动器为代表的盘驱动器设有信号处理电路(以下称为“读/写通道”)来处理由读写头从作为记录媒介的盘上读取的读信号(再现数据信号)或写到盘上的写信号(记录数据信号)。
读/写通道采用了一种所谓的PRML(Partial Response MaximumLikelihood，部分响应最大似然)方法，该方法是由部分响应(PR)方法和维特比解码(Viterbi decoding)方法构成的。
近年来，Turbo编码和/解码方法引起了许多的关注，该方法有望能提供比PRML方法更令人满意的特性。这种方法的现有技术文献包括例如由Zining WU(Kluwer Academic Publishers)的“用于磁记录通道的编码和迭代检测(CODING AND ITERATIVE DETECTIONFOR MAGNETIC RECORDING CHANNELS)”。
具体的说，已经为盘驱动器的读/写通道提出了一种串接(serialconcatenated)Turbo编码和迭代解码方法。该方法采用了一种递归系统卷积(RSC)码来生成由信息和奇偶校验序列构成的系统码序列。该信息序列对应于在盘驱动器使用的记录数据序列(输入信息序列)。而且，奇偶校验序列对应于纠错序列(校验位序列)。
另一方面，对于解码系统，采用一种APP解码器，该解码器基于软输出维特比算法来进行后验概率(APP)解码，所述软输出维特比算法基于维特比算法来实现软输出解码。
当读/写通道采用串接Turbo编码/解码方法的时候，采用RSC编码器来生成由信息序列和奇偶校验序列构成的系统码序列。该系统码序列编码率(coding rate)为1/2，因此如果直接写入盘，就可能降低处理效率。因此纠错能力可能相对降低。但是，为提高编码率，通常在奇偶校验序列上进行称之为“穿插(puncture)”的抽取处理。
但是，采用该串接Turbo编码/解码方法，在穿插方法和作为外码的RSC序列的一定组合下，可能不能提高基于迭代解码的纠错能力。这会导致不能获得良好的误码率特性(比特误码率特性)。
发明概述根据本发明的一个实施方案，提供一种盘驱动器，它包括采用串接Turbo编码和迭代解码方法的读/写通道，其中读/写通道具有适用于串接编码的穿插功能。
本发明的盘驱动器包括读写头，用于对盘媒介进行数据的读/写；以及作为信号处理单元的读/写通道，它对向和从读写头传送的记录数据信号或再现数据信号进行处理，该读/写通道具有串接Turbo编码/解码器，其中串接Turbo编码/解码器包括RSC解码器和穿插单元，该RSC解码器将记录数据序列编码成递归系统码序列以进行数据记录，穿插单元在该递归系统码序列上进行抽取处理，其抽取率使得在解码系统中确保预定的误码率。
本发明的其他实施方案和优点将在下面进行描述，并且部分可以从该说明书中了解，或者通过本发明的实践而理解。本发明的实施方案和优点可以通过本发明的手段或以下特别指出的结合而实现。
附图的简要说明作为说明书的一部分的附图显示出本发明的当前优选实施方案，并且与前面的概述和以下实施方案的详细说明一起用来解释本发明的原理。
图1为根据本发明的一个实施方案的盘驱动器主要部分的方框图；图2A和2B为根据该实施方案的Turbo编解码器的主要部分的方框图；图3为根据该实施方案的RSC编码器的方框图；图4为用于描述根据该实施方案的PUMUX操作的图；图5是用于描述可以被该实施方案的APP解码器校正的错误事件的示例的图；图6是用于描述该实施方案的串接Turbo编解码器的纠错能力的图；图7是用于描述根据该实施方案的变型的PUMUX的操作的图。
优选实施方案的详细说明下面将参照这些附图对本发明的实施方案进行说明。
(盘驱动器的结构)图1为根据本发明的一个实施方案的盘驱动器主要部分的方框图。
本发明的盘驱动器包括作为数据记录媒介的盘1、前置放大器电路4、读/写通道5以及盘控制器(HDC)6。
盘1在主轴电机(SPM)2的作用下转动。读写头3包括读读写头和写读写头，并且通过读读写头从盘1中读出数据。读写头3还通过写读写头将数据写到盘1上。前置放大器电路4包括一个读放大器40，它将来自读读写头的读取信号(再现数据信号)放大并且将该信号发送给读/写通道5。前置放大器电路4具有一个写放大器41，它将从读/写通道5中输出的写信号(记录数据信号)转换成写电流并且将该电流提供给写读写头。
读/写通道5包括一个采用Turbo编码/解码方法的编码器/解码器(有时称之为“Turbo编解码器”)。写通道由Turbo编码器和写信号处理电路51构成。写信号处理电路51包括记录补偿(预补偿)电路。
读通道包括Turbo解码器、AGC电路52、低通滤波器(LPF)53、A/D转换器54以及均衡器55。
AGC电路52将从读放大器40中输出的读信号的信号幅度控制为一个固定的数值。LPF53从该读信号中除去高频噪音。A/D转换器54将模拟读信号转换成数字信号。均衡器55通常包括FIR(有限脉冲响应)类型的数字滤波器，用来进行波形均衡处理。
在这种情况下，读/写通道5是一个PR通道，其中其从写放大器41的输入开始并以均衡器55的输出结束的部分在数字磁记录和再现中具有所需的PR(部分响应)特性。该部分被认为是卷积码的一种类型，并且与串接Turbo编码的内码相对应。
(Turbo编解码器的结构)Turbo编解码器50由在图2A中所示的Turbo编码器20以及在图2B中所示的Turbo解码器21构成。Turbo编码器20包括RLL(行程长度受限)编码器200、交织器201、RSC(递归系统卷积)编编码器202、PUMUX203以及预编码器204。
RLL编码器200将记录数据WD转换成RLL码序列。交织器201进行RLL码序列的搅乱处理(随机化)。RSC编码器202进行递归系统卷积编码处理以作为RLL码序列上的外码。
PUMUX203是穿插电路和多路复用电路的组合。PUMUX203将信息序列和奇偶校验序列复合在一起，输出所得到的系统码序列。预编码器204的设置为PR通道赋予递归特性。
另一方面，Turbo解码器21包括一个APP解码器210，它对PR通道(内码)进行APP(后验概率)解码处理；DE-PUMUX211；交织器212；APP解码器213，它对RSC序列(外码)进行APP解码处理；进行迭代解码处理所使用的PUMUX214以及去交织器215。
DE-PUMUX211是一种通过将去穿插(depuncture)电路与去交织器组合而构成的电路，用于进行与PUMUX203的处理相逆的变换处理。而且，去交织器215进行与交织器212的处理相逆的变换处理。
另外，Turbo解码器21包括硬判决单元(hard decision unit)216以及RLL解码器217。硬判决单元216采用从APP解码器213输出的对数似然比(LLR，log likelihood ratio)作为阈值来进行二元判定，以确定出一种最终Turbo解码序列。RLL解码器217对Turbo解码序列进行RLL解码处理，以输出与原始数据相对应的再现数据序列(RD)。然后，APP解码器213向PUMUX214输出排除了LLR的外码上的外部信息。
(Turbo码编解码器的操作)下面将对Turbo码编解码器50的操作进行说明。
为了记录数据，如图1所示，HDC6将从主机系统(例如个人计算机等)中接收到的记录数据WD(信息序列)发送给读/写通道5。在读/写通道5中，Turbo解码器20进行Turbo编码处理，通过写信号处理电路51将所得到的数据输出给写放大器41。
在Turbo编码器20中，RSC编码器202对记录数据WD的RLL码序列进行RSC编码处理。在这种情况下，例如如图3所示，RSC编码器202由一位延迟元件(D)和模2加法器(逻辑异门(+))构成。
图3显示出具有约束长度(restricted length)为3的RSC编码器202的具体实施例。在这种情况下，RLL码序列表示为输入信息序列(Uk)。另外，由RSC编码器202产生出的奇偶校验序列(Pk)被表示为内部序列(Zk)。
在这种情况下，RSC编码器202的特征可以采用一位延迟算子D由等式(1)来表示G(D)=[11+D21+D+D2]mod2---(1)]]>也就是说，利用具有这种特性的RSC编码器202，当输入错误序列的汉明权为2并且可以被生成矩阵“1+D+D2”除时，也就是说，如果输入错误序列由“1+D3i”(i是自然数)表示，则输出错误奇偶校验序列是有限的。该矩阵被定义为主错误事件。
然后，PUMUX203根据预定编码率(穿插率)进行奇偶校验序列的抽取处理，而将抽取的位插入到信息序列中，然后将得到的信息序列作为系统码序列输出。在这种情况下，例如，如果假设编码率33/34，则PUMUX203将来自奇偶校验序列的任意一位按照每隔33位的方式加入到信息序列中，如图4所示。在这种情况下，如果从第一位开始的第n个奇偶位留下的话，则留下奇偶位的时刻K由等式(2)表示k＝33j+n(j为整数)(2)总而言之，就一般关系而言，留下奇偶位的时刻K由k＝mj+d表示，其中d是常数，j是等于或大于0的整数。
预编码器204对来自PUMUX203的系统码序列进行预定的逆变换处理，然后将处理后的系统码序列发送给写信号处理电路51。写信号处理电路51对该系统码序列进行记录补偿处理，将所得到的系统码序列发送给写放大器41。因此，写读写头根据写放大器41提供的写电流而在盘1上记录Turbo编码的记录数据信号。
然后，当利用读读写头从盘1中读取时，再现数据信号(DS)被读放大器40放大，并被传送给读/写通道5。再现数据信号通过读通道内的一系列信号处理系统而被传送给Turbo解码器21。
在Turbo解码器21中，APP解码器210对PR通道内的内码进行解码，以输出内码上的外部信息。该内码上的外部信息通过DE-PUMUX211和交织器212而传送至APP解码器213。APP解码器213对RSC序列(外码)进行APP解码处理。
如果与留下奇偶位的时刻符合一定的关系，则APP解码器213可以校正先前定义为主错误事件的矩阵“1+D3i”。也就是说，如果对RSC码进行APP解码，例如可以在图5中的圈所示的时间点(这里，时间0表示留下奇偶位的时间点)校正矩阵“1+D36”(一个错误事件)。另外，错误事件不能校正的时间点可以集体表示为“3m”。
因此，为了使得错误事件即使在不能校正错误事件的时间点也能够得到校正，留下奇偶位的时间点可以偏离3m。具体的说，可以将PUMUX203内的预定编码率(穿插率)设定为例如34/35。
图6显示出可以在34/35的穿插率下校正错误的时间点。也就是说，图6显示出奇偶位A使得错误可以在上段中的时间点得到校正，而奇偶位B使得错误可以在下段的时间点被校正。从而，任一个奇偶位可以在任何时间点校正错误。
总而言之，对于作为主错误事件的矩阵“1+DCi”(C是常数，i是自然数)的RSC序列，可以根据总体关系“m/(m+1)”来设定PUMUX203中的预定编码率(穿插率)。在这种情况下，m＝cn-b，n是自然数，b＝(1，2，…，c-1)。
在该实施方案的变型中，如果将PUMUX203内的预定编码率(穿插率)设定为例如33/34，对每一个穿插块，要留下的奇偶位是变化的。具体的说，如图7所示，按照等式3所示，通过设定留下奇偶位的时间点，可以防止不能进行纠错。
k＝33j+n+(j mod3)(3)总而言之，留下奇偶位的时间点K由k＝mj+d+(j modc)表示，其中d是常数，j是等于或大于0的整数。
如上所述，根据该实施方案，在Turbo编码器20中，当PUMUX203抽取RSC编码器202输出的RSC序列的一个奇偶校验序列时，按照根据主错误事件设定的例如为33/34的编码率(穿插率)进行抽取。这样，当通过在RSC序列(外码)上进行的包括APP解码处理的迭代解码处理而确定一个Turbo解码序列时，提高了Turbo解码器21的纠错能力。因此，在采用串接Turbo编码/解码方法的读/写通道5内，获得了数据解码处理的良好误码率特性(比特误码率特性)。
如上面所详细描述的一样，根据该实施方案，改善了数据再现的纠错能力以提供良好的误码率特性，尤其是在采用了应用串行串接Turbo编码/迭代解码方法的读/写通道5的盘驱动器内。
对于本领域的技术人员来说可以理解本发明的其他优点和改进。因此，本发明在其广义的方面不限于此处所披露和描述的具体细节和代表性实施方案。因此，可以对本发明作各种改进，而不会脱离如所附的权利要求及其等同方案所限定的本发明的一般理念的精神或范围。
权利要求
1.一种盘驱动器，其特征在于包括读写头(203)，用于对盘媒介(1)进行数据的读/写；以及作为信号处理单元的读/写通道(5)，它处理向或从读写头(3)传送的记录数据信号或再现数据信号，该读/写通道(5)具有一个串接Turbo编解码器(50)，其中，串接Turbo编解码器(50)包括RSC解码器(202)和穿插单元(203)，该RSC解码器将记录数据序列编码为用于数据记录的递归系统卷积码序列，穿插单元对该递归系统卷积码序列进行抽取处理，其抽取率使得在解码系统中确保预定的误码率。
2.如权利要求1所述的盘驱动器，其特征在于还包括APP解码器(213)，对用于数据再现的递归系统码序列进行软输出解码；以及单元(211)，进行与穿插单元(203)的处理相逆的处理。
3.如权利要求1所述的盘驱动器，其特征在于还包括APP解码器(213)，对用于数据再现的递归系统卷积码序列进行软输出解码；单元(211)，进行与穿插单元(203)的处理相逆的处理；以及Turbo迭代解码器(21)，它确定能确保预定误码率的解码序列。
4.如权利要求1所述的盘驱动器，其特征在于，所述穿插单元(203)被构成为对于作为主错误事件的矩阵“1+DCi”(C是常数，i是自然数)的RSC码序列而言，根据总体关系“m/(m+1)”来设定一个预定编码率(穿插率)，其中m＝cn-b，n是自然数，b＝(1，2，…，c-1)。
5.如权利要求1所述的盘驱动器，其特征在于，所述穿插单元(203)被构成为对于作为主错误事件的矩阵“1+DCi”(C是常数，i是自然数)的RSC码序列，根据总体关系“m/(m+1)”来设定预定编码率(穿插率)，其中m＝cn-b，n是自然数，b＝(1，2，…，c-1)，并且根据k＝mj+d来设定留下奇偶位的时间点K，其中d是常数，j是等于或大于0的整数。
6.如权利要求1所述的盘驱动器，其特征在于，所述穿插单元(203)被构成为对于作为主错误事件的矩阵“1+DCi”(C是常数，i是自然数)的RSC码序列，根据总体关系“ m/(m+1)”来设定预定编码率(穿插率)，其中m＝cn-b，n是自然数，b＝(1，2，…，c-1)，并且根据k＝mj+d+(jmod c)来设定留下奇偶位的时间点K，其中d是常数，j是等于或大于0的整数。
7.一种用于盘驱动器的数据记录和再现方法，该盘驱动器对盘媒介(1)记录和再现数据，该数据记录和再现方法采用串接Turbo编码/解码方法，该数据记录和再现方法包括当数据写入所述盘媒介上时，根据Turbo编码方法，将记录数据序列编码为RSC码序列；以及对RSC码序列进行穿插，其抽取率使得在解码系统中确保预定的误码率。
8.如权利要求7所述的方法，其特征在于，在进行穿插的步骤，对于作为主错误事件的矩阵“1+DCi”(C是常数，i是自然数)的RSC码序列，根据总体关系“m/(m+1)”来设定预定编码率(穿插率)，其中m＝cn-b，n是自然数，b＝(1，2，…，c-1)。
9.如权利要求7所述的方法，其特征在于，在进行穿插的步骤，对于作为主错误事件的矩阵“1+DCi”(C是常数，i是自然数)的RSC码序列，根据总体关系“m/(m+1)”来设定预定编码率(穿插率)，其中m＝cn-b，n是自然数，b＝(1，2，…，c-1)，并且根据k＝mj+d来设定留下奇偶位的时间点K，其中d是常数，j是等于或大于0的整数。
10.如权利要求7所述的方法，其特征在于，在进行穿插的步骤，对于作为主错误事件的矩阵“1+DCi”(C是常数，i是自然数)的RSC序列，根据总体关系“m/(m+1)”来设定预定编码率(穿插率)，其中m＝cn-b，n是自然数，b＝(1，2，…，c-1)，并且根据k＝mj+d+(j mod c)来设定留下奇偶位的时间点K，其中d是常数，j是等于或大于0的整数。
11.如权利要求7所述的方法，其特征在于，还包括当从盘媒介再现数据时，基于Turbo解码方法对通过穿插而抽取的RSC码序列进行迭代解码处理。
12.如权利要求7的方法，其特征在于还包括当从盘媒介再现数据时，对递归系统卷积码序列进行软输出解码；以及进行与穿插的相逆的变换处理。
13.如权利要求7的方法，其特征在于，还包括当从盘媒介再现数据时，对递归系统卷积码序列进行软输出解码；进行与穿插的相逆的变换处理；以及确定确保预定误码率的解码序列。
全文摘要
本申请公开了盘驱动器读写通道中的Turbo解码和编码方法和设备。其中，盘驱动器具有采用Turbo编码/解码方法的读/写通道(5)。在RSC码序列奇偶校验序列的抽取过程中，Turbo编解码器(50)中包括的穿插单元根据考虑到主错误事件而确定的编码率(穿插率)而进行抽取处理。
文档编号H03M13/23GK1441427SQ03103550
公开日2003年9月10日 申请日期2003年1月29日 优先权日2002年2月26日
发明者赤松学 申请人:株式会社东芝