专利名称：读通道、存储驱动器和处理信号的方法
技术领域：
本发明涉及针对广义部分响应特性成形的异步读通道。
背景技术：
磁带盒包括存储要保存的数据，以后又读回的磁带。磁带驱动器将数据写入磁带，一般写为一组平行的磁道，随后磁带驱动器又读回数据。为了读回数据，磁带驱动器一般包括用于读取每条平行磁道的平行读磁头、相对于读磁头移动磁带以使读磁头可以探测磁带上的磁信号的驱动系统以及用于对读磁头探测到的磁信号进行数字采样并提供所述磁信号的数字采样的读通道。然后，数字采样被解码为数据位，并且来自平行磁道的数据位被合并成原先保存的数据。读通道一般要求每个读磁头有一个均衡器来补偿由于写磁头、磁带和读磁头的磁记录属性造成的信号变化。磁带可以在磁带驱动器之间互换，使得在一个磁带驱动器上被写的磁带将由另一个磁带驱动器读取。读磁头对不同条件写入的磁带的响应的变化可能导致所记录的信号在被读回时发生难以接受的不良情况。
为了实现更高的磁带盒容量和改进的性能，需要在几个技术领域中的进步。面密度增大，即线性和/或磁道密度的增大是实现更高的存储容量的关键。增大面密度减小了相邻的位单元之间的距离，导致符号间串扰(ISI)的增加。磁道密度越高意味着磁道宽度越窄，写/读磁头越窄，磁头间距越密，导致信噪比(SNR)损失。另外，磁道间串扰问题变得严重。在较高的线性和磁道密度下的信号均衡和序列检测需要对ISI的最优控制。为了保证磁带操作期间的最佳读通道性能，并且减缓记录通道传输特性的变动，对用户数据的自适应均衡是非常重要的。
可以根据两种基本体系结构之一来设计用于磁存储系统的读通道异步体系结构和同步体系结构。在同步体系结构中，模数转换器(ADC)由变频振荡器(VFO)驱动，其中变频振荡器通常受数字定时恢复单元控制，使得与写时钟同步地采样读回信号。同步信号采样首先被均衡，然后被提供给检测电路。一般从均衡后的采样值中提取定时信息。同步体系结构一般不用在磁带系统中。
在具有异步体系结构的读通道中，ADC转换器由速率为1/T′的固定时钟来驱动，并且与写时钟异步地完成对读回信号的采样。使用内插定时恢复(ITR)以数字方式完成信号采样的同步。
在异步磁带驱动系统中，一般针对部分响应目标特性来成形读信号。例如，(1-D2)第4类部分响应(PR4)多项式或者(1+D-D2-D3)扩展PR4(EPR4)多项式可以用作部分响应目标。当实施最大似然检测时，采用部分响应信号成形的读通道被称为PRML通道。
更一般的信号成形的目标由(1+g1 D+g2 D2+…gN DN)类型的广义部分响应特性来指定，其中系数gi，i＝1，...N可以为非整数值。这种方式还允许将噪声预测合并到均衡/检测功能内，以便白化(whiten)检测器输入端的噪声过程，还使其能量最小化。盘驱动系统利用噪声预测最大似然(NPML)检测器来检测针对广义部分响应多项式目标成形的读回信号。
发明内容
本发明提供了针对广义部分响应特性成形的异步读通道。读通道合并在存储设备中，用以处理从存储介质读出的信号。均衡器接收异步输入读信号，并在异步时域中针对所需的固定特性来成形该输入读信号。内插器将来自均衡器的异步时域中的读信号变换到同步时域。噪声白化滤波器处理针对所需的固定特性成形的读信号，以产生针对广义部分响应多项式成形的输出读信号。检测器接收在同步时域中针对广义部分响应多项式成形的读信号，以确定包括由所述输入读信号代表的数据的输出值。
图1图示了磁带驱动器的一个实施例。
图2-6图示了在所述磁带驱动器中的读通道的实施例。
具体实施例方式
在以下参考附图的说明书部分中描述了本发明的优选实施例，在附图中相近的标号代表相同或类似的元件。虽然根据用于实现本发明的目的的最佳方式描述了本发明，但是本领域的技术人员将会理解，根据这些教导可以完成多种变体方案，而不会偏离本发明的精神或范围。
图1图示了磁带驱动器10的一个实施例。磁带驱动器提供了对磁带盒11的磁带14读写信息的手段。磁带盒包括磁带存储介质，用于存储要保存的数据并随后读出。此外，磁带盒可以在磁带驱动器之间互换，使得在一个磁带驱动器上被写的磁带将由另一个磁带驱动器读取。磁带盒11包括缠绕在一个或两个卷轴15、16上的一定长度的磁带14。
图示了单卷磁带盒11，它的例子是遵从线性磁带开放(LTO)格式的磁带盒。磁带驱动器10的例子是基于LTO技术的IBM 3580Ultrium磁带驱动器。单卷磁带驱动器及相关磁带盒的另一个例子是IBM 3592 TotalStorage Enterprise磁带驱动器以及相关的磁带盒。双卷磁带盒的例子是IBM 3570磁带盒及相关的驱动器。在替换实施例中，可以使用的其他磁带格式包括数字线性磁带(DLT)、数字音频磁带(DAT)等等。
磁带驱动器10包括用于根据在接口21从主机系统20接收到的命令来操作磁带驱动器的记录系统的一个或多个控制器18。控制器一般包括带有存储器19的逻辑和/或一个或多个微处理器，其中存储器19用于存储信息以及用于操作微处理器的程序信息。程序信息可以经由接口21，通过控制器18的输入(例如软盘或光盘)，或者通过从磁带盒中读取，或者通过其他适当的方式被提供给存储器。磁带驱动器10可以构成一个独立的单元，或者可以构成磁带库或其他子系统的一部分。磁带驱动器10可以通过库或者通过网络直接耦合到主机系统20，并且在接口21处采用小型计算机系统接口(SCSI)、光纤通道接口等。磁带盒11可以被插入磁带驱动器10并由磁带驱动器载入，使得当磁带在驱动卷轴15、16旋转的两个马达25的作用下纵向移动时，记录系统的一个或多个读和/或写磁头23对磁带14读和/或写信号形式的信息。磁带一般包括多个平行的磁道或者多组磁道。在某些磁带格式(例如LTO格式)中，磁道被排列为本领域的技术人员公知的独立的匝(wrap)的来回蛇形盘旋图案。本领域的技术人员还知道，记录系统可以包括匝控制系统27，用于电切换到另一组读和/或写磁头，以及/或者在磁带上横向寻找和移动读和/或写磁头23，以将磁头放在所需的一个或多个匝的位置上。匝控制系统还可以通过马达驱动器28来控制马达25的运行，以上两种控制都是响应于控制器18的指令。
控制器18还利用本领域的技术人员公知的缓冲器30和读/写通道32，为将要从磁带中读出或者将要写入磁带的数据提供数据流和格式化程序(formatter)。
磁带驱动器10系统还包括马达25和卷轴15、16，用以相对于读磁头23移动磁带14，使得读磁头可以探测到磁带上的磁信号。读/写通道32的读通道对读磁头感测到的磁信号进行数字采样，以提供所述磁信号的数字采样作进一步的处理。
在所描述的实施例中，读通道的组件针对广义部分响应特性G(D)成形输入的读信号，所述特性可以表示为以下形式G(D)＝F(D)·P(D)，其中D代表对应于符号持续时间T的延迟算子。将G(D)因式分解为多项式F(D)和P(D)允许引入所需的固定特性F(D)和噪声白化滤波器P(D)。例如，可以使用目标多项式G(D)＝(1-D2)(1+p1·D+p2·D2)，它引入了固定的PR4特性F(D)＝1-D2，并采用两系数p1和p2的噪声白化，如因式P(D)＝1+p1·D+p2·D2所示。
图2、3、4、5和6图示了图1的读/写通道32的读通道的一部分的实施例。在读通道可以同时读取多条平行磁道的实施例中，读/写通道32可以包括多个读通道，这些读通道中的一些组件可以共享。
图2图示了提供读磁头23探测到的磁信号的数字采样的读通道50的某些但非全部组件的实施例。均衡器52接收来自模数转换器(ADC)54的读回信号，模数转换器54将从磁带读出的模拟信号转换为可由均衡器52处理的异步时域中的数字采样。利用以速率1/T′自由运行的时钟信号来采样读回信号，速率1/T′通常大于1/T，其中T代表所记录的数据位的持续时间。在一个实施例中，均衡器52可以包括具有可调节的抽头系数的有限激励响应(FIR)滤波器。均衡器52针对所需的固定特性F′(D′)成形读回信号，其中D′代表对应于ADC 54处的采样间隔T′的延迟算子，F′(D′)代表以1/T′的采样率获得的特性F(D)。这样，均衡器52就对数字采样进行滤波，以补偿因写磁头、磁带和读磁头的磁记录属性造成的信号差异。
均衡器52输出的滤波后数字采样被提供给速率增大单元56，然后送往内插器58。内插器58将异步采样内插到可被认为与写时钟同步或者与磁记录跳变的位置同步的一组采样中。这样，内插器58调节了输入信号的采样相位，还提供了实现1/T比特率所必需的速率改变。增益电路60数字调节来自内插器58的信号的增益，以将同步采样缩放到最佳电平。
然后，噪声白化滤波器62按照多项式P(D)指定的特性来滤波同步信号。噪声白化滤波器62的输出就是针对目标广义部分响应多项式G(D)成形的读信号，该信号接着被输入到检测器64以进行NPML检测。此外，在图2的实施例中，内插器58和增益电路60可以接收NPML检测器64的输出作为反馈。NPML检测器64接收来自噪声白化滤波器62的针对广义部分响应多项式G(D)成形的、经过增益调节的同步数字采样，并确定这些数字采样代表的数据信息或者数据位。检测出的数据位作为信号66被输出，以供进一步的处理。
在图2的实施例中，信号首先在异步时域中针对固定特性F(D)成形，并且在同步时域中应用噪声白化滤波器P(D)，以针对广义部分响应多项式G(D)成形信号。在某些实施例中，均衡器52的输出被速率增大单元56过采样，然后内插器58在同步时域中将采样率降低到符号率。
图3图示了向图2的读通道提供自适应性的另一个实施例，其中图2中的组件52-66分别被包括在图3中作为组件102-116。NPML检测器除了检测出的数据位116外还生成对数据位的早期试验性判决119，并由F(D)滤波器118来处理该试验性判决。误差124由差电路120计算出来，差电路120求出F(D)滤波器118的输出和内插器108的输出122的差，输出122包括针对固定特性F(D)成形的同步读回信号。内插器126将误差124变换到异步时域，并将其提供给均衡器102。均衡器102使用该内插后的误差信号来调整其系数，以最小化误差124。
在一个实施例中，误差124可以由最小均方(LMS)计算组件来处理，以调节均衡器102使用的系数。LMS计算过程可以使用误差信号来调节均衡器的一个或多个抽头系数。
在图3的实施例中，均衡器调节环路与增益控制环路不发生耦合，以避免漂移效应，该效应可能降低总体性能。这样，用于均衡器调节的误差信号124被生成为增益控制前的信号和由NPML检测器114的试验性判决获得的额定信号电平之间的差。在替换性的实施例中，噪声白化滤波器112可以被放在增益控制电路前。
图4图示了读通道150中用于提供读磁头23探测到的磁信号的数字采样的组件的另一个实施例。均衡器152接收来自模数转换器(ADC)154的读回信号，ADC 154将从磁带中读出的模拟信号转换为可由均衡器152处理的异步时域中的数字采样。在一个实施例中，均衡器152可以包括具有可调节的抽头系数的有限激励响应(FIR)滤波器。均衡器152针对所需的广义部分响应多项式G(D)来成形读回的信号。这样，它对数字采样进行滤波，也补偿因写磁头、磁带和读磁头的磁记录属性造成的信号差异。此外，均衡器152包含噪声白化滤波器P(D)的功能，以白化和最小化影响读回信号的噪声过程的偏差。按照这种方式，就在异步时域中实现了包括固定特性和噪声白化两者的总目标特性G(D)。
在一个实施例中，均衡器152可以根据以下公式(1)、(2)和(3)，利用基于均方误差(MSE)最小化的解析解，为给定的固定特性F(D)确定滤波器系数λ=2u-t(R~bb-R~xbtRxx-1R~xb)-1u-,---(1)]]>p-=12λ(R~bb-R~xbtRxx-1R~xb)-1u-,---(2)]]>c-=Rxx-1R~xbp-.---(3)]]>在以上公式中，λ包括Lagrange(拉格朗日)乘法器，u＝[10…0]t是v×1单位向量， 和 构成自相关矩阵， 构成互相关矩阵，c＝[c0c1…cNE-1]t包括FIR均衡器的系数，其中上标t代表向量转置，p＝[p0p1…pv-1]t包括噪声白化滤波器P(D)＝p0+p1D+…+pv-1Dv-1的系数。
图5图示了图4中的读通道150的另一个实施例，其中通过使内插器208的输出端的信号和检测器214提供的估计信号之间的误差最小化来自适应地获得均衡器，这里，图4中的组件152-166被包括在图5中分别作为组件202-216。NPML检测器除了检测出的数据位216外还生成对数据位的早期试验性判决219，并由G(D)滤波器218来处理所述试验性判决。误差224由差电路220来计算，差电路220求出G(D)滤波器218的输出和内插器208的输出222的差，输出222包括必定是针对广义部分响应特性G(D)成形的同步读回信号。内插器226将误差224变换到异步时域，并将其提供给均衡器202。均衡器202使用该内插后的误差信号来滤波读回信号，使得在内插器208的输出端的信号222是针对广义部分响应目标G(D)成形的。
在一个实施例中，误差224可以由LMS计算组件来处理，以在异步时域中调节均衡器C(D′)的系数，并且可以由另一个LMS计算组件来处理，以在同步时域中调节包括在目标特性G(D)中的噪声白化滤波器P(D)的系数。因为均衡器202抽头可以是T′间隔的，所以在误差信号224可被用于均衡器202系数的调节前，由内插器226将它们内插回T′间隔的异步时域。在某些实施例中，为此可以使用简单的线性内插。假设均衡器被正确地初始化，并且通过在均衡器调节和噪声白化滤波器调节上交替施加给定数量的迭代，依次调节两个滤波器C(D′)和P(D)，利用该技术就可以实现收敛。初始的均衡器例如可以被当作设计用于(1-D2)PR4或者(1+D-D2-D3)EPR4目标的传统的迫零或最小MSE均衡器。通过在LMS更新期间强制p0＝1作为噪声白化滤波器的首系数，可以避免收敛到全零解。
图6图示了图5中的读通道200的另一个实施例，其中图5中的组件202-226被包括在图6中分别作为组件252-276。NPML检测器264包括总共Nstates个状态，并包括采用一组噪声白化滤波器Pk(D)的度量计算单元264a，k＝0，1，...，2*Nstates-1。Pk(D)代表用于计算NPML网格中的第k跳变的分支度量的噪声白化滤波器。也就是说，预测器被嵌入到分支度量计算264a中，每个跳变都与某一具体的预测器滤波器相关联。NPML检测器组件264b执行剩余的检测操作。再次对均衡器252进行调节，使得它不与定时和增益调节发生耦合。图6的读通道250以自适应和数据相关的方式提供了NPML检测。
所描述的实施例提供了针对白化噪声过程并且最小化其偏差的广义部分响应目标来成形读回信号的技术。
读通道组件的实施例中的已描述组件包括离散逻辑、ASIC(专用集成电路)、FPGA(现场可编程门阵列)、定制处理器等。在电路中实施非对称消除操作减少了磁带驱动器10中的控制器19和其他处理器的处理负担。
在图2-6中所描述的读通道实施例的组件及其操作也可以用程序方式的子例程或者由处理器执行的其他软件实施方式来实现。实施在图2-6中所示的读通道组件的操作的这样的程序可以实现在计算机可读介质中，例如磁存储介质(例如，硬盘驱动器、软盘、磁带等)、光存储(CD-ROM、DVD、光盘等)、易失性和非易失性存储器器件(例如，EEPROM、ROM、PROM、RAM、DRAM、SRAM、闪存、固件、可编程逻辑等)，等等。实施所述操作的代码还可以实现在硬件逻辑(例如，集成电路芯片、可编程门阵列(PGA)、专用集成电路(ASIC)等)中。
图2-6中示为独立组件的组件可以被实现在单个电路器件中，或者一个图示的组件的多项功能可以实现在独立的电路器件中。
出于图示说明和描述的目的已给出了对本发明的不同实施例的以上描述。它不希望是穷尽性的或者将本发明限制为所公开的精确形式。根据以上教导，很多修改和变体都是可能的。本发明的范围不希望由具体的描述部分来限定，而是由所附的权利要求书来限定。以上说明、例子和数据提供了对本发明的成份进行制造和使用的完整描述。由于在不偏离本发明的精神和范围的情况下可以作出很多实施例，所以本发明由权利要求来限定。
权利要求
1.一种包括在存储设备中的、用于处理从存储介质读出的信号的读通道，包括均衡器，接收异步输入读信号，并在异步时域中针对所需的固定特性来成形所述输入读信号；内插器，将来自所述均衡器的异步时域中的读信号变换到同步时域；噪声白化滤波器，处理针对所述所需的固定特性成形的读信号，以产生针对广义部分响应多项式成形的输出读信号；和检测器，用于接收在同步时域中针对所述广义部分响应多项式成形的读信号，以确定包括由所述输入读信号代表的数据的输出值。
2.如权利要求1所述的读通道，其中，所述噪声白化滤波器在针对所述所需的固定特性成形的读信号被所述内插器变换到同步时域后处理所述读信号。
3.如权利要求1所述的读通道，其中，所述广义部分响应多项式是由多项式构成的所述固定特性和由多项式构成的所述噪声白化滤波器的乘积。
4.如权利要求1所述的读通道，还包括用于确定误差的误差组件，所述误差包括通过以所述固定特性对检测器判决进行滤波而获得的信号估计与在由所述噪声白化滤波器处理前的读信号的差，其中，所述误差被用来调节所述均衡器为针对所述固定特性成形所述输入读信号所使用的系数，以最小化相对于所述信号估计的误差。
5.如权利要求4所述的读通道，其中，内插器将所述误差变换到异步时域，以提供给所述均衡器，其中，异步误差信号被用来调节所述均衡器针对所述固定特性成形所述输入读信号的系数。
6.如权利要求1所述的读通道，其中，所述均衡器针对由所述固定特性和噪声白化特性指定的特性来成形所述输入读信号，其中，在异步时域中将噪声白化操作施加于所述读信号，并且其中，所述内插器将针对所述广义部分响应多项式成形的读信号变换到同步时域。
7.如权利要求6所述的读通道，还包括用于确定误差的误差组件，所述误差包括通过以广义部分响应特性对检测器判决进行滤波而获得的信号估计与提供给所述检测器的、针对所述广义部分响应多项式成形的输入读信号的差，其中，所述误差被用来调节所述均衡器为成形所述输入读信号所使用的系数，以最小化所述误差。
8.如权利要求7所述的读通道，其中，内插器将所述误差变换到异步时域，以提供给所述均衡器，其中，异步误差信号被用来调节均衡器系数的使用以最小化所述误差。
9.如权利要求7所述的读通道，其中，所述误差还被提供来在同步时域中调节所述噪声白化滤波器的系数，以最小化所述误差。
10.如权利要求7所述的读通道，其中，所述检测器使用数据相关检测来确定所述输出值。
11.一种存储驱动器，用于对耦合到该存储驱动器的存储介质执行输入/输出(I/O)操作，包括从所述存储介质读数据的头部；和与所述头部进行数据通信，以处理所述头部从所述存储介质读出的信号的读通道，该读通道包括均衡器，接收异步输入读信号，并在异步时域中针对所需的固定特性来成形所述输入读信号；内插器，将来自所述均衡器的异步时域中的读信号变换到同步时域；噪声白化滤波器，处理针对所述所需的固定特性成形的读信号，以产生针对广义部分响应多项式成形的输出读信号；和检测器，用于接收在同步时域中针对所述广义部分响应多项式成形的读信号，以确定包括由所述输入读信号代表的数据的输出值。
12.如权利要求11所述的存储驱动器，其中，所述噪声白化滤波器在针对所述所需的固定特性成形的读信号被所述内插器变换到同步时域后处理所述读信号。
13.如权利要求11所述的存储驱动器，其中，所述读通道还包括用于确定误差的误差组件，所述误差包括通过以所述固定特性对检测器判决进行滤波而获得的信号估计与在由所述噪声白化滤波器处理前的读信号的差，其中，所述误差被用来调节所述均衡器为针对所述固定特性成形所述输入读信号所使用的系数，以最小化相对于所述信号估计的误差。
14.如权利要求11所述的存储驱动器，其中，所述均衡器针对由所述固定特性和噪声白化特性指定的特性来成形所述输入读信号，其中，在异步时域中将噪声白化操作施加于所述读信号，并且其中，所述内插器将针对所述广义部分响应多项式成形的读信号变换到同步时域。
15.如权利要求14所述的存储驱动器，其中，所述读通道还包括用于确定误差的误差组件，所述误差包括通过以广义部分响应特性对检测器判决进行滤波而获得的信号估计与提供给所述检测器的、针对所述广义部分响应多项式成形的输入读信号的差，其中，所述误差被用来调节所述均衡器为成形所述输入读信号所使用的系数，以最小化所述误差。
16.一种处理从存储介质读出的信号的方法，包括接收异步输入读信号，并在异步时域中针对所需的固定特性来成形所述输入读信号；将在异步时域中针对所述所需的固定特定成形的所述读信号变换到同步时域；向针对所述所需的固定特性成形的所述读信号施加噪声白化滤波器，以产生针对广义部分响应多项式成形的输出读信号；以及接收在同步时域中针对所述广义部分响应多项式成形的读信号，以确定包括由所述输入读信号代表的数据的输出值。
17.如权利要求16所述的方法，其中，在针对所述所需的固定特性成形的读信号被所述内插器变换到同步时域后，施加所述噪声白化滤波器。
18.如权利要求16所述的方法，还包括确定一误差，该误差包括通过以所述固定特性对检测器判决进行滤波而获得的信号估计与在由所述噪声白化滤波器处理前的读信号的差，其中，所述误差被用来调节针对所述固定特性成形所述输入读信号所使用的系数，以最小化相对于所述信号估计的误差。
19.如权利要求16所述的方法，其中，所述噪声白化滤波器在异步时域中被施加到所述读信号，并且其中，针对所述广义部分响应多项式成形的读信号被变换到同步时域。
20.如权利要求19所述的方法，还包括确定一误差，该误差包括通过以广义部分响应特性对判决进行滤波而获得的信号估计与针对所述广义部分响应多项式成形的输入读信号的差，其中，所述误差被用来调节成形所述输入读信号所使用的系数，以最小化所述误差。
全文摘要
本发明提供了一种针对广义部分响应特性成形的异步读通道。该读通道包括在存储设备中，用于处理从存储介质读出的信号。均衡器接收异步输入读信号，并在异步时域中针对所需的固定特性来成形所述输入读信号。内插器将来自均衡器的异步时域中的读信号变换到同步时域。噪声白化滤波器处理针对所需的固定特性成形的读信号，以产生针对广义部分响应多项式成形的输出读信号。检测器接收在同步时域中针对广义部分响应多项式成形的读信号，以确定包括由输入读信号代表的数据的输出值。
文档编号G11B5/09GK1971737SQ20061013613
公开日2007年5月30日 申请日期2006年10月13日 优先权日2005年11月23日
发明者赛达特·奥尔瑟, 伊万格罗斯·S·埃列夫特里奥, 罗伯特·A.·哈特金斯 申请人:国际商业机器公司