专利名称：非易失性存储器件及其操作方法
技术领域：
本发明涉及一种半导体存储器件，更具体而言，涉及一种非易失性存储器件及其操作方法。
背景技术：
诸如动态随机存取存储(DRAM)器件的易失性存储器件具有集成度高、功耗低、制造工艺清洁的优点。但是，在切断电源时，易失性存储器件将失去所有的存储数据。诸如闪速存储器件的常规非易失性存储器件具有擦除电压高、集成密度低和运行速度慢的缺点。但是，即使中断电源，常规非易失性存储器件也不会擦除存储的数据。
随着Internet的普及以及Internet技术的发展，有用的重要信息也在增长。为了可靠地存储信息，增大了对具有易失性存储器件和非易失性存储器件的优点的储存器件的需求。
诸如铁电随机存取存储(FRAM)器件、磁随机存取存储(MRAM)器件、相变随机存取存储(PRAM)器件和电阻随机存取存储(RRAM)器件等的非易失性存储器件正处于开发当中，并且已经有人进行了对其商业化的尝试。
诸如FRAM器件、MRAM器件、PRAM器件和RRAM器件的非易失性存储器件能够获得DRAM器件的集成密度，具有与DRAM器件类似的工作特性，并且即使断电也能保持存储数据。而且，能够通过半导体存储器件的常规制造工艺制造诸如FRAM器件、MRAM器件、PRAM器件和RRAM器件的非易失性存储器件。
就存储节点的构成而言，FRAM器件、MRAM器件、PRAM器件和RRAM器件彼此不同。
FRAM器件的存储节点包括上部和下部电极以及铁电物质。MRAM器件的存储节点包括上部和下部磁层以及位于上部和下部磁层之间的隧穿膜。上部和下部磁层之一是磁极化具有固定方向的被钉扎层(pinned layer)，另一个是磁极化根据外磁场具有与被钉扎层相同或相反的方向的自由层。
PRAM器件的存储节点包括上部和下部电极、位于上部和下部电极之间的相变层以及连接下部电极和相变层的下部电极接触层。
RRAM器件的存储节点包括上部和下部金属层以及位于上部和下部金属层之间的绝缘层(电阻层)。由存储节点内数据基本记录于其上的材料层的电流-电压特性产生了非易失性存储器件的工作特性。
例如，RRAM器件的存储节点的绝缘层根据初始外加电压而具有不同的电阻特性。在施加擦除电压之前，即使切断电源，所述的不同的电阻特性也不会改变。
尽管RRAM器件具有非易失性存储器件的特性，但是他们的再现性(reproducibility)差，单元之间的电阻差异(deviation)高、上部电极容易损坏，并且，尤为重要的是不能存储多位数据。也就是说，常规RRAM器件能够记录1位数据。
发明内容
本发明提供了一种能够记录多位数据的非易失性存储器件。
本发明还提供了一种操作所述非易失性存储器件的方法。
根据本发明的一方面，提供了一种包括开关器件和连接至所述开关器件的存储节点的非易失性存储器件，其中，所述存储节点包括连接至所述开关器件的下部金属层；依次叠置于所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层。
所述第一和第二绝缘层可以是氧化铝膜。
所述上部金属层可以是具有低功函数的金属层。
所述上部金属层可以是金(Au)层。
所述纳米层可以是从下述集合中选出的一种C60层、C70层、C76层、C86层和C116层。
根据本发明的另一方面，提供了一种操作包括开关器件和存储节点的非易失性存储器件的方法，其中，所述存储节点包括连接至所述开关器件的下部金属层以及依次叠置在所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层，所述方法包括保持所述开关器件导通；并且在所述上部和下部金属层之间施加负电位。
所述负电位可以是写入电位，并且是至少四个不同的负电位之一。
所述方法还可以包括在施加所述负电位之后，在所述上部和下部金属层之间施加正电位。
所述正电位可以是读取电位。
可以通过在所述上部和下部金属层之间施加所述正电位读取数据00、01、10或11。
所述方法还可以包括在所述上部和下部金属层之间施加擦除电位。
所述方法还可以包括在所述上部和下部金属层之间施加所述正电位并测量了所述非易失性存储器件的电阻之后，将测得的电阻与基准电阻比较。
通过参照附图，对本发明的示范性实施例予以详细说明，本发明的上述特征和优势会变得更加明显，附图中图1是根据本发明的实施例的非易失性存储器件的截面图；以及图2、图3和图4是说明图1所示的非易失性存储器件的工作特性(电流-电压特性)的曲线图。
具体实施例方式
现在，将在下文中参考附图充分描述根据本发明的非易失性存储器件以及操作所述非易失性存储器件的方法，在附图中示出了本发明的示范性实施例。在附图中，为了清晰起见，夸大了层和区域的厚度。
图1是根据本发明的实施例的非易失性存储器件(下文称为“存储器件”)的截面图。参考图1，在衬底40上形成彼此间隔开的第一和第二杂质区42和44。第一杂质区42可以是掺杂了P型或N型导电杂质的源极，第二杂质区44可以是掺杂了P型或N型导电杂质的漏极，反之亦然。
栅极46设置于衬底40上的第一和第二杂质区42和44之间。栅极46以及第一和第二杂质区42和44可以是诸如晶体管的开关器件。可以在衬底40上形成覆盖栅极46的层间绝缘层48。
在层间绝缘层48内形成通过其暴露第一杂质区42的接触孔50。以导电插塞(plug)52填充接触孔50。
在层间绝缘层48上形成覆盖导电插塞52的存储节点100。存储节点100包括下部金属层60，下部金属层60覆盖导电插塞52以及一部分围绕导电插塞52的层间绝缘层48。
存储节点100包括依次叠置在下部金属层60上的第一绝缘层62、中间金属层64、第二绝缘层66和上部金属层68。存储节点100包括位于上部金属层68上的纳米层70。
上部金属层68可以是诸如金(Au)层的具有低功函数的金属层。
第一和第二绝缘层62和66可以是具有预定厚度的氧化铝膜，例如，具有几纳米厚度的Al2O3.
纳米层70可以是富勒烯(Fullerene)层。所述富勒烯层可以是C60层、C70层、C76层、C86层或C116层。
现在将参考电流-电压特性描述包括存储节点100的存储器件的电阻特性。
如果在存储器件的存储节点100的上部和下部金属层68和60之间施加预定负电位，即向上部金属层68施加负电压，向下部金属层60施加正电压，那么存储器件将具有根据负电位改变的给定电流-电压特性。因此，如果在上部和下部金属层68和60之间施加的负电位为第一和第二负电位，那么存储器件将具有不同的第一和第二电流-电压特性。
图2和图3中示出了不同的第一和第二电流-电压特性的例子。
图2、图3和图4是说明图1所示的非易失性存储器件的工作特性(电流-电压特性)的曲线图。参考图2，三个曲线图表示存储器件的三种不同的电流-电压特性。第一曲线G1表示当在上部和下部金属层68和60之间施加第一负电位时存储器件的电流-电压特性。第二曲线G2表示当在上部和下部金属层68和60之间施加第二负电位时存储器件的电流-电压特性。
第一负电位是当测得的电流为第一电流时的值。第二负电位是当测得的电流为第二电流时的值。第一电流为-1.0mA左右，第二电流为-2.0mA左右。
基础曲线G0表示当在上部和下部金属层68和60之间施加初始零电位时存储器件的电流-电压特性。
将基础曲线G0与第一和第二曲线G1和G2比较，存储器件在给定的正电压，例如，+3V下具有不同的电流值。这表明在给定的正电压下存储器件具有不同的电阻值。具体而言，在单个电压下，存储器件可以具有不同的电阻状态。所述的不同的电阻状态就是存储器件的数据状态。
参考图3，四个曲线表示存储器件的四种不同的电流-电压特性，即，四种不同的电阻状态。第三曲线G3表示当在上部和下部金属层68和60之间施加第三负电位时存储器件的电流-电压特性。第三负电位为当测得的电流为第三电流，即-1.5mA时的值。基础曲线G0以及第一和第二曲线G1和G2与参考图2所描述的相同。
存储器件可以具有四种不同的电阻状态，每一所述电阻状态均为数据状态，因此，所述存储器件可以具有四种不同的数据状态。
四种不同的数据状态对应于00、01、10和11。存储器件可以存储2位数据。
当在上部和下部金属层68和60之间施加不同的负电位时，存储器件在图2和图3所示的正电压范围内具有不同的电流-电压特性。因此，由于存储器件可以具有超过四种的不同的电阻状态，因此，其能够记录2位数据以及3位以上的数据。
参考图4，五个曲线表示存储器件的五种不同的电流-电压特性，即，五种不同的电阻状态。
<操作方法>
写入向存储器件写入数据使存储器件具有各电阻状态中的一种，例如，图3所示的四种不同的电流-电压特性(电阻特性)之一。就此而言，在导通存储器件的开关器件，即晶体管的情况下，向存储节点100的上部和下部金属层68和60之间施加预定负电位。由于存储器件可以根据所述负电位具有四种不同的电阻状态，因此，向存储器件内写入2位数据，即00、01、10和11之一。为了向存储器件中写入3位以上的数据，则在存储器件的上部和下部金属层68和60之间施加八种不同的负电位之一。因此，能够向存储器件中写入3位以上的多位数据。
读取存储器件的读取过程就是测量存储器件具有哪种电阻状态。
如果存储器件具有如图3所示的四种不同的电流-电压特性(电阻状态)，那么在开关器件导通的情况下，向存储节点100的上部和下部金属层68和60之间施加正读取电位。
为了读取存储器件的四种不同的电阻状态，所述正读取电位可以低于用来使存储器件的电阻状态返回至初始状态的电位。
因此，所述正读取电位可以处于0V和4V之间。
当所述正读取电位为3V，并且从存储器件读取的电阻状态，即电流-电压特性遵循基础曲线G0时，可以认为从存储器件的2位数据中读出了00。
当在相同的正读取电位下，从存储器件读出的电阻状态遵循第一曲线G1时，可以认为从存储器件的2位数据中读出了01。
当在相同的正读取电位下，从存储器件读出的电阻状态遵循第三曲线G3时，可以认为从存储器件的2位数据中读出了10。
当在相同的正读取电位下，从存储器件读出的电阻状态遵循第二曲线G2时，可以认为从存储器件的2位数据中读出了11。
擦除存储器件的擦除过程就是将存储器件的电阻状态变为初始电阻状态。具体而言，参考图3，擦除存储器件的过程就是使存储器件的电流-电压特性变成基础曲线G0的电流-电压特性。
为了擦除写入存储器件的数据，在导通存储器件的开关器件的情况下，向存储节点100的上部和下部金属层68和60之间施加高于读取电位的擦除电位，例如，超过4.5V的正电位。
如上所述，由于本发明的存储器件可以具有至少四种不同的电阻状态，因此，所述存储器件能够存储2位数据以上的多位数据。
尽管已经参照本发明的示范性实施例对本发明进行了特别的展示和说明，但是本领域的普通技术人员应该理解的是，在不背离如权利要求定义的本发明的精神和范围的情况下，在其形式和细节上可做出各种变化。
权利要求
1.一种包括开关器件和连接至所述开关器件的存储节点的非易失性存储器件，其中，所述存储节点包括连接至所述开关器件的下部金属层；依次叠置于所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层。
2.根据权利要求1所述的器件，其中，所述第一和第二绝缘层为氧化铝膜。
3.根据权利要求1所述的器件，其中，所述上部金属层是具有低功函数的金属层。
4.根据权利要求3所述的器件，其中，所述上部金属层为金层。
5.根据权利要求1所述的器件，其中，所述纳米层是从下述集合中选出的一种C60层、C70层、C76层、C86层和C116层。
6.一种操作包括开关器件和存储节点的非易失性存储器件的方法，其中，所述存储节点包括连接至所述开关器件的下部金属层以及依次叠置在所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层，所述方法包括保持所述开关器件导通；并且在所述上部和下部金属层之间施加负电位。
7.根据权利要求6所述的方法，其中，所述负电位为写入电位，并且是至少四个不同的负电位之一。
8.根据权利要求6所述的方法，还包括在施加所述负电位之后，在所述上部和下部金属层之间施加正电位。
9.根据权利要求8所述的方法，其中，所述正电位为读取电位。
10.根据权利要求8所述的方法，其中，通过在所述上部和下部金属层之间施加所述正电位读取数据00、01、10或11。
11.根据权利要求6所述的方法，还包括在所述上部和下部金属层之间施加擦除电位。
12.根据权利要求8所述的方法，还包括在所述上部和下部金属层之间施加所述正电位并测量了所述非易失性存储器件的电阻之后，将测得的电阻与基准电阻比较。
全文摘要
提供了一种非易失性存储器件以及操作所述非易失性存储器件的方法。该非易失性存储器件包括开关器件和连接至所述开关器件的存储节点，其中，所述存储节点包括连接至所述开关器件的下部金属层；依次叠置于所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层。
文档编号G11C13/00GK101026177SQ20061013610
公开日2007年8月29日 申请日期2006年10月11日 优先权日2006年2月17日
发明者文昌郁, 李殷洪, 赵重来, 李升运 申请人:三星电子株式会社