专利名称：多端口存储器存取控制模块的制作方法
技术领域：
本发明涉及一种数据处理中具有存储功能的多端口存储器存取控 制模块，尤其涉及一种用于影像或音效的数据处理、数据增益、马达 控制等领域的具有存储功能的多端口存储器存取控制模块。
背景技术：
目前高科技的蓬勃发展以及科技产品的普及化，因此存储器于各 种电子产品已成为一种不可或缺的电子元件，因此凡举各种数字数据 储存、影像数据处理、影像数据侦错、视频数据压縮、音效数据增益、 马达控制等，皆为利用存储器来做为一暂时性或永久性的储存媒体。以数据处理为例，在处理的数据量越来越大的情形下，所需的暂存存储器容量随之增大，以往的先进先出队列(F i r s t — I n —First—Out ， FIFO)没办法符合其高速度与大容量 的需求，许多软件工程师转往思考随机存取存储器(D y n a m i c Random Access Memory, DRAM)的使用 可能性；虽然随机存取存储器具备可快速存取并具有可依照设计者规 划使用空间、大容量等优点，但是存储器阵列需要重新充电(Re — Charge),甚至在双倍数据速率同步动态随机存取存储器有数 据相位同步等控制不易的问题，因此动态随机存取存储器不如先进先 出队列存储器使用容易。然而以存储器的储存空间大量增加时，且为了兼具电子元件的可 扩充性以及数据处理速度，可程序化数据处理模块(Program mable Data Processing Module)贝ij 是当前时势所趋；以影像数据处理为例， 一颗可程序化逻辑门阵列(F
FGA)为必备的主要元件，软件工程师可在这颗可程序化逻辑门阵 列下使用硬件描述语言(Hardware Descriptio n Language, HDL)来撰写适合客户需求的算法；若 是需要修改或新增功能，则可再行修改HDL程序，再对可程序化逻 辑门阵列的芯片重新烧录，无须对硬件板卡做任何重制或是重新设计 的动作，就可以达到使用者或是客户所自订的需求。综上所述，在当前数据输入/输出量越来越大以及处理越来越复 杂的科技应用领域中，传统的先进先出队列存储器无论是容量或是速 度均有不敷需求的窘境发生；取而代之的，则是更大容量的动态随机 存取存储器，但因其控制逻辑设计的不易，因此存取控制是一大瓶颈; 因此，如何利用可程序化逻辑门阵列所构成的多路复用器，以及如何 保留先进先出队列界面数据的高度重复使用率与容易操作的优点，以 及具有更大容量及价位较低的动态随机存取存储器等优点，则是相关 业者改进的方向。发明内容本发明有鉴于上述存储器存取的缺陷与不足，故发明人利用此行 业的多年研究发明经验，经不断改良与实验，终于发明可同时符合高 读取速度、降低成本以及控制容易的多端口存储器存取控制模块。本发明的主要目的在于提供一种多端口存储器存取控制模块，通 过多端口存储器存取控制模块所设置的存取端口，可使本发明的动态 随机存取存储器具有连续读写地址的特性以及具有高容量、速度快且 价位低的优点，及利用存取端口内设置具数据读取逻辑控制容易的内 部先进先出存储器，因此将可同时符合高读取速度、降低成本以及控 制容易的功效。为达成上述目的及构造，本发明所采用的技术手段如下 一种多端口存储器存取控制模块，该多端口存储器存取控制模块
可分别与多个预设的外部先进先出存储器以及预设的动态随机存取存 储器呈电性相连，该控制模块则设置有多个存取端口，该存取端口由 封装/反封装装置、内部先进先出存储器及地址累进计数器所构成， 其中-该封装/反封装装置将读写数据的总线宽度调整至与预设的动态 随机存取存储器控制界面相同的宽度；该内部先进先出存储器与封装/反封装装置呈电性相连，且该内 部先进先出存储器可调节使用者界面与存储器时钟脉冲域的不同；该地址累进计数器与内部先进先出存储器呈电性相连，且该地址 累进计数器为存取端口所对应的动态随机存取存储器的地址产生器。其中，该多个的存取端口对于预设的动态随机存取存储器均有自 己可控制的存储器地址范围。该存取端口可以读出重叠的预设动态随 机存取存储器的存储器地址。该存取端口可为数据读出或写入的数据 存取端口。通过上述技术特征，本发明的多端口存储器存取控制模块与现有 技术相比较，具有下列优点-(一) 本发明的动态随机存取存储器具有连续读写地址的特性以 及具有高容量、速度快且价位低的优点，并且利用具有逻辑控制容易 的内部先进先出存储器，并搭配地址累进计数器来产生动态随机存取 存储器的存取地址，因此将可同时符合高读取速度、降低成本以及控 制容易的功效。(二) 通过在多路复用器中的存取端口内设置内部先进先出存储器及地址累进计数器，将可使本发明的多端口存储器存取控制模块于 每一写入/读取端口均有自已在存储器区块中可控制的地址范围，因此数据于连续写入时，该数据即会在己规划好的存储器地址存储器放， 因此将可简化设计数据读取的逻辑运算；再者，通过多路复用器将可 读出重叠的存储器地址，因此亦可提升数据读取的效率。(三)通过多路复用器供货商所提供的程序并加入写入/读出封 装的作法，将可达到数据的高度重复使用率以及容易操作的先进先出 存储器界面等优点，使用者亦更可自行定义多路复用器的输入/输出 端口的个数与数据总线的宽度，因此使用者将可依据使用的需求，来 控制数据使用率以及演算时间。
图l为本发明较佳实施例的系统方块图。图2为本发明较佳实施例的存取端口方块图。 图3为本发明的图像及图像侦测点的示意图。图中符号说明 1 、多路复用器1 1 、存取端口112、 内部先进先出存储器 111、封装/反封装装置113、 地址累进计数器2 、外部先进先出存储器3 、存储器区块 4、图像4 1 、侦测点具体实施方式
为使审査委员能对于本发明的目的及功效有更进一步的了解，以 下将结合图与本发明的较佳实施例详加说明，以便于完全了解。然而为使审查委员清楚了解本发明的架构及功效性，因此在本实 施方式中先针对各构件的连接关系进行说明后，再列举一运用于本发 明的多端口存储器存取控制模块下的影像的侦错方法，以明确说明本
发明所能达到的功效性。首先，请参阅图1和图2所示，为本发明较佳实施例的系统方块 图以及存取端口方块图，由图中所示可清楚看出，本发明的多端口存 储器存取控制模块由多路复用器1所构成，且该多路复用器1再由多个存取端口 1 l所构成，其中多路复用器l与多个外部先进先出存储器2呈电性相连，且该多个外部先进先出存储器2分别对应有多个存取端口 1 1，再者，存储 器区块3则与多路复用器1呈电性相连。请参阅图2，该多路复用器1内的存取端口 1 l由封装/反封装装 置1 1 1 、内部先进先出存储器112、地址累进计数器1 1 3所构 成；其中该封装/反封装装置l11为将输入/输出界面数据总线宽度调 整至与欲读取/储存的存储器控制器界面相同的宽度，以利于读取/ 储存存储器内部数据的效率。该内部先进先出存储器l12与封装/反封装装置l1l呈电性 相连，该内部先进先出存储器l 1 2可调节使用者界面与存储器时钟 脉冲域(Clockd oma i n)的不同。该地址累进计数器l13与内部先进先出存储器112呈电性相 连，该地址累进计数器l 1 3为每个存取端口1 l所对应的动态随机 存取存储器的地址产生器。复请参阅图l、图2所示，当使用者于进行数据的写入时，该数据 先通过外部先进先出存储器进行写入顺序的排列，再将数据通过封装 /反封装装置11l将输入界面数据总线宽度调整至与欲储存的存储 器控制器界面相同的宽度，尔后最通过内部先进先出存储器l 1 2来 调节使用者界面与存储器时钟脉冲域，并通过地址累进计数器l 1 3 来产生存储器区块3的写入地址，最后再将数据进行写入存储器区块 3，反之，数据的读出以相反的路径进行读出，且若只要写入端口中 的计数器数字不大于读出端口中的计数器，则所读出的数据将为先前 已写入存储器区块3中的正确数据。然而为使审査委员了解本发明的多端口存储器存取控制模块的功 效性，利用上述的装置并通过图像侦错的方式并搭配一动态随机存取 存储器(DRAM)来进行说明，请参阅图3所示，为本发明的图像 及图像侦测点的示意图，由该图可清楚得知该图像4包括有多个的侦 测点4 1，首先，由于动态随机存取存储器具有连续读写地址的特性， 且根据其数据地址的连续性因此可在图像4的原始数据写入后，可分 为三个端口并以连续地址的方式读出，复请参阅图3所示，由图中可 以清楚看出该图中的侦测点4 1指侦测点P 1 —P 1 1 ,因此于下述说明不再赘述；首先，当第一端口连续读出侦测点P 0、 Pl、 P2， 第二端口连续读出侦测点P 4、 P5、 P6，第三端口连续读出侦测 点P 8 、 P 9 、 P 1 0 ，则可以完成P 5点侦错的计算(因为该侦测 点P 5四周的侦测点分别为P 0 、 Pl、 P2、 P4、 P6、 P8、 P 9及P 1 0 );而在计算侦测点P 6点是否错误时，第一端口只要 再读出侦测点P3，第二端口读出侦测点P7，第三端口读出侦测点 P 1 1，就可以完成计算数据的完备，也可大大的提高数据的使用率， 再者，因为动态随机存取存储器連续读取的特性及机制，不用每次于 计算读取数据前就先计算数据地址，只要每一端口均先連续读取数据 即可完成，将可降低了动态随机存取存储器控制的复杂度。再者，由图像数据存取效率方面来说明，并复请参阅图3所示， 一般图像若是使用传统的存取方式，针对侦测点4 1的第P5点先行 写入1次，而在读取运算时则需被读出1 (主要运算点)+8次(其 它的参考点P 0、 Pl、 P2、 P4、 P6、 P8、 P9及P10); 因此当一张有N点数据的图像需要做侦错处理时，则需要N女(1 + 1 + 8)次的数据存取，且其中还不包括地址计算所造成的延迟；反 观若是利是本发明的多端口存储器存取控制模块，若是使用一进三出的多端口存储器存取控制模块时，同样P 5点只需要被写入1次，而 在运算的时候被读出3次(3个读取封装各须要读取1次)，则同样 的N点数据于侦错处理只需要N女(1 + 3)次的数据存取，且再利 用累进式的动态随机存取存储器的地址计算特性，将不需要花费额外 的延迟时间，因此通过此种图像的侦错计算方式，将可知本发明的多 端口存储器存取控制模块与传统的图像侦错相比较下，将可增进2倍 以上的数据存取效率，然而无论是一进三出、二进三出的多端口存储 器存取控制模块，皆仅为多进多出的多端口存储器存取控制模块的态 样，故举凡可达成前述效果的形式皆应受本发明所涵盖，此种简易修 饰及等效结构变化，均应同理包含于本发明的专利范围内，合予陈明； 再者，上述的多端口存储器存取控制模块不仅可应用于数据存取，亦 可利用于影像数据处理、影像数据侦错、视讯数据压縮、音效数据增 益、马达控制等领域。以上所公开的内容，仅是本发明的较佳实施例而己，自不能以此 而局限本发明的专利范围，因此，举凡运用本发明的专利范围所做的 均等变化与修饰，仍应包含于本发明所涵盖的专利范围内。综上所述，本发明的多端口存储器存取控制模块，确实能达到其 功效及目的，故本发明诚为一实用性优异的发明，为符合发明专利的 申请要件，诚符合产业利用性、新颖性及进步性，依法提出申请。
权利要求
1、一种多端口存储器存取控制模块，该控制模块可分别与多个预设的外部先进先出存储器以及预设的动态随机存取存储器呈电性相连，该存储器存取控制模块的多个存取端口由封装/反封装装置、内部先进先出存储器及地址累进计数器所构成，其中该封装/反封装装置将读写数据的总线宽度调整至与预设的动态随机存取存储器控制界面相同的宽度；该内部先进先出存储器与封装/反封装装置呈电性相连，且该内部先进先出存储器可调节使用者界面与存储器时钟脉冲域的不同；该地址累进计数器与内部先进先出存储器呈电性相连，且该地址累进计数器为存取端口所对应的动态随机存取存储器的地址产生器。
2、 如权利要求l所述的多端口存储器存取控制模块，其中该多 个的存取端口对于预设的动态随机存取存储器均有自己可控制的存储 器地址范围。
3、 如权利要求l所述的多端口存储器存取控制模块，其中该存 取端口可以读出重叠的预设动态随机存取存储器的存储器地址。
4、 如权利要求l所述的多端口存储器存取控制模块，其中该存 取端口为数据读出或写入的数据存取端口。
全文摘要
本发明为一种多端口存储器存取控制模块，利用影像或音效的数据处理、数据增益、马达控制等领域的多端口存储器存取控制模块，而该多端口存储器存取控制模块可分别与多个外部先进先出存储器以及动态随机存取存储器相连接，而多端口存储器存取控制模块则设置有多个存取端口，且该存取端口可将读写数据的总线宽度调整至与存储器控制界面相同宽度的封装/反封装装置、可调节使用者界面与存储器时钟脉冲域不同的内部先进先出存储器以及可产生存取地址的地址累进计数器所构成，因此通过上述装置将可配合动态随机存取存储器的高读取速度、低成本的特性以及保留先出存储器读写控制容易之功效。
文档编号G11C7/10GK101165805SQ20061013605
公开日2008年4月23日 申请日期2006年10月20日 优先权日2006年10月20日
发明者蔡颖铭 申请人:凌华科技股份有限公司