专利名称：具有可控转换速率的接通总线发送器的制作方法
技术领域：
本发明涉及电子电路领域，具体来说，涉及具有快速接通时间和可控转换速率的放大器/驱动器。
背景技术：
图1a-1b表示常规的总线驱动器10，所说总线驱动器配置成能在一个双线总线的两端发送功率和数据。图1a表示发送器的示意图，图1b显示总线信号的形状。在一开始时，电源开关SupSW闭合，并通过保持数字输入信号EN为低电平禁止放大器ABamp操作。这样，总线电压Vbusp就连接到电源Vsup，从而可以将功率传递到与总线相连的设备。在时间t1，电源开关SupSW开路，通过切换数字输入EN为高电平使放大器操作。然后，放大器开始以可控转换速率(slew rate)拉下总线电压。由于可控转换速率，减小了总线信号的高频内容，从而产生低的电磁发射(EME)。在时间t2，达到总线电压对于数据电平所需的数值，放大器停止转换(slewing)，保持总线电压恒定不变。通过放大器输入Vref来控制数据电平的数值。通过改变输入电压Vref，可以产生对应于数字“0”或“1”的不同的数据电平。通过增加电平数目，可以发送更多的数据位或不同类型的信息。在时间t3，禁止放大器操作，开关SupSW接通。总线电压随着由开关和它的驱动电路控制的转换速率上升，一直到达到电源电压Vsup并且新的循环开始为止。对于功率效率，放大器ABamp最好是AB类偏置的。
图2a表示具有两个驱动器/放大器ABamp和Aamp的一个总线的常规的结构，图2b表示总线信号Vbusp的形状。放大器ABamp具有电流限制值，并且因此第二放大器Aamp可以将总线下拉到第二电平Vref2，如图2b所示。以此方式，可以产生具有两个或多个驱动器/发送器的公共总线系统。如图2b所示的总线电压的形状直到在时间t2达到第一参考电压Vref1之前都和图1b所示的波形相同。通过接通数字输入EN2，第二放大器Aamp开始转换总线电压，使总线电压下降到由在时间t21的输入电压Vref2确定的第二电平。在时间t22达到第二总线电平，在时间t3通过闭合开关SupSW并且禁止所有放大器操作使总线电压开始向回转换到电源电压。因为第二放大器Aamp是通过第一放大器ABamp偏置的，可将第二放大器Aamp实施成一个较简单的A类电路。
美国专利4320521(1982年3月16日授予Balakrisnan等人)、美国专利4591206(1986年6月3日授予Neidorff等人)、和美国专利5070256(1991年12月3日授予Grondalski)公开了使用图3所示的原理的具有可控转换速率的驱动器，在这里参照引用了这些专利。
图3的现有技术电路30由具有米勒电容器CM的放大器级M1和限流的输入驱动器I1组成。当开关SWEN闭合和SWEN打开时，输出晶体管M1导通，将输出电压Vbusp拉下。因为对于M1的反馈，电流I1主要流过米勒电容器CM和M1的栅-漏寄生电容Cgd。假定栅极电压几乎不变，电容电压的变化直接导致输出电压的变化，这个变化由下式给出dVoutdt=I1CM+Cgd---(1)]]>即，输出电压以不变的速率向下转换，这个速率由电流I1以及电容器CM和Cgd的数值确定。当开关SWEN打开和SWEN关闭时，晶体管M1截止并且另一个电路将总线电压拉高。
正如现有技术所知道的，在图3中给出的驱动器的限制是这种驱动器只能用于总是拉低总线电压到Vbusn，以便不可能得到其它的总线电平。第二个问题是，接通时间很慢。当输出级导通时，M1的栅-源电压很小，必须提高这个电压，使所说电压超过它的阈值电压，而后才能使合理数量的漏极电流流动并且使输出电压实际开始下降。因此，在一开始时，所有的驱动电流I1都要用于给栅-源电容Cgs充电，导致很长的接通延迟。
发明内容
本发明的公开内容的一个目的是提供具有快速接通时间的一个总线驱动电路。本发明公开内容的另一个目的是提供便于维持总线上非零的中间电压的总线驱动电路。
这些目的和其它目的是通过具有输出晶体管的放大器/驱动器实现的，所说的输出晶体管是由可控电流源进行控制的。在静止状态，输出晶体管配置成一个电流反射镜的一部分，电流反射镜用于维持在输出晶体管上的栅-源电压高于输出晶体管的阈值电压，从而可以提供快速接通时间。在有效状态，可控的电流源向输出晶体管提供基本上恒定的电流以实现可控的转换速率，然后，当达到期望的输出电压电平时，减小流到输出晶体管的电流。为了改进功率效率，当达到期望的输出电压电平时，第二可控的电流源向输出负载提供电流。为了使瞬变过程最小，一个AB类控制电路向输出晶体管提供最小的偏置电流，以防止在达到期望的输出电压电平时输出晶体管截止。
在一个优选实施例中，总线驱动器包括第一电流源、输出晶体管、镜像晶体管、和一个开关，所说的开关配置成可选择性地耦合镜像晶体管和输出晶体管以形成用于通过输出晶体管控制偏置电流的第一电流反射镜。
更加具体地说，驱动器包括第一电流源；一个输出晶体管，它的栅极按可操作方式耦合到第一电流源，它的漏极按可操作方式耦合到总线的第一节点，它的源极按可操作方式耦合到总线的第二节点；一个镜像晶体管，它的栅极按可操作方式耦合到输出晶体管的栅极，它的漏极按可操作方式耦合到输出晶体管的栅极，它还有一个源极；一个开关，它按可操作方式耦合在镜像晶体管的源极和总线的第二节点之间；和一个米勒电容器，它耦合在输出晶体管和的漏极和输出晶体管的栅极之间。
图1a、1b表示现有技术的AB类总线驱动器/放大器和它的相关的输出波形的一个例子；图2a、2b表示通过AB类总线驱动的总线实例；图3表示现有技术的可控转换速率驱动器/放大器的例子；图4表示具有快速接通时间的可控转换速率驱动器/放大器的例子；图5表示具有快速接通时间和可控的输出电压电平的可控转换速率驱动器/放大器的例子；图6表示具有快速接通时间和可控的输出电压电平的可控转换速率AB类驱动器/放大器的例子；图7表示具有瞬态控制的可控转换速率AB类驱动器/放大器的例子；图8表示具有增益的可控转换速率AB类驱动器/放大器的例子；图9表示具有轨道-轨道操作的可控转换速率AB类驱动器/放大器的例子；图10表示可控转换速率驱动器/放大器的电路图的例子；图11表示具有快速接通时间和可控的输出电压电平的可控转换速率驱动器/放大器的电路图的例子；图12表示具有快速接通时间、可控的输出电压电平、和瞬态控制的可控转换速率的AB类驱动器/放大器的电路图的例子；图13表示可控转换速率的AB类驱动器/放大器的电路图的更详细的例子；图14表示具有简单的瞬态控制的可控转换速率的AB类驱动器/放大器的电路图的例子；图15表示具有轨道-轨道操作的可控转换速率的AB类驱动器/放大器的电路图的例子。
具体实施例方式
图4表示具有快速接通时间的可控转换速率的驱动器/放大器40的例子。在这个电路40中，电流I1总是流入M1栅极节点。当通过闭合开关SWEN禁止输出级操作时，电流I1流入连接成二极管的晶体管M11。晶体管M11和输出级M1的组合现在作为一个电流反射镜操作，并且将输出级预偏置在由I1和M1、M11的宽度与长度之比(W/L)确定的漏极电流。结果，M1的栅-源电压预偏置在大于它的阈值电压的电压电平上。当通过打开开关SWEN接通输出级的时候，M1的栅-源电压只需增加一个很小的量就可以完全导通，由此实现了快速接通时间。
图5表示具有快速接通时间和可控输出电压电平的可控转换速率的驱动器/放大器50的例子。这是通过由一个可控电流源即放大器amp1代替图4的恒定驱动器电流I1实现的。放大器amp1比较在节点上的输出电压Vbusp与参考电压Vref。只要输出电压Vbusp大于参考电压Vref，就能驱动M1的栅极。将放大器amp1配置成它的输出是电流限制的，由此可控制输出电压Vbusp使其以恒定的速率向下转换。当输出电压Vbusp减小到参考电压Vref，放大器amp1将减小流到M1栅极的电流，一直到输出电压Vbusp稳定下来并等于Vref时为止。因而，放大器amp1与输出级M1一起建立一个反馈回路，用于控制总线节点Vbusp的输出电压。电流源I2偏置M1，并且允许总线上的负载(未示出)从总线上抽出某些电流。当通过闭合开关SWEN禁止总线驱动器50操作时，阻塞二极管D2允许总线电压Vbusp大于总线驱动器的电源电压Vsup。由于偏置电流I2在继续流动，所以将总线驱动器50偏置成A类。
图6表示具有快速接通时间和可控输出电压电平的可控转换速率的AB类驱动器/放大器60的例子。AB类的操作可改进功率效率，并且可通过用晶体管M2代替图5中的电流源I2、并且经过由放大器amp2产生的第二反馈回路来控制M2实现的。当输出电压Vbusp等于参考电压Vref时晶体管M2向在Vbusp的负载(未示出)提供电流。通过电流源I12偏置的二极管D12补偿当二极管D2导通时二极管D2两端的电压，电容器Cp用于稳定这个第二反馈回路。
针对图1a中确定的不同的操作区可以清楚地说明这个电路60的操作。
在t1之前的第一操作区，开关SWEN闭合，将M1偏置在由放大器amp1的最大输出电流和M11、M1的W/L比率确定的一个静态电流，如以上参照附图4讨论的。二极管D2阻塞，因此晶体管M2没有偏置。
在t1和t2之间的第二操作区，开关SWEN打开，M1硬驱动。二极管D2还在阻塞，因此M2还是没有偏置。
在t2和t3之间的第三操作区，二极管D2导通，并且当负载没有抽吸电流时，晶体管M1和M2被偏置在由D2和D12确定的一个静态电流。在这种情况下，反馈回路控制输出晶体管M1和M2，以便在放大器amp1和amp2“+”端和“-”端之间的电压基本上是0。因此，静态电流由I12以及二极管D2和D12的面积之比确定。
图7表示具有瞬态控制的可控转换速率的AB类驱动器/放大器70的例子。在图6的电路60中，当负载抽吸的电流大于静态电流时，M1的漏极电流基本上是0，对于电路60的动态行为有不利影响。还有，如果使用CMOS器件来实现放大器amp1和amp2，在第三操作区的静态电流不能很好地确定，因为CMOS放大器有很大的偏差。
在驱动器70中，当二极管D2阻塞时，增加了电流源I2，其目的在于当放大器70处在图1a的第一和第二操作区内时偏置晶体管M2。还有，增加了一个AB类的控制电路，其中包括控制模块710和晶体管M21和M22。将晶体管M21和M22配置成可以分别产生晶体管M1和M2的偏置电流的复制电流I21和I22。然后，AB类的控制模块710选择两个偏置电流中的较小者，并且通过从两个输出晶体管M1和M2的栅极抽吸同相位的电流IAB建立一个反馈回路，从而使两个偏置电流保持在最小电流之上，可防止M1在图1b的t2和t3之间的区域截止。
图8表示具有增益的可控转换速率的AB类的驱动器/放大器80的例子。电阻器R1-R4在参考电压Vref和在第三操作区中产生的输出电压Vbusp之间产生增益因子。由二极管产生的电压需要按照增益因子进行调节。例如，如果增益是2，则如图8所示需要两个二极管D2和D3。对于较高的增益因子，使用更多的二极管。使用另一种选择是用电阻器代替二极管D20，并且产生电流源I20以使所说的电流由二极管电压和一个电阻器确定。以此方式，可产生非整数的增益。
图9表示具有轨道-轨道操作的可控转换速率的AB类的驱动器/放大器90的例子。通过用P型晶体管代替图8的N型晶体管M2并且改变电流以适应相反类型来实现轨道-轨道操作。因为图9的晶体管M2现在是作为反向级使用的，所以交换放大器amp2的输入以便维持在上反馈回路中的负反馈。还有，要改变AB类的控制模块910的连接以便向M1和M2的栅极提供反相电流IAB，维持AB类控制回路中的负反馈。在图9中，在M1和M2的栅极的电压表示为直接输入到AB类的控制模块910，这在原理上类似于在先前讨论过的电路70和80中使用M21和M22的电流。
图10-15提供实施上述给出的原理的实例电路图。
图10表示根据针对图4讨论的原理的可控转换速率的驱动器/放大器100的实例电路图。总线驱动器100包括具有米勒电容器CM的输出晶体管、与晶体管M1一起形成可切换的电流反射镜的晶体管M11、和形成开关的晶体管M12。偏置电流Ibias通过电流反射镜M4、M5，M2、M3，和M2、M20成为镜像的。经过阻塞二极管D20连接到M1的漏极的晶体管M20向负载传递电流，并且传递M1的静态电流，以便当禁止总线驱动器100时，不从总线抽吸电流。分别使用晶体管M24、M25和M22、M23使电流反射镜M4-M5和M2-M3是共射-共基放大的(cascoded)。晶体管M21和二极管D21实现电压钳位，用于限制M1的栅极电压，以便保护M1的栅极氧化物。使用输入端的Vref来设定钳位电压。一旦出现钳位电路太慢或者钳位电压不正确，通过齐纳二极管D22产生的第二次钳位也能限制M1的栅极电压。
图11表示根据如图5所示的原理的具有可控输出电压电平的可控转换速率的驱动器/放大器110的实例电路图。
通过差分级M3、M5和折叠式共射-共基放大器(cascode)M7在驱动器110中实施图5的放大器amp1，并且放大器amp1驱动输出晶体管M1以使输出电压向下转换，一直到输出电压Vbusp等于参考电压Vref。通过晶体管M7和共射-共基放大器M57产生的电流源来设定流入输出晶体管M1的栅极的最大电流，所说共射-共基晶体管M57与米勒电容器CM一起确定转换速率。
当达到由输入电压Vref确定的输出电平时，通过电流源M42控制M1的偏置电流。使用晶体管M11和开关M12选择性地禁止驱动器操作。阻塞二极管D2允许总线电Vbusp大于总线驱动器110的电源电Vsup。
晶体管M30-M32包含一个电路，这个电路可产生正比于P型电流源的饱和电压的一个电压。通过使用由具有共射-共基放大器M76和M77的晶体管M66和M67产生的不同的偏置电流，并且通过使用器件M30和M31的不同宽度，在M30的源极和M31的源极两端产生一个电压降ΔV，所说的电压降ΔV由下式给出ΔV=(n-1m)I67LμCoxW30---(2)]]>这里，μ是MOS晶体管的电荷载流子的迁移率，Cox是MOS晶体管的归一化氧化物电容，L是MOS晶体管的长度，I67是晶体管M67产生的电流，W30是晶体管M30的宽度，n是M31的宽度和M30的宽度之比，m是M68产生的电流和M67产生的电流之比。因为电流源的饱和电压可以写为Vdsat=PI67LμCoxW30---(3)]]>这里，因子p取决于电流源的电流密度，在M30的源极和M31的源极之间的电压降正比于P型晶体管的饱和电压。
晶体管M32建立一个反馈回路，以保证M31的漏极电流等于由电流源M67产生的电流，与流过M72的电流无关。晶体管M72由具有共射-共基放大器M78的电流源M68进行偏置，用于产生等于共射-共基放大器的栅-源电压的电平漂移。这个电平漂移加到M31的源极电压上。以此方式，产生共射-共基放大器M57、M58、M54、M55、M70、和M71的偏置电压。由此，通过选择在晶体管M30和M31以及电流源M45、M47、M60中的正确的电流密度，使电流源总是偏置在饱和状态，与过程变化和温度无关。这种偏置也可以通过连接M72的源极到正电源的连接部分Vsup并且在M72的电流密度和共射-共基放大器晶体管的电流密度之间应用合适的比例来实现。然而，在这种情况下，共射-共基放大器晶体管是DMOS晶体管，与PMOS电流源相比具有不同的行为。因此，在电流源两端的结果电压可能与电流源的饱和电压不相关联。
N型共射-共基放大器M50、M51、M76-78、M7是使用晶体管M65和二极管D65偏置的，晶体管M65和二极管D65是通过分开的输入电流Ibias2偏置的。用于偏置N型共射-共基放大器的简单的配置成二极管的M65并不产生与N型电流源的饱和电压相关的电压。在高温情况下，迫使M7的源极与M43的饱和电压相关并不会为在M1的栅-源电压内偏置M7留下足够大的空间。在高温情况下使用二极管D65可产生更大的峰值空间，但电流源可以线性区域内操作。使用榆入电流Ibias和具有共射-共基放大器M50、M51、M55、M57、M70的晶体管M40-M43、M45、M47、M60来产生放大器的偏置电流。齐纳二极管D11保护输出晶体管M1的栅极氧化物。
为了使用这个放大器作二次放大器，增加一个附加电路，如以下所述。由二极管D13、电阻器R13、和晶体管M13-M15组成的第一电路可以保证在放大器的电源电压太低时晶体管M1的不会偶然地导通。当电源电压太低时，由差分级M3、M5建立的反馈回路不工作，不能正确地控制晶体管M1。在这种情况下，总线上的瞬变状态可经过米勒电容器CM接通M1的栅极。为了防止接通M1，流过二极管D13、电阻器R13、和电流反射镜M13、M14的电流可保持M1的栅极电压为低电平。包括电阻器R1、晶体管Q1、Q2、和晶体管M33-M36的另一个附加电路用于检测流过晶体管M1的电流，以便当总线电压拉高时能够使发送器断开。当总线电压切换到电源电压时，流过M1的电流增加。因此，在R1两端的电压增加，因此使Q2的基极电压增加，Q2是经过Q1驱动的。结果，Q2的集电极电流增加，当Q2的集电极电流大于由电流源M34产生的电流时，将反相器M35、M36的输入电压拉低，以便输出ILIM变为高电平。使用这个信号ILIM来禁止发送器操作，以便总线电压可以升高但又不浪费电流。
图12表示具有快速接通时间、可控输出电压电平、和瞬态控制的、可控转换速率的AB类驱动器/放大器120的实例电路图。总线驱动器120基于图7中给出的原理。第一放大器包括差分级M3、M5和折叠式共射-共基放大器M7，所说第一放大器用于驱动输出晶体管M1，以使输出电压向下转换，一直到输出电压等于参考电压Vref时为止。流入输出级的最大电流由I7设定，因此转换速率由I7和CM确定。使用晶体管M11和开关M12可禁止驱动器操作。当驱动器被禁止时，来自I7的所有电流都流入晶体管M11，以便M1的静态电流由I7和M11、M12的W/L比率确定。第二放大器由差分级M4、M6和折叠式共射-共基放大器M8组成。使用CP获得第二放大器的频率补偿。电容器CP连接到地，与图7所示的电路相比，可产生改进的电源排斥作用，这里的CP连接到电源，并且电源上的信号可影响M1的栅极。
当禁止输出级操作时，第二放大器使用二极管D20驱动输出晶体管M2，以便将M2的源极电压预先偏置在用于驱动通过Vref设定的总线电平的正确电压上。在这种情况下。输出电压是高电平，二极管D2是阻塞的，并且M2的静态电流由I2控制。
当允许总线驱动器操作并且达到总线电平时，第二放大器M4、M6、M8驱动晶体管M2，以使M2可以传递由总线负载抽吸的电流。在这种情况下，由包括晶体管M21-M29的AB类控制电路控制输出级的静态电流。晶体管M21、M22分别产生输出晶体管M1、M2的偏置电流的复制版本。然后，使M1和M2的漏极电流成为镜像的，并且通过一个最小选择器电路M23-M26来组合这些漏极电流。通过流入连接成二极管的晶体管M23和M24的两个输入电流中的较小者来控制在M25的漏极的最小选择器电路的输出。这两个偏置电流的较低者通过M27-29成为镜像的。然后，由M27和M28产生的两个相等电流经过共射-共基放大器M7和M8同相地驱动输出晶体管的栅极。于是，形成一个的反馈回路，用于控制输出级的最小电流，以使输出晶体管决不会完全截止。例如当M2正在向总线负载传递大电流时，流过M22和M24的电流也很大。因此，晶体管M26得到硬驱动，在M26的漏极-源极端之间的电压是低电平。然后，晶体管M23和M25作为一个电流反射镜进行操作，从而使M21的漏极电流(它是M1的漏极电流的复制版本)能够控制这个反馈回路。于是，将M1的偏置电流调节成恒定电流。
图13表示基于图12的原理的、可控转换速率的AB类驱动器/放大器130的一个更加详细的实例电路图。这个电路130包括输出级M1、M2，其具有禁止电路M11、M12、阻塞二极管D2、补偿电容器CM、CP、和驱动放大器M3、M5、M7以及M4、M6、M8。驱动器130的电流源是使用具有共射-共基放大器M50-M58以及M70-M72的晶体管M40-M48以及M60-M62实施的。AB类控制电路由晶体管M21-M29以及M33、M34组成。增加由电流源M63、M64和共射-共基放大器M73、M74偏置的折叠式共射-共基放大器M33、M34的目的是为晶体管M22产生更多的峰值空间。电流反射镜M13-M14用于产生一个电流限制值，以便，M2能够传递的最大电流由Iref和M13、M14的W/L比确定。由此，在总线上的某些设备可以根据需要超越由总线驱动器驱动的总线电平。
M24的源极按照常规要连接到正电源VSUP。然而，在驱动器130中，M24的源极连接到M14漏极的VLIM。在正常的操作中，VLIM的电压与VSUP的电压差不多相同。然而，当M2受到电流限制值的限制时，VLIM的电压下降。通过将M24的源极连接到VLIM，使M2的电流对于AB类偏置的影响进一步下降，从而使M1的较小的电流更加强烈地控制AB类偏置。晶体管M30-M32和M72为P型的共射-共基放大器产生偏置。使用如以上所述的晶体管M65和二极管D65对于N型共射-共基放大器进行偏置。齐纳二极管D11、D12保护输出晶体管M1和M2的栅极氧化物。
由于不允许总线上的设备操作时或者总线上的设备不能拉高总线电压，即使没有AB类控制电路，晶体管M2也总是受到偏置的。因此，AB类控制电路只需要控制M1的最小电流，因此可以简化电路。在图14中描述了由此产生的电路140。除了AB类控制电路以外，电路140与图13所示的电路130完全相同。现在，AB类控制电路只包括晶体管M21、M23、M25-29。当M1的漏极电流很大时，M21和M23的漏极电流也很大。因此，M23的栅-源电压很高，晶体管M25的作用就是用于电流源M26的共射-共基放大。这样，由M26产生的恒定电流就通过M27-M29被镜像，AB类控制电路就不起什么作用。当M1的漏极电流很低时，M21和M23的漏极电流也很低以便M23的栅-源电压也很低。因此，晶体管M25迫使晶体管M26在线性区。M1的漏极电流变化导致M25的源极电压变化，并且因为M26在线性区操作，所以流入电流反射镜M27-M29的电流发生变化。于是，AB类控制电路有效，并且控制M1的偏置电流。
图15表示具有轨道-轨道操作的可控转换速率的AB类驱动器/放大器的实例电路图。总线驱动器150基于图9所示的原理。包括差分级M3、M5和折叠式共射-共基放大器M7的第一放大器驱动输出晶体管M1，以使输出电压向下转换到输出电压等于参考电压Vref时为止。通过I8减去M8的漏极电流来设置流入输出级的最大电流；因此转换速率由I8减去M8的漏极电流以及CM1来确定。可以使用晶体管M11和开关M12来禁止驱动器150的操作。当禁止驱动器150的操作时，来自I8减去M8的漏极电流的电流流入晶体管M11，从而使M1的静态电流可由I8减去M8的漏极电流和M11、M1的W/L比率来确定。第二放大器由差分级M4、M6和折叠式共射-共基放大器M8组成。第二放大器的频率补偿是使用CM2获得的。
当禁止输出级操作时，第二放大器使用二极管D20来驱动输出晶体管M2，以使M2的源极电压被预先设置在由Vref设定的用于驱动总线电平的正确电压上。在这种情况下，输出电压是高电平，二极管D2是阻塞的，M2的静态电流由I2控制。
当允许总线驱动器操作并且达到总线电平时，第二放大器M4、M6、M8驱动晶体管M2，以使M2可传递由总线负载抽吸的电流。在这种情况下，输出级的静态电流由包括晶体管M21-M26在内的AB类控制电路进行控制。输出晶体管M1、M2的偏置电流分别由两个贯穿线性(translinear)回路M25、M23、M21和M26、M24、M22强烈控制。例如，当M2向总线负载传递大的电流时，M2的栅-源电压是高电平，晶体管M22截止。因此，AB类控制电路的所有偏置电流即I8减去M8的漏极电流都流过M21。因此，M21的栅-源电压增加，M1的栅-源电压下降。然而，由于流过M21的电流还受到限制，所以M1的栅-源电压不会突然消失，还能维持M1的最小偏置电流。
以上所述的只表示了本发明的原理。因此应该认识到，本领域的普通技术人员能够设计出各种安排，虽然在这里没有明显描述和表示，但这些安排都能实现本发明的原理，因此都在下述的权利要求书的构思和范围之内。
权利要求
1.一种驱动器，包括第一电流源(I1，amp1)、按可操作方式耦合到第一电流源(I1，amp1)的输出晶体管(M1)、镜像晶体管(M11)、和一个开关(SWEN)，所说的开关配置成可选择性地耦合镜像晶体管(M11)和输出晶体管(M1)以形成用于通过输出晶体管(M1)控制偏置电流的第一电流反射镜(M11，M1)。
2.权利要求1的驱动器，其中第一电流源(I1，amp1)包括第一放大器(amp1)，对于第一放大器(amp1)进行配置，使其可以比较输出晶体管(M1)的输出电压与参考电压(Vref)，并且当输出晶体管(M1)的输出电压大于参考电压(Vref)时向输出晶体管(M1)提供驱动电流。
3.权利要求2的驱动器，其中驱动电流基本上是恒定的。
4.权利要求2的驱动器，进一步还包括一个第二电流源(I2，amp2)，对于第二电流源(I2，amp2)进行配置，使其可以向耦合到输出晶体管(M1)的负载提供负载电流。
5.权利要求4的驱动器，其中第二电流源(I2，amp2)包括第二放大器(amp2)，对于第二放大器(amp2)进行配置，当输出电压基本上等于参考电压(Vref)时能向负载提供负载电流。
6.权利要求5的驱动器，进一步还包括一个控制器(710)，对于控制器(710)进行配置，以便可以维持流到输出晶体管(M1)的一个最小电流以防止输出晶体管(M1)截止。
7.权利要求4的驱动器，其中还要对于第二电流源(I2，amp2)进行配置，以便向输出晶体管(M1)提供偏置电流。
8.权利要求7的驱动器，进一步还包括一个补偿电路(M30-32)，对于补偿电路(M30-32)进行配置以控制偏置电流，使其与过程变化和温度基本上无关。
9.权利要求4的驱动器，其中第二电流源(I2，amp2)包括一个阻塞二极管(D2)，阻塞二极管(D2)使驱动器与从驱动器外部的源应用到输出晶体管(M1)的电压隔离开来。
10.权利要求4的驱动器，其中输出晶体管(M1)是第一沟道型的，第二电流源(I2，amp2)包括与第一沟道型不同的一个第二沟道型的晶体管。
11.权利要求2的驱动器，其中将第一放大器(amp1)配置成能提供可配置的增益。
12.权利要求1的驱动器，其中第一电流源(I1，amp1)包括第二和第三电流反射镜，第二电流反射镜(M2，M3)向第一电流反射镜(M11，M1)的输入端提供偏置电流，第三电流反射镜(M2，M20)向第一电流反射镜(M11，M1)的输出端提供偏置电流。
13.权利要求1的驱动器，其中确定镜像晶体管(M11)和输出晶体管(M1)的尺寸，以使偏置电流提供的栅-源电压大于输出晶体管(M1)的阈值电压。
14.权利要求1的驱动器，其中对于输出晶体管(M1)进行配置，以使一个米勒电容器(Cm)耦合在输出晶体管(M1)的漏极和输出晶体管(M1)的栅极之间。
15.一种驱动器，包括第一电流源(I1，amp1)；一个输出晶体管(M1)，它的栅极按可操作方式耦合到第一电流源(I1，amp1)，它的漏极按可操作方式耦合到总线的第一节点(Vbusp)，它的源极按可操作方式耦合到总线的第二节点(Vbusn)；一个镜像晶体管(M11)，它的栅极按可操作方式耦合到输出晶体管(M1)的栅极，它的漏极按可操作方式耦合到输出晶体管(M1)的栅极，它还有一个源极；一个开关(SWEN)，它按可操作方式耦合在镜像晶体管(M11)的源极和总线的第二节点(Vbusn)之间；和一个米勒电容器(Cm)，它耦合在输出晶体管(M1)的漏极和输出晶体管(M1)的栅极之间。
16.权利要求15的驱动器，其中第一电流源(I1，amp1)包括第一差分放大器(amp1)，第一差分放大器(amp1)的第一输入端按可操作方式耦合到总线的第一节点(Vbusp)，它的第二输入端按可操作方式耦合到参考电压(Vref)，它的输出端耦合到输出晶体管(M1)的栅极。
17.一种向总线提供驱动电流的方法，包括在无效状态期间向输出晶体管(M1)的栅极提供第一电流，在有效状态向输出晶体管(M1)的栅极提供第二电流，当总线上的电压(VBUSP)达到预定电压时向输出晶体管(M1)提供第三电流，其中第一电流在输出晶体管(M1)的栅极上维持非0电压。
全文摘要
总线的放大器/驱动器(40)具有一个输出晶体管(M1)，通过可控电流源(I1)控制该输出晶体管(M1)。在静止状态，输出晶体管配置成电流反射镜(M1，M11)的一部分，电流反射镜(M1，M11)用于维持输出晶体管上的栅－源电压高于输出晶体管的阈值电压，从而可以提供快速接通时间。在有效状态，可控电流源向输出晶体管提供基本上恒定的电流以实现可控转换速率，然后当达到期望的输出电压电平时，减小流到输出晶体管的电流。为了改善功率效率，当达到期望的输出电压时，第二可控电流源(I2)向输出负载提供电流。为了使瞬变过程最小，AB类控制电路(710)向输出晶体管提供最小偏置电流，以防止输出晶体管在达到期望的输出电压时截止。
文档编号H03K19/003GK1711687SQ200380103493
公开日2005年12月21日 申请日期2003年11月14日 优先权日2002年11月18日
发明者K·-J·德兰根 申请人:皇家飞利浦电子股份有限公司