专利名称：差分ab类放大电路和使用该电路的驱动电路的制作方法
技术领域：
本发明涉及驱动电路和处理电路，更为确切地说，涉及由多个差分AB类放大电路组成的驱动电路，以及使用该驱动电路的处理电路。
背景技术：
现有情况下，这种类型的驱动电路或处理电路由多个差分AB类放大电路组成，以便以较低的功耗来驱动多个并联的模拟数据线或放大多个并联的模拟信号。
用于显示单元的现有驱动电路电压驱动诸如LCD面板的并联数据线等电容性负载，以输出对应于显示数据的模拟信号。为此目的，在电压跟随器连接中使用了在电源线和接地线之间的电源电压的整个范围上带有所谓满摆幅(Rail-To-Rail)输入/输出功能的多个差分AB类放大器。
例如，图1为框图，示出了显示面板的电路结构和用于显示单元的现有驱动电路。参考图1，用于显示单元的现有驱动电路驱动显示面板8，并且由控制电路4、分级电源5、扫描线驱动电路6和数据线驱动电路7组成。
显示面板8为有源矩阵驱动型彩色液晶面板，使用薄膜MOS晶体管(TFT)作为开关元件。像素分布于行向扫描线与列向扫描线以预定间隔相交的每一个交叉点上。在每一个像素处，作为电容性负载的液晶电容和其栅极与扫描线相连的TFT串联于数据线和共用电极线之间。
扫描脉冲是由扫描线驱动电路7根据水平同步信号和垂直同步信号来产生的，并且被应用到显示面板8的每一行扫描线。数据线驱动电路7根据数字显示数据为每一种颜色生成了模拟数据信号，并且在对共用电极线施以共用电势Vcom的状态下，将该信号应用到显示面板8的每一列数据线上。这样，文字和图像就以全彩色显示在显示面板8上。
接下来讲述数据线驱动电路7。该数据线驱动电路7是由D/A转换电路71和输出电路72组成的。D/A转换电路71通过选择分级电压中的一个来对每一列显示数据进行D/A转换。输出电路72执行阻抗转换，驱动每一列数据线并输出模拟显示数据信号。输出电路72的组成包括多个差分AB类放大电路1，其中可以进行满摆幅输入/输出，并且它位于电压跟随器连接中；以及共用偏置电路2，为多个差分AB类放大电路1提供共用偏置电压。现有数据线驱动电路7的输出电路72使用功耗更少的差分AB类放大电路1，并且通过将它们与共用偏置电路2结合起来，可以在因多个差分AB类放大电路1阵列而使电路规模增加受限的情况下，并联驱动多个数据线。因此，减少了电路面积，实现了低功耗。
图2示出了在日本未决公开专利申请(JP-A-Showa 61-35004)中所公开的差分AB类放大电路1的第一现有实例。该差分AB类放大电路1由差分放大器17和AB类输出电路18组成。使用了其中可以使用满摆幅输入/输出的通用差分放大器17来作为AB类输出电路的驱动器。差分放大器17由N沟道差分放大器镜像输出部分171和P沟道差分放大器部分172组成。
差分放大器镜像输出部分171由一对N沟道差分MOS晶体管112和113、一对P沟道负载MOS晶体管114和115、一对P沟道镜像输出MOS晶体管117和118、以及恒流源116组成。N沟道差分MOS晶体管112和113的栅极与非反相输入引脚Vin(+)和反相输入引脚Vin(-)相连。P沟道负载MOS晶体管114和115被连接起来，作为N沟道差分MOS晶体管112和113的负载。P沟道镜像输出MOS晶体管117和118将P沟道负载MOS晶体管114和115的差分电流的镜像电流14和15输出到差分放大器部分172的N沟道负载MOS晶体管124和125。恒流源116将恒电流I1提供给N沟道差分MOS晶体管112和113的源极。
另外，差分放大器部分172由一对P沟道差分MOS晶体管122和123、一对N沟道负载MOS晶体管124和125、以及恒流源126组成。P沟道差分MOS晶体管122和123的栅极与反相输入引脚Vin(-)和非反相输入引脚Vin(+)相连。N沟道负载MOS晶体管124和125被连接起来，作为P沟道差分MOS晶体管122和123的电流镜像型负载。恒流源126将恒电流I2提供给P沟道差分MOS晶体管122和123的源极。信号从P沟道差分MOS晶体管123的漏极输出到AB类输出电路18的N沟道输出级MOS晶体管132的栅极。
AB类输出电路18由一对N沟道和P沟道输出级MOS晶体管131和132、一对恒流源137和138、一对N沟道和P沟道移位MOS晶体管135和136、以及一对恒压源139和140组成。P沟道和N沟道输出级MOS晶体管131和132分别连接在输出引脚和电源引脚之间以及在输出引脚和接地引脚之间。恒流源137和138分别连接在P沟道输出级MOS晶体管131的栅极和电源引脚之间以及在N沟道输出级MOS晶体管132的栅极和接地引脚之间。P沟道和N沟道移位MOS晶体管135和136起到电平调节器的作用，并且并联在恒流源137和1 38之间。恒压源139和140通过以串联形式连接起来的二极管连接P沟道和N沟道MOS晶体管的两个阈值电压，提供低于电源引脚和接地引脚的电压。
需要指出的是，当使该现有实例的多个差分AB类放大电路1的偏置部分共用时，差分AB类放大电路的恒流源116、126、137和138组成电流镜像电路结构。用于镜像输出的恒电流MOS晶体管和镜像输入MOS晶体管是分开的。共用偏置电路2由镜像输入MOS晶体管和恒压源139和140组成。镜像输入MOS晶体管为差分AB类放大电路1的恒电流MOS晶体管的栅极提供偏置电压。
在该现有差分AB类放大电路中，差分放大器17的两个恒流源116和126一般分别由N沟道和P沟道MOS晶体管的电流镜像电路来组成。恒流源126的P沟道MOS晶体管所能正常工作的输入电压范围等于或大于VSS，并且等于或小于VDD-[Vgs+Vds(sat)]。在输入电压范围大于VDD-[Vgs+Vds(sat)]时，恒流源116的N沟道MOS晶体管的电流镜像电路工作正常。通过电流镜像电路的P沟道MOS晶体管114和117，以及115和118这两组，基于偏置电流I1的差分电流的镜像电流I4和I5被叠合并被提供给N沟道负载MOS晶体管124和125。因此，差分放大器部分工作于从接地引脚到电源引脚的输入电压范围，并且可以进行满摆幅输入。因此，实现了差分AB类放大电路的满摆幅输入/输出功能。
图3为电路图，示出了在日本未决公开专利申请(JP-P2001-177352A)中所公开的上述差分AB类放大电路的第二现有实例。该现有差分AB类放大电路1由N沟道差分放大器11、P沟道差分放大器12和AB类输出电路13组成，并且实现了满摆幅输入/输出功能。
差分放大器11由一对N沟道差分MOS晶体管112和113、一对电流镜像型P沟道负载MOS晶体管114和115、以及N沟道恒电流MOS晶体管111组成。N沟道差分MOS晶体管112和113的栅极与反相输入引脚Vin(-)和非反相输入引脚Vin(+)相连。P沟道负载MOS晶体管114和115分别与N沟道差分MOS晶体管112和113相连。N沟道恒电流MOS晶体管111将偏置电压BN输入到它的栅极，并且将源极恒电流I1提供给N沟道差分MOS晶体管112和113。其输出从N沟道差分MOS晶体管113的漏极连接到AB类输出电路的P沟道输出级MOS晶体管131的栅极。
差分放大器12由一对P沟道差分MOS晶体管122和123、一对电流镜像型N沟道负载MOS晶体管124和125、以及P沟道恒电流MOS晶体管121组成。P沟道差分MOS晶体管122和123的栅极与反相输入引脚Vin(-)和非反相输入引脚Vin(+)相连。N沟道负载MOS晶体管124和125分别与P沟道差分MOS晶体管122和123相连。P沟道恒电流MOS晶体管121将偏置电压BP输入到它的栅极，并且将源极恒电流I2提供给P沟道差分MOS晶体管122和123。其输出从P沟道差分MOS晶体管123的漏极连接到AB类输出电路的N沟道输出级MOS晶体管132的栅极。
AB类输出电路13由一对P沟道和N沟道输出级MOS晶体管131和132、一对P沟道和N沟道恒电流MOS晶体管133和134、以及一对P沟道和N沟道移位MOS晶体管135和136组成。P沟道和N沟道输出级MOS晶体管131和132分别连接于输出引脚和电源引脚之间，以及输出引脚和接地引脚之间。MOS晶体管131和132的栅极分别与差分放大器11和12的输出线相连。P沟道和N沟道恒电流MOS晶体管133和134分别连接于差分放大器11的输出线和电源引脚之间，以及差分放大器12的输出线和接地引脚之间。MOS晶体管133和134的栅极与P沟道和N沟道恒电流偏置电压BP和BN相连。P沟道和N沟道移位MOS晶体管135和136并联连接在差分放大器11和12的输出线之间，以起到电平调节器的作用。另外，AB类输出电路13由一对P沟道和N沟道镜像输出MOS晶体管141和142、以及一对P沟道和N沟道镜像输出MOS晶体管143和144组成。P沟道和N沟道镜像输出MOS晶体管141和142分别连接于N沟道移位MOS晶体管136的栅极和电源引脚之间，以及P沟道移位MOS晶体管135的栅极和接地引脚之间。MOS晶体管141和142的栅极分别与偏置电压BP和BN相连。P沟道和N沟道镜像输出MOS晶体管143和144分别连接于P沟道移位MOS晶体管135和电源引脚之间，以及N沟道移位MOS晶体管136的栅极和接地引脚之间。P沟道和N沟道镜像输出MOS晶体管143和144将P沟道和N沟道镜像电流I7和I6传递到输出级MOS晶体管131和132。而且，在该现有实例的AB类输出电路中，用于相位补偿的一对镜像电容145和146连接于P沟道和N沟道输出级MOS晶体管131和132的各个栅极和输出引脚Vout之间。差分AB类放大电路具有较好的频率响应。需要指出的是，共用偏置电路2由电流镜像电路中的P沟道和N沟道镜像输入MOS晶体管组成，以将偏置电压BP和BN提供给该现有实例的多个差分AB类放大电路。
在该现有差分AB类放大电路1中，偏置电压BN和BP被应用到N沟道和P沟道镜像输出MOS晶体管142和141的栅极，用于电流镜像控制。另外，P沟道和N沟道镜像输出MOS晶体管143和144被作为电流镜像受到控制，类似于P沟道和N沟道输出级MOS晶体管131和132。位于MOS晶体管143和142以及141和144之间的节点与P沟道和N沟道移位MOS晶体管135和136的栅极相连。因此，P沟道和N沟道移位MOS晶体管135和136的栅极电压不是恒定的，这与第一现有实例不同。它的栅极电压随着差分AB类放大电路1的输出状态而动态改变，以将P沟道和N沟道输出级MOS晶体管131和132中的一个设置到电流镜像工作状态。因此，将空闲电流限制到很小的值，从而减小了交叉失真。
另外，在如图2和图3所示的多个差分AB类放大电路和共用偏置电路中，恒流源的MOS晶体管或恒电流MOS晶体管和移位MOS晶体管在测试模式中受控断开，尽管图中未示出。还有，P沟道和N沟道测试MOS晶体管连接于电源引脚和AB类输出电路13的P沟道输出级MOS晶体管之间，以及接地引脚和N沟道输出级MOS晶体管之间，以便它们在测试模式中被接通。在测试模式中，P沟道和N沟道输出级MOS晶体管对被断开，以将空闲电流设为零。这样，在测试模式中，所有的电路电流路径被断开，以便能够测量数据线驱动电路的芯片漏电流。
不过，在现有驱动电路的差分AB类放大电路中存在一些问题。
在如图2所示的第一现有实例的差分AB类放大电路中，尽管可以进行满摆幅输入/输出，但是有必要根据输入电压范围VDD-[Vgs+Vds(sat)]中的偏置电流I1来叠合差分电流的镜像电流I4和I5。正因为此，用于叠合镜像电路的元件数目增加了，并且由镜像电流I4和I5所消耗的电流增加了。这不利于高度集成和实现低功耗。
在如图3所示的第二现有实例的差分AB类放大电路中，当使用多个差分AB类放大电路作为数据线驱动电路的输出电路时，P沟道和N沟道移位MOS晶体管135和136的栅极电压随着差分AB类放大电路1的输出状态而变化。因此，无法对多个差分AB类放大电路1的P沟道和N沟道MOS晶体管135和136的栅极进行共用连接。正因为此，对每一个差分AB类放大电路而言，需要四个镜像输出MOS晶体管141至144。这不利于高度集成。
另外，差分AB类放大电路的输出级MOS晶体管的空闲电流受到电流镜像的控制。因此，由如图3所示的四个镜像输出MOS晶体管141至144的电流镜像电流I6和I7所消耗的电流增加了。
另外，当使用这些差分AB类放大电路1作为数据线驱动电路7的输出电路72时，为了在测试模式中断开所有的电路电流路径，在P沟道输出级MOS晶体管的栅极和电源引脚之间，以及在P沟道输出级MOS晶体管的栅极和接地引脚之间，添加了P沟道和N沟道测试MOS晶体管。另外，P沟道和N沟道输出级MOS晶体管的栅极电压被固定为偏置电压。在显示单元的驱动电路中，每个芯片上使用了300至500个差分AB类放大电路1，因此需要600至1000个P沟道或N沟道测试MOS晶体管。这不利于高度集成。
结合上面讲述，日本未决公开专利申请(JP-A-Heisei 7-142940)中公开了一种MOSFET功率放大器。在该现有实例中，推挽型MOSFET功率放大器的功率输出级具有CMOS结构。在功率输出级的前面提供有补偿级，并且在补偿级的前面提供有放大级以放大输入信号。功率输出级的MOSFET的栅极偏置电压由补偿级来设定。
另外，日本未决公开专利申请(JP-A-Heisei 9-232883)中公开了一种运算放大电路。在该现有实例中，提出的运算放大电路具有第一和第二差分放大电路，它带有第一输入引脚和第二输入引脚、第一和第二电平调节电路、第一和第二电流源、由晶体管组成的第一和第二输出电路等一整套。第一差分放大电路的第一输入引脚与第二差分放大电路的第一输入引脚相连，并且第一差分放大电路的第二输入引脚与第二差分放大电路的第二输入引脚相连。第一差分放大电路的输出与所述第一电平调节电路的输入相连。所述第一电平调节电路的输出与第一电流源和输出电路的第一晶体管的栅极相连。第二差分放大电路的输出与第二电平调节电路的输入相连，并且第二电平调节电路的输出与电流源和第二输出电路的第二晶体管的栅极相连。
发明内容
因此，本发明的目标是在包含有多个差分AB类放大电路的驱动电路和使用驱动电路的处理电路中实现高度集成和低功耗。
根据本发明的一个方面，驱动电路包括多个差分AB类放大电路和共用偏置电路。在电压跟随器中连接有多个差分AB类放大电路，它们并联输入多个模拟信号，并且根据多个模拟信号并联驱动多个数据线。共用偏置电路生成第一偏置信号集和不同于第一偏置信号集的第二偏置信号集。多个差分AB类放大电路的每一个包括N沟道差分放大电路、P沟道差分放大电路和输出级电路。N沟道差分放大电路位于电源引脚和接地引脚之间，它输入差分信号并且根据第一偏置信号集来将第一输出信号输出到第一输出线上。P沟道差分放大电路位于电源引脚和接地引脚之间，与N沟道差分放大电路相并联，与N沟道差分放大电路相互独立工作，输入差分信号并且根据第一偏置信号集来将第二输出信号输出到第二输出线上。输出级电路根据第二偏置信号集来从第一和第二输出信号中生成输出信号，并且将输出信号输出到输出引脚。
这里，N沟道差分放大电路可以包括根据第一偏置信号集的第一偏置信号来控制的N沟道电流源MOS晶体管，并且P沟道差分放大电路可以包括根据第一偏置信号集的第二偏置信号来控制的P沟道电流源MOS晶体管。在这种情况下，共用偏置电路在测试模式中可以分别将第一和第二偏置信号设置为接地电压电平和电源电压电平。
另外，输出级电路可以包括一对P沟道和N沟道输出级MOS晶体管、一对P沟道和N沟道恒电流MOS晶体管、以及P沟道和N沟道移位MOS晶体管。P沟道输出级MOS晶体管连接在电源引脚和输出引脚之间，并且为其栅极提供了第一输出信号，并且，N沟道输出级MOS晶体管连接在接地引脚和输出引脚之间，并且为其栅极提供了第二输出信号。P沟道恒电流MOS晶体管连接在电源引脚和第一输出线之间，并且为其栅极提供了第二偏置信号集的第三偏置信号，并且，N沟道恒电流MOS晶体管连接在接地引脚和第二输出线之间，并且为其栅极提供了作为第二偏置信号集的偏置信号中之一的第四偏置信号。P沟道和N沟道移位MOS晶体管并联连接在第一和第二输出线之间，起到电平调节器的作用。为P沟道移位MOS晶体管的栅极提供了第二偏置信号集的第五偏置信号，并且为N沟道移位MOS晶体管的栅极提供了第二偏置信号集的第六偏置信号。在这种情况下，在测试模式中共用偏置电路可以将第三至第六偏置信号分别设置为接地电压电平、电源电压电平、电源电压电平和接地电压电平。
另外，共用偏置电路可以包括恒流源、一对P沟道和N沟道电流镜像电路、一对P沟道和N沟道MOS晶体管。恒流源位于电源引脚和接地引脚之间。每一对P沟道和N沟道电流镜像电路根据恒流源的电路电流从多个电流镜像输出引脚输出多个镜像电流信号。第一对的P沟道MOS晶体管连接于N沟道电流镜像电路的多个电流镜像输出引脚之一和电源引脚之间，并且其栅极和漏极被共用连接起来，并且，第一对的N沟道MOS晶体管连接于P沟道电流镜像电路的多个电流镜像输出引脚之一和接地引脚之间，并且其栅极和漏极被共用连接起来。第一偏置信号集的第一和第二偏置信号可以分别从作为第一和第二节点的第一对的P沟道和N沟道MOS晶体管的栅极输出出来。
作为替代，共用偏置电路可以包括恒流源和一对P沟道和N沟道电流镜像电路。恒流源位于电源引脚和接地引脚之间。每一对P沟道和N沟道电流镜像电路根据恒流源的电路电流从多个电流镜像输出引脚输出多个镜像电流信号。第一偏置信号集的第一和第二偏置信号可以分别从位于恒流源和P沟道电流镜像电路之间的第一节点和位于P沟道和N沟道电流镜像电路之间的第二节点输出出来。
在这种情况下，共用偏置电路可以进一步包括第二对P沟道和N沟道MOS晶体管、两个P沟道MOS晶体管的串联电路、以及两个N沟道MOS晶体管的串联电路。两个P沟道MOS晶体管的串联电路串联连接于N沟道电流镜像电路的多个电流镜像输出引脚之一和电源引脚之间。两个P沟道MOS晶体管的每一个的栅极和漏极共用连接起来。两个N沟道MOS晶体管的串联电路串联连接于P沟道电流镜像电路的多个电流镜像输出引脚之一和接地引脚之间。两个N沟道MOS晶体管的每一个的栅极和漏极共用连接起来。第二对的P沟道MOS晶体管连接于N沟道电流镜像电路的多个电流镜像输出引脚之一和电源引脚之间，并且其栅极和漏极共用连接起来。第二对的N沟道MOS晶体管连接于P沟道电流镜像电路的多个电流镜像输出引脚之一和接地引脚之间，并且其栅极和漏极共用连接起来。第二偏置信号集的第三和第四偏置信号分别从作为第二对的P沟道和N沟道MOS晶体管栅极的第三和第四节点输出出来。第五偏置信号从作为位于N沟道电流镜像电路一侧的串联电路的两个P沟道MOS晶体管之一的栅极的第五节点输出出来，并且第六偏置信号从作为位于P沟道电流镜像电路一侧的串联电路的两个N沟道MOS晶体管之一的栅极的第六节点输出出来。
另外，共用偏置电路可以进一步包括第一开关，与恒流源串联连接起来；第二开关，与位于电源引脚和恒流源之间的P沟道电流镜像电路并联连接起来；第三开关，与位于接地引脚和P沟道与N沟道电流镜像电路之间的节点之间的N沟道电流镜像电路并联连接起来；第四开关，连接于该对P沟道MOS晶体管的栅极和电源引脚之间；以及第五开关，连接于该对N沟道MOS晶体管的栅极和接地引脚之间。在这种情况下，第一开关在测试模式中被打开，并且第二至第五开关在测试模式中被关闭。
另外，共用偏置电路可以进一步包括第一开关，与恒流源串联连接起来；第二开关，与位于电源引脚和恒流源之间的P沟道电流镜像电路并联连接起来；以及第三开关，与位于接地引脚和P沟道与N沟道电流镜像电路之间的节点之间的N沟道电流镜像电路并联连接起来。在这种情况下，第一开关在测试模式中被打开，并且第二和第三开关在测试模式中被关闭。
另外，共用偏置电路可以进一步包括第六开关，连接于第三节点和第二对P沟道MOS晶体管的栅极之间；第七开关，连接于第四节点和第二对N沟道MOS晶体管的栅极之间；第八开关，连接于第三节点和接地引脚之间；第九开关，连接于第四节点和电源引脚之间；第十开关，连接于第五节点和电源引脚之间；以及第十一开关，连接于第六节点和接地引脚之间。在这种情况下，第六和第七开关在测试模式中被打开，并且第八至第十一开关在测试模式中被关闭。
图1为框图，示出了使用现有驱动电路的显示单元和显示面板；图2为电路图，示出了差分AB类放大电路的第一现有实例；图3为电路图，示出了差分AB类放大电路的第二现有实例；图4为电路图，示出了根据本发明第一实施例的驱动电路的差分AB类放大电路的电路结构；图5为电路图，示出了根据本发明第一实施例的驱动电路的共用偏置电路的电路结构；图6示出了如图5和图6中所示的差分AB类放大电路的工作模式；图7示出了如图5和图6中所示的共用偏置电路的开关控制；图8为电路图，示出了如图6所示的共用偏置电路的修正形式；以及图9是框图，示出了本发明的驱动电路。
具体实施例方式
下面将参考附图来详细讲述本发明的驱动电路和使用该驱动电路的处理电路。参考图9，本发明的驱动电路由差分放大器11，差分放大器12，AB类输出电路13和共用偏置电路2组成。差分放大器11和差分放大器12是相互独立的。共用偏置电路2提供各种偏置电压信号给差分放大器11，差分放大器12和AB类输出电路13。在本发明的驱动电路中，电路面积和功耗得到减少，而没有损害差分AB类放大电路的满摆幅输入/输出特性。需要指出的是，下面将要讲述作为驱动电路和处理电路典型实例的显示单元驱动电路。
本发明的驱动电路由多个差分AB类放大电路1和共用偏置电路2组成，类似图1中所示的现有显示单元驱动电路的数据线驱动电路7中的输出电路72。差分AB类放大电路1可以实现满摆幅输入/输出，并且差分AB类放大电路1和共用偏置电路2的电路结构与现有驱动电路中的那些电路结构不同。在下面的实施例中，将参考附图来讲述差分AB类放大电路1和共用偏置电路2的结构和工作。
图4为电路图，示出了根据本发明第一实施例的驱动电路的差分AB类放大电路1和共用偏置电路2的电路结构。图4示出了差分AB类放大电路1，并且图5示出了共用偏置电路2。
参考图4，在本实施例中的驱动电路的差分AB类放大电路1由差分放大器11、差分放大器12和AB类输出电路13组成。
差分放大器11由一对N沟道差分MOS晶体管112和113、一对电流镜像型P沟道负载MOS晶体管114和115、以及N沟道恒流源MOS晶体管111组成。N沟道差分MOS晶体管112和113的栅极分别与反向输入引脚Vin(-)和非反向输入引脚Vout(+)相连。P沟道负载MOS晶体管114和115与N沟道差分MOS晶体管112和113相连。N沟道恒流源MOS晶体管111的栅极被施以N沟道差分偏置电压BN1，并且为N沟道差分MOS晶体管112和113的源极提供恒电流I1。其输出将N沟道差分MOS晶体管113的漏极与AB类输出电路的P沟道输出级MOS晶体管131的栅极相连。
差分放大器12由一对P沟道差分MOS晶体管122和123、一对电流镜像型N沟道负载MOS晶体管124和125、以及N沟道恒流源MOS晶体管121组成。P沟道差分MOS晶体管122和123的栅极分别与反向输入引脚Vin(-)和非反向输入引脚Vout(+)相连。电流镜像型N沟道负载MOS晶体管124和125与P沟道差分MOS晶体管122和123相连。N沟道恒流源MOS晶体管121的栅极用于提供P沟道差分偏置电压BP1，并且为P沟道差分MOS晶体管122和123对的源极提供恒电流I2。其输出将P沟道差分MOS晶体管123的漏极与AB类输出电路13的N沟道输出级MOS晶体管132的栅极相连。
AB类输出电路13由一对P沟道和N沟道输出级MOS晶体管131和132、一对P沟道和N沟道恒电流MOS晶体管133和134、以及一对P沟道和N沟道移位MOS晶体管135和136组成。P沟道和N沟道输出级MOS晶体管131和132连接于输出引脚和电源引脚之间以及输出引脚和接地引脚之间。P沟道和N沟道输出级MOS晶体管131和132的栅极与P沟道和N沟道差分放大器11和12的输出线相连。P沟道和N沟道恒流源MOS晶体管133和134连接于差分放大器11的输出线和电源引脚之间以及差分放大器12的输出线和接地引脚之间。MOS晶体管133和134的栅极分别被提供以一对P沟道和N沟道恒电流偏置电压BP2和BN2。P沟道和N沟道移位MOS晶体管135和136连接于差分放大器11和12的输出线和MOS晶体管135和136的栅极之间，并且接受一对P沟道和N沟道恒电流偏置电压BP3和BN3，以起到电平调节器的作用。
在该实施例的AB类输出电路13中，与现有实例相类似，用于相位补偿的一对镜像电容145和146连接于P沟道和N沟道输出级MOS晶体管131和132的栅极和输出引脚Vout之间，以便差分AB类放大电路1具有较好的频率响应。
接下来，参考图5，本发明的驱动电路的共用偏置电路2由恒流源21、开关22、一对P沟道和N沟道电流镜像电路23和24、以及一对开关25和26组成。开关22在测试模式中断开。对于每一个沟道，P沟道和N沟道电流镜像电路23和24根据恒流源21和22的串联电路的电路电流从多个输出引脚输出多个镜像电流。对于每一个沟道，开关25和26连接于P沟道电流镜像电路23的输入引脚和电源引脚之间以及N沟道电流镜像电路24的输入引脚和接地引脚之间。开关25和26在测试模式中接通。
共用偏置电路2进一步由一对P沟道和N沟道MOS晶体管27和28，以及一对开关29和30组成。对于每一个沟道，P沟道和N沟道MOS晶体管27和28连接于N沟道电流镜像电路24的输出引脚和电源引脚之间以及P沟道电流镜像电路23的输出引脚和接地引脚之间。每一个P沟道和N沟道晶体管27和28的漏极和栅极共用连接。开关29连接于P沟道MOS晶体管27的栅极和电源引脚28之间，并且开关30连接于N沟道MOS晶体管28的栅极和接地引脚之间。对于每一个沟道，MOS晶体管27和28的栅极为P沟道和N沟道差分偏置电压BP1和BN1的输出节点。开关29和30在测试模式中接通。在测试模式中，电源电平的和接地电平的P沟道和N沟道差分偏置电压BP1和BN1被输出。
另外，共用偏置电路2进一步由一对P沟道和N沟道MOS晶体管31和32、一对开关33和34、以及一对开关35和36组成。对于每一个沟道，P沟道和N沟道MOS晶体管31和32连接于N沟道电流镜像电路24的输出引脚和电源引脚之间，以及P沟道电流镜像电路23的输出引脚和接地引脚之间。P沟道MOS晶体管31的漏极和栅极被共用连接，并且N沟道MOS晶体管32的漏极和栅极被共用连接。开关33和34分别与MOS晶体管31和32的栅极相连，并且在测试模式中断开。开关35连接于开关33和接地引脚之间，并且开关36连接于开关34和电源引脚之间。位于开关33和35之间的节点和位于开关34和36之间的节点起到P沟道和N沟道恒电流偏置电压BP2和BN2的输出节点的作用。开关35和36在测试模式中断开。在测试模式中，接地电平和电源电平的P沟道和N沟道恒电流偏置电压BP2和BN2被输出。
另外，共用偏置电路2进一步由一对由两个P沟道MOS晶体管37和38组成的串联电路和由两个N沟道MOS晶体管39和40组成的串联电路、以及一对开关41和42组成。在由两个P沟道MOS晶体管37和38组成的串联电路中，每一个MOS晶体管中的栅极和漏极被共用连接起来。在由两个N沟道MOS晶体管39和40组成的串联电路中，每一个MOS晶体管中的栅极和漏极被共用连接起来。对于每一个沟道，两个P沟道MOS晶体管37和38组成的串联电路连接于N沟道电流镜像电路24的输出引脚和电源引脚之间，并且对于每一个沟道，两个N沟道MOS晶体管40和39组成的串联电路连接于P沟道电流镜像电路23的输出引脚和电源引脚之间。开关41和42分别与这些串联电路相并联。MOS晶体管38的栅极和晶体管40的栅极起到P沟道和N沟道移位偏置电压BP3和BN3的输出节点的作用。开关41和42在测试模式中断开。在测试模式中，电源电平和接地电平的P沟道和N沟道移位偏置电压BP3和BN3被输出。需要指出的是，在共用偏置电路2中的每一个开关由P沟道和N沟道MOS晶体管组成。
接下来讲述在该实施例中驱动电路的差分AB类放大电路1的工作。驱动电路开关的工作如图7所示。在该实施例中的差分AB类放大电路1的差分放大电路11中，差分级的恒流源由N沟道恒电流MOS晶体管111组成。因此，在从电源引脚VDD至[Vgs1+Vds1(sat)]的电压范围内的输入信号被放大和传输到AB类输出电路13。在这种情况下，Vds1(sat)为在饱和工作区域中N沟道恒电流MOS晶体管111的源极和漏极之间电压，并且Vgs1为在当偏置电流I1流经N沟道差分MOS晶体管112和113时，N沟道差分MOS晶体管112和113的源极和栅极之间的电压。
另外，在差分放大器12中，差分级的恒流源由P沟道恒电流MOS晶体管121组成。因此，在电压范围从VDD-[Vgs2+Vds2(sat)]至接地电势VSS中的输入信号被放大和传输至AB类输出电路13。在这种情况下，电压Vds2(sat)位于饱和区中的P沟道恒电流MOS晶体管121的源极和漏极之间，并且当偏置电流I2流经P沟道差分MOS晶体管122或123时，电压Vgs2位于P沟道差分MOS晶体管122或123的原极和栅极之间。
图6示出了该实施例的差分AB类放大电路1的工作模式。并且差分AB类放大电路1的输入信号Vin(+)和Vin(-)的输入电压范围如图中竖直方向所示。
根据输入信号Vin(+)和Vin(-)的输入电压范围，该实施例的差分AB类放大电路1有(1)～(3)三种工作模式。
工作模式(1)对应于输入信号Vin(+)和Vin(-)的输入电压范围，它高于VDD-[Vgs2+Vds2(sat)]，并且低于VDD。在该输入电压范围中，无法进行差分放大器12的P沟道恒电流MOS晶体管121的正常工作，因为该电压范围在允许输入电压范围之外。不过此时，由于差分放大器11的N沟道恒电流晶体管111工作于允许输入电压范围之内，因此信号从差分放大器11传递到AB类输出电路13，并且起到差分AB类放大电路的正常作用。
工作模式(2)对应于输入信号Vin(+)和Vin(-)的输入电压范围，它高于[Vgs1+Vds1(sat)]，并且低于VDD-[Vgs2+Vds2(sat)]。在该输入电压范围中，差分放大器11和12以及P沟道和N沟道恒电流MOS晶体管111和121位于允许输入电压范围内。因此，差分放大器11和12都能正常工作。信号从差分放大器11和12传递到AB类输出电路13，这样该电路就能正常起到差分AB类放大电路的作用。
工作模式(3)对应于输入信号Vin(+)和Vin(-)的输入电压范围，它等于或高于接地电压VSS，并且等于或低于[Vgs1+Vds1(sat)]。在该输入电压范围中，差分放大器11的N沟道恒电流MOS晶体管111在允许输入电压范围之外，这样它无法进行正常工作。不过此时，差分放大器12的P沟道恒电流MOS晶体管121在允许输入电压范围内。因此，输入信号被差分放大器12传递到AB类输出电路13，这样该电路就能正常起到差分AB类放大电路的作用。
这样，在该实施例的差分AB类放大电路中，即使该输入信号在允许输入电压范围之外，以便差分放大器11和12之一不能正常工作，但是其他差分放大器工作正常。因此，在从电源引脚VDD到接地引脚VSS的任何电压范围中，正如现有实施例，都可以将信号传给AB类输出电路13。也就是说，可以进行满摆幅输入。
另外，在如图2所示的第一现有实施例中，在差分AB类放大电路的差分放大部分中一般需要有叠合镜像电路。在如图3所示的第二现有实例中，需要有四个镜像输出MOS晶体管来控制差分AB类放大电路的AB类输出电路的一对P沟道和N沟道移位MOS晶体管的栅极电压。不过，本发明中不需要这些电路。结果，减少了差分AB类放大电路中的元件个数，并且不使用如图2和3中所示的电流I4至I7的电流路径。因此，减少了电路面积，并且可以实现驱动电路的高度集成和低功耗。特别是，显示单元的驱动电路的电路面积和低功耗大大减小，因为在显示单元驱动电路的数据线驱动电路中，每一个芯片使用了300至500个差分AB类放大电路。
接下来，讲述该实施例中驱动电路的共用偏置电路2的工作。该实施例中驱动电路的共用偏置电路2执行开关控制，其中P沟道和N沟道差分偏置电压、P沟道和N沟道恒电流偏置电压、以及P沟道和N沟道移位偏置电压在测试模式中被设置为电源电平或接地电平。
图3示出了该实施例中驱动电路的共用偏置电路2所进行的开关控制，并且在测试模式和正常工作模式中示出了开关的ON/OFF状态。需要指出的是，如图5所示的共用偏置电路2中每一个开关的ON/OFF状态示出了正常工作模式中的ON/OFF状态。
在如图5所示的共用偏置电路2中，三个开关22、33和34被接通。其他开关被关闭。P沟道和N沟道电流镜像电路23和24从多个输出引脚输出多个镜像电流，对应于恒电流21。P沟道和N沟道MOS晶体管27和28与差分放大器12和11的P沟道和N沟道恒电流MOS晶体管121和111一起，组成镜像电路，用于每一个沟道。P沟道和N沟道MOS晶体管27和28生成P沟道和N沟道差分偏置电压BP1和BN1作为阈值电压，用于二极管连接MOS晶体管的一个级，并且输出到P沟道和N沟道恒电流MOS晶体管121和111。P沟道和N沟道恒电流MOS晶体管121和111流经偏置电流I2和I1。
P沟道和N沟道MOS晶体管31和32与AB类输出电路13的P沟道和N沟道恒电流MOS晶体管133和134一起，组成电流镜像电路，用于每一个沟道。P沟道和N沟道MOS晶体管31和32生成P沟道和N沟道恒电流偏置电压BP2和BN2作为阈值电压，用于二极管连接MOS晶体管的一个级，并且输出到P沟道和N沟道恒电流MOS晶体管133和134。P沟道和N沟道恒电流MOS晶体管133和134流经偏置电流I3。
两个P沟道MOS晶体管37和38以及两个N沟道MOS晶体管39和40生成P沟道和N沟道移位偏置电压BP3和BN3作为阈值电压，用于二极管连接MOS晶体管的两级，并且输出到AB类输出电路13的P沟道和N沟道移位MOS晶体管135和136。这些P沟道和N沟道移位MOS晶体管135和136起到电平调节器的作用。
另外，在如图5所示的共用偏置电路2中，在测试模式中，三个开关22、33和34断开，并且其他开关接通。这样，共用偏置电路2中的所有电路电流路径被阻塞。而且N沟道和P沟道差分偏置电压BN1和BP1分别被开关打到接地电平和电源电平，P沟道和N沟道恒电流偏置电压BP2和BN2分别被开关打到接地电平和电源电平。另外，P沟道和N沟道移位偏置电压BP3和BN3分别被开关打到电源电平和接地电平。因此，在差分AB类放大电路1中，P沟道和N沟道恒电流MOS晶体管12和11被断开。另外，AB类输出电路13的P沟道和N沟道恒电流MOS晶体管133和134被接通。AB类输出电路13的P沟道和N沟道移位MOS晶体管135和136被断开。P沟道和N沟道输出级MOS晶体管131和132的栅极被固定在电源电平和接地电平，完全断开P沟道和N沟道输出级MOS晶体管131和132，这样差分AB类放大电路1的所有电路电流路径被断开。这样，在测试模式中，驱动电路的电路电流变为0，以便可以进行驱动电路的泄漏电流测量。
现有情况下，当使用差分AB类放大电路作为数据线驱动电路的输出电路时，为了在测试模式中断开所有的电路电流路径，P沟道和N沟道测试MOS晶体管位于P沟道输出级MOS晶体管131的栅极和电源引脚之间以及N沟道输出级MOS晶体管132的栅极和接地引脚之间，以将P沟道和N沟道输出级MOS晶体管131和132的栅极电压固定在电源电平和接地电平上。不过，在本发明的差分AB类放大电路中，P沟道和N沟道移位MOS晶体管135和136断开，并且P沟道和N沟道恒电流MOS晶体管133和134接通。结果，P沟道和N沟道输出级MOS晶体管131和132的栅极电压被固定在电源电平和接地电平上。与现有实例不同，不需要将P沟道和N沟道测试MOS晶体管添加进去。另外，对于差分AB类放大电路中的两个元件，电路面积减少了。特别是，显示单元的驱动电路的电路面积大大减小，因为在显示单元的驱动电路中，每一个芯片使用了300至500个差分AB类放大电路，并且显示单元的驱动电路可以被高度集成。
需要指出的是，如图5所示的该实施例的共用偏置电路是控制电路，其中使用许多开关，并且可以对其进行各种修正。
例如，图8为电路图，示出了本发明驱动电路中的共用偏置电路2的修正形式。在该修正的共用偏置电路2中，去掉了P沟道和N沟道MOS晶体管27和28、开关29和30以及P沟道和N沟道电流镜像电路的两个镜像输出MOS晶体管。与图5中所示的共用偏置电路相比，P沟道和N沟道电流镜像电路的输入引脚起到P沟道和N沟道差分偏置电压BP1和BN1的输出节点的作用。在该修正的共用偏置电路2中，P沟道和N沟道差分偏置电压BP1和BN1、P沟道和N沟道恒电流偏置电压BP2和BN2、以及P沟道和N沟道移位偏置电压BP3和BN3必须依序设计。不过，与图5所示的共用偏置电路相比，电路面积进一步减小。
另外，在上述实施例或修正中还讲述了具有多个差分AB类放大电路和共用偏置电路的驱动电路。不过，本发明并不受这些实施例的限制。在包括有多个差分AB类放大电路用于同时放大多个模拟信号以及共用偏置电路用于将偏置电压提供给多个差分AB类放大电路共用的处理电路中，可以取得驱动电路所能取得的相同效果。这一点是可以理解到的。
另外，在上述实施例中，讲述了包括有多个差分AB类放大电路的驱动电路。不过，本发明并不受这些实施例的限制。在其中差分AB类放大电路根据P沟道和N沟道偏置电压来接受控制各种电路中，可以取得驱动电路所能取得的相同效果。这一点是可以理解到的。
在本发明的驱动电路和处理电路中，在带有满摆幅输入/输出的差分AB类放大电路中，元件和电流路径的个数减少了。电路面积和功耗得到减少，并且可以实现驱动电路和处理电路的高度集成。也就是说，在本发明驱动电路中的差分AB类放大电路中，不需要有叠合镜像电路，尽管在图2所示的第一现有实例中的差分AB类放大电路的差分放大部分中它是需要的。另外，在图3所示的第二现有实例的差分AB类放大电路的AB类输出电路中用以控制P沟道和N沟道移位MOS晶体管的栅极电压所需的四个镜像输出MOS晶体管，在本发明中就不需要了。因此，差分AB类放大电路中的元件个数减少。另外，没有如图2和图3所示的电流I4～17的电流路径。因此，电路面积和功耗得到减少，并且可以实现驱动电路的高度集成。
另外，现有情况下，当使用差分AB类放大电路作为数据线驱动电路的输出电路时，为了在测试模式中断开所有的电路电流路径，将P沟道和N沟道测试MOS晶体管添加于P沟道输出级MOS晶体管的栅极和电源引脚之间以及N沟道输出级MOS晶体管的栅极和接地引脚之间，并且将P沟道和N沟道输出级MOS晶体管的栅极电压固定在电源电平和接地电平上。不过，在本发明的差分AB类放大电路中不需要将P沟道和N沟道测试MOS晶体管添加进去，并且差分AB类放大电路的元件个数也减少了两个，这样电路面积就减少了。特别是，在用于显示单元的驱动电路中，其中每一个芯片使用了300至500个差分AB类放大电路，驱动电路的电路面积和功耗大大减少了。
权利要求
1.一种驱动电路，包括多个差分AB类放大电路，连接在电压跟随器中，它们并联输入多个模拟信号，并且根据所述多个模拟信号并联驱动多个数据线；以及共用偏置电路，它生成所述第一偏置信号集和不同于所述第一偏置信号集的所述第二偏置信号集，其中所述多个差分AB类放大电路的每一个包括N沟道差分放大电路，位于电源引脚和接地引脚之间，它输入差分信号并且根据所述第一偏置信号集来将第一输出信号输出到第一输出线上；P沟道差分放大电路，位于所述电源引脚和所述接地引脚之间，与所述N沟道差分放大电路相并联，与所述N沟道差分放大电路相互独立工作，输入所述差分信号并且根据所述第一偏置信号集来将第二输出信号输出到第二输出线上；以及输出级电路，根据所述第二偏置信号集来从所述第一和第二输出信号中生成输出信号，并且将所述输出信号输出到输出引脚。
2.如权利要求1所述的驱动电路，其中所述N沟道差分放大电路包括根据所述第一偏置信号集的第一偏置信号来控制的N沟道电流源MOS晶体管，并且所述P沟道差分放大电路包括根据所述第一偏置信号集的第二偏置信号来控制的P沟道电流源MOS晶体管。
3.如权利要求2所述的驱动电路，其中所述共用偏置电路在测试模式中分别将所述第一和第二偏置信号设置为接地电压电平和电源电压电平。
4.如权利要求1所述的驱动电路，其中所述输出级电路包括一对P沟道和N沟道输出级MOS晶体管，其中所述P沟道输出级MOS晶体管连接在所述电源引脚和所述输出引脚之间，并且为其栅极提供了所述第一输出信号，并且所述N沟道输出级MOS晶体管连接在所述接地引脚和所述输出引脚之间，并且为其栅极提供了所述第二输出信号；一对P沟道和N沟道恒电流MOS晶体管，其中所述P沟道恒电流MOS晶体管连接在所述电源引脚和所述第一输出线之间，并且为其栅极提供了所述第二偏置信号集的第三偏置信号，并且所述N沟道恒电流MOS晶体管连接在所述接地引脚和所述第二输出线之间，并且为其栅极提供了作为所述第二偏置信号集的偏置信号中之一的第四偏置信号；以及P沟道和N沟道移位MOS晶体管，并联连接在所述第一和第二输出线之间，起到电平调节器的作用，其中为所述P沟道移位MOS晶体管的栅极提供了所述第二偏置信号集的第五偏置信号，并且为所述N沟道移位MOS晶体管的栅极提供了所述第二偏置信号集的第六偏置信号。
5.如权利要求4所述的驱动电路，其中在测试模式中所述共用偏置电路将所述第三至第六偏置信号分别设置为接地电压电平、电源电压电平、所述电源电压电平和所述接地电压电平。
6.如权利要求1至5中任何一个所述的驱动电路，其中所述共用偏置电路包括恒流源，位于所述电源引脚和所述接地引脚之间；一对P沟道和N沟道电流镜像电路，每一对P沟道和N沟道电流镜像电路根据所述恒流源的电路电流从多个电流镜像输出引脚输出多个镜像电流信号；以及一对P沟道和N沟道MOS晶体管，其中所述第一对的所述P沟道MOS晶体管连接于所述N沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述电源引脚之间，并且其栅极和漏极被共用连接起来，并且所述第一对的所述N沟道MOS晶体管连接于所述P沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述接地引脚之间，并且其栅极和漏极被共用连接起来，其中所述第一偏置信号集的所述第一和第二偏置信号分别从作为第一和第二节点的所述第一对的所述P沟道和N沟道MOS晶体管的所述栅极输出出来。
7.如权利要求6所述的驱动电路，其中所述共用偏置电路进一步包括第一开关，与所述恒流源串联连接起来；第二开关，与位于所述电源引脚和所述恒流源之间的所述P沟道电流镜像电路并联连接起来；第三开关，与位于所述接地引脚和所述P沟道与N沟道电流镜像电路之间的节点之间的所述N沟道电流镜像电路并联连接起来；第四开关，连接于所述该对所述P沟道MOS晶体管的所述栅极和所述电源引脚之间；以及第五开关，连接于所述该对所述N沟道MOS晶体管的所述栅极和所述接地引脚之间。
8.如权利要求7所述的驱动电路，其中所述第一开关在测试模式中被打开，并且所述第二至第五开关在所述测试模式中被关闭。
9.如权利要求1至5中任何一个所述的驱动电路，其中所述共用偏置电路包括恒流源，位于所述电源引脚和所述接地引脚之间；以及一对P沟道和N沟道电流镜像电路，每一对P沟道和N沟道电流镜像电路根据所述恒流源的电路电流从多个电流镜像输出引脚输出多个镜像电流信号，其中所述第一偏置信号集的所述第一和第二偏置信号分别从位于所述恒流源和所述P沟道电流镜像电路之间的第一节点和位于所述P沟道和N沟道电流镜像电路之间的第二节点输出出来。
10.如权利要求9所述的驱动电路，其中所述共用偏置电路进一步包括第一开关，与所述恒流源串联连接起来；第二开关，与位于所述电源引脚和所述恒流源之间的所述P沟道电流镜像电路并联连接起来；以及第三开关，与位于所述接地引脚和所述P沟道与N沟道电流镜像电路之间的节点之间的所述N沟道电流镜像电路并联连接起来。
11.如权利要求10所述的驱动电路，其中所述第一开关在测试模式中被打开，并且所述第二和第三开关在所述测试模式中被关闭。
12.如权利要求6所述的驱动电路，其中所述共用偏置电路进一步包括第二对P沟道和N沟道MOS晶体管；两个P沟道MOS晶体管的串联电路，串联连接于所述N沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述电源引脚之间，并且每一个的栅极和漏极共用连接起来；以及两个N沟道MOS晶体管的串联电路，串联连接于所述P沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述接地引脚之间，并且每一个的栅极和漏极共用连接起来，其中所述第二对的所述P沟道MOS晶体管连接于所述N沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述电源引脚之间，并且其栅极和漏极共用连接起来，其中所述第二对的所述N沟道MOS晶体管连接于所述P沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述接地引脚之间，并且其栅极和漏极共用连接起来，其中作为所述第二偏置信号集的一部分的所述第三和第四偏置信号分别从作为所述第二对的所述P沟道和N沟道MOS晶体管的所述栅极的第三和第四节点输出出来，并且作为所述第二偏置信号集的一部分的所述第五偏置信号从作为位于所述N沟道电流镜像电路一侧的所述串联电路的所述两个P沟道MOS晶体管之一的所述栅极的第五节点输出出来，并且作为所述第二偏置信号集的一部分的所述第六偏置信号从作为位于所述P沟道电流镜像电路一侧的所述串联电路的所述两个N沟道MOS晶体管之一的所述栅极的第六节点输出出来。
13.如权利要求12所述的驱动电路，其中所述共用偏置电路进一步包括第六开关，连接于所述第三节点和所述第二对所述P沟道MOS晶体管的所述栅极之间；第七开关，连接于所述第四节点和所述第二对所述N沟道MOS晶体管的所述栅极之间；第八开关，连接于所述第三节点和所述接地引脚之间；第九开关，连接于所述第四节点和所述电源引脚之间；第十开关，连接于所述第五节点和所述电源引脚之间；以及第十一开关，连接于所述第六节点和所述接地引脚之间。
14.如权利要求13所述的驱动电路，其中所述第六和第七开关在测试模式中被打开，并且所述第八至第十一开关在所述测试模式中被关闭。
15.如权利要求9所述的驱动电路，其中所述共用偏置电路进一步包括第二对P沟道和N沟道MOS晶体管；两个P沟道MOS晶体管的串联电路，串联连接于所述N沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述电源引脚之间，并且每一个的栅极和漏极共用连接起来；以及两个N沟道MOS晶体管的串联电路，串联连接于所述P沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述接地引脚之间，并且每一个的栅极和漏极共用连接起来，其中所述第二对的所述P沟道MOS晶体管连接于所述N沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述电源引脚之间，并且其栅极和漏极共用连接起来，其中所述第二对的所述N沟道MOS晶体管连接于所述P沟道电流镜像电路的所述多个电流镜像输出引脚之一和所述接地引脚之间，并且其栅极和漏极共用连接起来，其中作为所述第二偏置信号集的一部分的所述第三和第四偏置信号分别从作为所述第二对的所述P沟道和N沟道MOS晶体管的所述栅极的第三和第四节点输出出来，并且作为所述第二偏置信号集的一部分的所述第五偏置信号从作为位于所述N沟道电流镜像电路一侧的所述串联电路的所述两个P沟道MOS晶体管之一的所述栅极的第五节点输出出来，并且作为所述第二偏置信号集的一部分的所述第六偏置信号从作为位于所述P沟道电流镜像电路一侧的所述串联电路的所述两个N沟道MOS晶体管之一的所述栅极的第六节点输出出来。
16.如权利要求15所述的驱动电路，其中所述共用偏置电路进一步包括第六开关，连接于所述第三节点和所述第二对所述P沟道MOS晶体管的所述栅极之间；第七开关，连接于所述第四节点和所述第二对所述N沟道MOS晶体管的所述栅极之间；第八开关，连接于所述第三节点和所述接地引脚之间；第九开关，连接于所述第四节点和所述电源引脚之间；第十开关，连接于所述第五节点和所述电源引脚之间；以及第十一开关，连接于所述第六节点和所述接地引脚之间。
17.如权利要求16所述的驱动电路，其中所述第六和第七开关在测试模式中被打开，并且所述第八至第十一开关在所述测试模式中被关闭。
18.一种驱动电路，包括第一导电性的第一晶体管，耦合在第一电源线和输出节点之间；第二导电性的第二晶体管，耦合在所述输出节点和第二电源线之间；第一电流源，耦合在所述第一电源线和所述第一晶体管的控制栅之间；第二电流源，耦合在所述第二晶体管的控制栅和所述第二电源线之间；第三电流源，耦合在所述第一和第二晶体管的所述控制栅之间；第一放大器，具有接收第一信号的第一输入引脚，接收第二信号的第二输入引脚，和耦合到所述第一晶体管的所述控制栅的输出引脚；以及第二放大器，具有接收所述第一信号的第一输入引脚，接收所述第二信号的第二输入引脚，和耦合到所述第二晶体管的所述控制栅的输出引脚。
全文摘要
一种驱动电路，包括多个差分AB类放大电路和共用偏置电路。在电压跟随器中连接有多个差分AB类放大电路，它们并联输入多个模拟信号，并且根据多个模拟信号并联驱动多个数据线。共用偏置电路生成第一偏置信号集和不同于第一偏置信号集的第二偏置信号集。多个差分AB类放大电路的每一个包括N沟道差分放大电路、P沟道差分放大电路和输出级电路。N沟道差分放大电路位于电源引脚和接地引脚之间，它输入差分信号并且根据第一偏置信号集来将第一输出信号输出到第一输出线上。P沟道差分放大电路位于电源引脚和接地引脚之间，与N沟道差分放大电路相并联，与N沟道差分放大电路相互独立工作，输入差分信号并且根据第一偏置信号集来将第二输出信号输出到第二输出线上。输出级电路根据第二偏置信号集来从第一和第二输出信号中生成输出信号，并且将输出信号输出到输出引脚。
文档编号H03F3/26GK1607564SQ20041001199
公开日2005年4月20日 申请日期2004年9月27日 优先权日2003年9月26日
发明者岛谷淳 申请人:恩益禧电子股份有限公司