栅极驱动电路的制作方法
【专利摘要】在高电压CMOS技术中，电源电压通常高于最大允许栅极电压。在例如D类放大器的放大器和DC-DC转换器的切换输出级，需要快速地改变功率场效应晶体管的栅极。这需要一种栅极驱动器，能够传送较大电流，而不超过功率场效应晶体管的栅极上的最大允许电压。
【专利说明】栅极驱动电路
【技术领域】
[0001]本发明涉及一种用于切换功率晶体管电路的栅极驱动电路和切换功率晶体管电路的方法。更具体地，本发明涉及包括这种栅极驱动电路的音频放大器或DC-DC转换器，包括这种音频放大器的音频扬声器驱动器，或包含这种音频放大器的便携式电子设备。
【背景技术】
[0002]功率放大器通常在音频应用中用作扬声器驱动器。这种应用可能包括消费者、自动或便携式电子设备。将特定类型的功率放大器称作所谓的D类放大器。D类放大器是切换模式放大器，其中通过采用脉冲宽度调制(PWM)技术来在电源轨道电压(supply railvoltage)和地之间切换输出。在功率放大器中，习惯于将两个功率晶体管串联结构以形成输出或末级(end stage)。例如,在音频应用的情况下,接着将末级与扬声器相连接。
[0003]图1示出了 D类放大器输出级(也称作末级)的简化示意图。该简化示意图包括:两个互补功率场效应晶体管(FET)MpM11和用于产生驱动信号以控制栅极驱动器的控制逻辑。这里，栅极驱动器控制功率FET 1卩1111的栅极电压￥(；11、￥(^栅极驱动器能够切换输出级，并且在切换期间精确控制输出电压Vtot的改变速率。如美国专利US7271655所公开，这种控制能够确保最小或为零的停滞时间(deadtime)，该专利的内容通过全文引用合并与此。由于必须快速切换功率FET的要求，这种功率FET通常具有较大的栅极电容。因此，栅极驱动器需要能够源汇(source and sink)极高的峰值电流。
[0004]通常，如图2所示，栅极驱动器可以实现为使用FET的CMOS反相器。从放大器的主电源VSUP和地VGND流出栅极驱动器需要进行源汇的峰值电流。因为栅极驱动器必须能够源汇极高的峰值电流，栅极驱动器对输出级的切换能力具有一定影响。因此，必须针对特定放大器应用，适当地调整形成栅极驱动的FET大小，也就是说，必须设计FET的长度和览度。
[0005]对于图2的结构而言，由于要求功率FET Ml, Mh的栅极在放大器的电源Vsup和地Vgnd之间切换，电源电压不能超过形成该栅极驱动器Mffl/s卩、Mln7lp的FET的最大允许栅极源电压额定值。这样，以移动设备应用为例，将用于驱动内部扬声器和耳机输出的D类放大器直接与设备电池(例如，通常最大5.5V)相连接，以便最大化输出功率。如果有必要增加电源电压，则可以使用DC-DC升压器。
[0006]这种设计中使用的典型功率FET可以具有大于20V的漏极-源极击穿电压，而功率FET的最大栅极-源极电压通常大约3.3V的量级。因此，如果功率FET的漏极-源极击穿电压是20V，则有可能使用20V的电源电压。然而，根据图2的结构，电源电压20V同样呈现在功率FET的栅极和源极之间，其中栅极和源极之间的电压定额在3.3V。因此，由于栅极驱动器不能够源汇较大峰值电流，且功率FET的最大栅极源极电压将高于栅极驱动器FET的电压，超过该最大值可能永久性地损坏栅极驱动器。
[0007]图3示出了备选结构，由于栅极驱动器使用单独的低侧辅助电源电压，不存在与图2的结构相关联的问题。由于分离的辅助电源，限制了功率FET的栅极-源极两端出现的电压，使得所述电压不能超过栅极驱动器的电源电压。
[0008]可以使用两个单独电源电压VKEffl、Vkkp来实现这些辅助电源，低侧(low side)和高侧(high side)栅极驱动器各一个。可以使用集成在放大器芯片上的电压调节器来产生电源电压。然而，由于要求源汇较大的峰值电流，需要外部去耦电容器CKEeP、Ceegn以供应较大的峰值电流。实现该解决方案所需的附加组件可能增加管芯面积和成本。
[0009]描述了一种将功率晶体管的最大栅极电压限制为低于电源电压的安全值的栅极驱动器结构。
【发明内容】
[0010]公开了一种用于切换功率晶体管电路的栅极驱动器电路，包括:高侧部分和低侧部分，所述高侧部分和低侧部分中的每个包括:具有栅极端子的功率晶体管；第一开关和第二开关；电压传感器，布置为检测在所述功率晶体管栅极端子处的电压；其中所述电压传感器还布置为可切换地操作所述第一和第二开关，使得所述栅极端子在第一电压和第二电压之间切换。
[0011]根据实施例，描述了一种将功率晶体管的最大栅极电压限制为安全值的栅极驱动器结构，该安全值低于特定应用(例如，移动音频应用)所需的电源电压。可以直接从电源对栅极充电。感测电路检测栅极电荷何时接近最大允许值。当达到该最大值时，停止充电，将栅极与高阻抗参考电压相连接以防止其浮置。电压传感器可以布置为响应于输入电压超过阈值电压，可切换地操作所述第一和第二开关，其中输入电压是所述功率晶体管的栅极源极电压。
[0012]阈值电压可以是功率晶体管的最大栅极源极电压额定值。本领域技术人员将理解，可以依赖于特定应用选择阈值电压，阈值电压可能高于或低于栅极源极电压额定值。
[0013]同样公开了一种切换功率晶体管电路的方法，包括:检测功率晶体管栅极端子处的电压；以及切换第一和第二开关，使得所述栅极端子在第一电压和第二电压之间进行切换。
【专利附图】
【附图说明】
[0014]在附图和以下描述中，类似的附图标记表示类似的特征。
[0015]下文中，参考附图仅作为示例进一步描述本发明:
[0016]图1示出了根据现有技术的D类放大器输出级；
[0017]图2示出了根据现有技术的CMOS D类放大器输出级；
[0018]图3示出了根据现有技术的辅助栅极驱动器结构；
[0019]图4是功率放大器的栅极驱动器的低侧部分的说明；
[0020]图5是切换序列期间栅极驱动器信号的时序图；以及
[0021]图6是功率放大器的栅极驱动器结构的低侧部分的电路图。
【具体实施方式】
[0022]总体参考图4和6，应注意，为了清楚的目的，它们仅示出了栅极驱动器的低侧部分。附加地或替代地，可以包括互补的高侧部分。根据以下公开的教义，实现栅极驱动器的高侧部分对本领域技术人员而言是常规技术。
[0023]概述中，参考图4，所示低侧栅极驱动器包括充电开关Sqin和锁定开关SraN。如示例性所示，低侧栅极驱动器也包括附加开关，作为下拉晶体管Mm。本领域技术人员将认识至IJ，例如，可以使用电流或电压控制的开关或晶体管开关来实现这里所述的开关。
[0024]低侧栅极驱动器也包括比较器C0MP，由参考电压源Vkefn向低侧栅极驱动器供电。充电开关Saffl通过电流源Iqin可切换地将电源电压端子Vsup连接到低侧功率晶体管Ml的栅极和下拉晶体管Mm的漏极。将该比较器布置为电压传感器，确保在不超过功率FET 的栅极-源极电压的前提下的最大预定电压阈值。
[0025]锁定开关S_可切换地将参考电压端子Vkefn连接到功率FETM^的栅极和下拉晶体管Mm的漏极。参考电压电源端子Vkefn和电源电压端子Vsup可切换地连接到功率FET Ml的栅极和下拉晶体管Mm的漏极。应注意，布置充电开关Sqin和锁定开关SraN，使得不会将参考Vkffn和电源电压Vsup同时地连接到功率FET Ml的栅极或下拉晶体管Mln的漏极。
[0026]将比较器COMP连接到功率FET Ml和下拉晶体管Mm。将比较器COMP的负端子连接到功率FET 的源极和下拉晶体管Mm的源极。将下拉晶体管布置为由控制信号来确定在导通状态和截止状态之间切换，下文进一步讨论。
[0027]将比较器COMP的正端子连接到功率FET Ml的栅极和下拉晶体管Mln的漏极。将下拉晶体管Mln的源极连接到功率FET Ml的源极，将下拉晶体管Mln的漏极连接到功率FETMl的栅极。
[0028]将充电开关Sqin和锁定开关SraN相连接，使得它们共享连接到下拉晶体管Mln的漏极和功率FET 的栅极的公共节点。将下拉晶体管Mm的栅极连接到状态机(statemachine)(未示出)，该状态机提供图4、5和6所示的控制信号“放电”。
[0029]下拉晶体管Mm可以是η沟道晶体管，以将功率FET 的栅极-源极短接。备选地，可以使用P沟道晶体管，然而必须使下拉晶体管仏，的栅极相对地为负，以实现相同功能。备选地，可以使用电流或电压控制开关。
[0030]如上所述，实施例中，与图4所示低侧栅极驱动器具有相同布局的栅极驱动器高侧部分(未示出)可以包括与低侧相同的电路元件，即:充电开关和锁定开关；比较器；下拉晶体管；参考电压源；以及电流源，以和上述低侧部分相同的方式结构其中的每个。对于针对所讨论的低侧结构提供的电路元件而言，这些电路元件可以是附加的或备选的。在高侧驱动器的情况下，应将电路元件连接到该高侧功率fetmh。因此，本领域技术人员应理解，高侧与低侧互补，使得将P型晶体管交换为η型晶体管。不是晶体管的电路元件与这里所述的低侧部分的电路元件相同。
[0031]可以参考图5理解栅极驱动器的操作。图5是功率FET Ml的接通序列的时序图，示出了上述控制信号和向功率FET 施加的电压VGL。操作中，低侧栅极驱动器布置为根据控制信号“充电”、“锁定”、“放电”和“准备好”来导通和截止功率FET Ml,使得功率FET Ml可以驱动放大器的输出V.。
[0032]为了导通功率FET Ml,使得将放大后的信号呈现在输出端子Vqut处，通过在下拉晶体管Mln的栅极处的逻辑“低”控制信号“放电”来截止下拉晶体管Mm。作为下拉晶体管Mln截止的结果，任何电流将下拉晶体管Mm旁路，流向功率FET Ml的栅极和比较器COMP的正端子。
[0033]与此同时，当将“低”控制信号“放电”施加到下拉晶体管的栅极时，由逻辑“高”控制信号“充电”接通充电开关SCHN。可以通过任何适当手段来产生控制信号“充电”和“放电”。例如，可以通过逻辑状态机(未示出)来产生控制信号“充电”和“放电”，如本领域所公知，可以通过硬件或软件实现逻辑状态机。
[0034]现将功率FET Ml的栅极连接到电源电压VSUP，由电流Ichn来对功率FET Ml充电，并且导通功率FET Ml。
[0035]当功率FET 的栅极电压Vei与比较器COMP的阈值电压Vesmx相交时，比较器COMP触发并产生控制信号“准备好”。控制信号“准备好”导致控制信号“充电”变“低”，控制信号“锁定”变“高”，由此分别关断充电开关Sqin并且接通锁定开关SraN。
[0036]由于“低” “放电”信号而关断下拉晶体管Mm，停止对功率FETM^的栅极充电，并且将参考电压Vkefn施加到功率FET Ml的栅极。如果参考电压Vkefn等于比较器COMP的阈值电压Vcsmax，则由于接通锁定开关Smn而导致功率FET Ml的栅极电压Va与阈值电压Vkmax相同，流过锁定开关Smn的电流是可忽略的。
[0037]在这种类型的电路中，由于应对应用的功率需求所需的设备的相对较大尺寸，功率FET 通常具有较大栅极电容(通常为几百皮法)。由于较大栅极电容，功率FET MJ勺栅极电压在关断充电开关Sqin之后仍保持稳定，停止对功率FET 的栅极的充电。这是由于功率FETMJ勺开关时间与其栅极电容成正比。换言之，如果停止流向栅极和从栅极流出的所有电流，则不改变栅极电容上的电荷，因此栅极电容上的电压保持相同。然而，由于泄露电流(例如，栅极泄露电流)，栅极电压从充电值浮动或漂移，且因为泄露电流通常较小(例如通常为纳安培)，这种漂移通常是慢(在电子设备操作中，可以是I到5秒的范围)处理。
[0038]因此，由于在停止对功率FET M1的栅极充电时栅极浮动，也就是说栅极具有极高的DC阻抗，接通“锁定”信号的时间可以是宽松的。然而，由于较大电容，因为所提及的泄露电流而仅能够非常慢地改变(例如，放电)。因此，无需立即用“锁定”信号设置功率FETM1的栅极电压。所以从关断充电开关到接通锁定开关的时间是宽松的。
[0039]此外，由于功率FET 勺栅极已在充电而导致参考电压电源VkefnF需要供应较大峰值电流，功率FET Ml的栅极可以是高阻抗节点，使得不需要低阻抗缓冲或电压调节器。
[0040]由功率FET Ml的最大栅极源极电压额定值来确定比较器COMP的阈值电压VesMAX。可以选择比较器COMP的阈值电压VesMX，使得它等于功率FET的最大栅极源极电压额定值。备选地，可以选择阈值电压Vesmx，使得它小于功率FET 的栅极源极电压额定值。为了截止功率FET Ml使得放大后的信号不会呈现在输出端子Vott处，通过在下拉晶体管Mm的栅极处的控制信号“放电”来接通下拉晶体管Mm，并且通过控制信号“充电”和控制信号“锁定”来分别关断充电开关Sqin和锁定开关SraN。作为通过接通下拉晶体管Mln来对功率FET Ml的栅极放电的结果，短接功率FET M1的栅极-源极，对栅极电容进行完全放电。
[0041]本领域技术人员将认识到可以通过任何适合手段来产生控制信号，例如逻辑状态机(未示出)。布置逻辑状态机使得以正确序列和时序产生信号转换。本领域技术人员同样应认识到，可以通过电平转移电路(未示出)将控制信号施加至开关。
[0042]在通过FET实现充电开关Schn和锁定开关S.的情况下，由特定FET的阈值电压来确定接通或断开该开关所需的控制信号电平是“高”或“低”。类似地，同样可用于选择下拉晶体管Mln和功率FETMp
[0043]在实施例中，如图6的电路图所示，可以使用较小参考电流源Ikefi^P较高欧姆电阻器Rkefn来实现参考电压源VKEFN。去耦电容器Ckefn允许参考电压源Vkefn向产生正确控制信号所需的其它逻辑电路供电，例如电平转移电路、复用器。
[0044]可以使用标准PMOS晶体管Mmn来实现锁定开关S_，并且可以使用标准PMOS晶体管Maffl来实现充电开关。类似于下拉晶体管Mm，源极、栅极和漏极端子电压决不能高于功率FET M1的栅极电压，使得可以使用低电压额定值的FET，其趋向于使用远小于具有高电压额定值的FET。可以通过单个PMOS晶体管Maffl来实现充电开关Sqin和电流源Iaffl 二者，其中漏极源极电压可以等于电源电压VSUP，使得它与功率FET M1的漏极-源极电压额定值相同。通过用高于FET阈值电压的适合有限电压驱动Mqin的栅极，漏极电流将饱和，从而用作电流源。
[0045]电压源电阻器Rkefn的高阻抗缓解参考电压源Vkefn和比较器COMP的阈值电压Vesmx之间的关系，令参考电压Vkefn并非必须精确等于VesMAX。当接通锁定开关Smn时，功率FET Ml的栅极电压Va将收敛为参考电压源VKEFN。在栅极驱动器的正常操作下，也就是放大器的正常操作下，响应于来自放大器级(未示出)的输入信号来周期性地导通和截止功率FET Ml,所以将功率FET M1的栅极驱动(或锁定)至参考电压源Vkefn的效果是可忽略的。例如，在测试期间，当永久性地导通功率FET Ml时，由于泄露而导致浮点上的电压能够游离并能够获得可对电路造成损坏的值，参考电压源Vkefn防止功率FET Ml的栅极浮动。
[0046]上述组件和功能可以实现在单个集成电路上。
[0047]在以下描述中，本领域技术人员应认识到术语“低”和“高”的使用可以表示逻辑低(也就是O)和逻辑高(也就是I)。此外，高低指示高控制信号高于低控制信号。
[0048]在所附独立权利要求中描述了本发明的特定和优选方面。来自从属权利要求和/或独立权利要求的特征的组合可以适当地结合，而不仅限于权利要求中所述。
[0049]本公开的范围包括任何新型特征、或这里明示或暗示所述的特征的组合，或它们的任何衍生物，而无论是否涉及要求保护的发明或是否缓解由本发明解决的任何问题或所有问题。 申请人:在此注意到，在执行该应用或执行从中得到的任何这种其它应用期间，可以将新权利要求表达为这种特征。具体地，参考所附权利要求，来自从属权利要求的特征可以与独立权利要求的特征相结合，来自各独立权利要求的特征可以以任何适合方式组合，不仅限于权利要求所枚举的特定组合。
[0050]也可以将在单独实施例的上下文中描述的特征提供为单个实施例的组合。相反地，为了简便起见，单个实施例的上下文中所述的多种特征也可以提供为单独的，或提供为任何适合的子组合。
[0051]在以上描述中，术语所连接或连接表示电连接。
[0052]为了完整性的目的，也注意术语“包括”不排除其他元素或步骤，术语“一个”或“一”不排除多个，单个处理器或其它单元可以实现权利要求所述的若干装置的功能，不应将权利要求所述的参考符号理解为限制权利要求的范围。
【权利要求】
1.一种用于切换功率晶体管电路的栅极驱动器电路，所述功率晶体管电路包括: 高侧部分和低侧部分，其中所述高侧部分和低侧部分中的至少一个包括: 第一开关和第二开关； 电压传感器，布置为检测在所述功率晶体管栅极端子处的电压；其中所述电压传感器还布置为可切换地操作所述第一和第二开关，使得所述栅极端子在第一电压和第二电压之间切换。
2.根据权利要求1所述的栅极驱动器电路，还包括第三开关，布置为可切换地操作所述功率晶体管。
3.根据权利要求1所述的栅极驱动器电路，其中所述电压传感器布置为产生控制信号，以便可切换地操作所述第一和所述第二开关。
4.根据权利要求3所述的栅极驱动器电路，其中所述电压传感器布置为响应于超过阈值电压的输入电压，可切换地操作所述第一和第二开关，其中输入电压是所述功率晶体管的栅极源极电压。
5.根据权利要求4所述的栅极驱动器电路，其中所述电压传感器是比较器。
6.根据权利要求4所述的栅极驱动器电路，其中所述阈值电压是功率晶体管的最大栅极源极电压额定值。
7.根据任一前述权利要求所述的栅极驱动器电路，其中所述第一和第二开关布置为使得禁止同时导通第一和第二开关。
8.根据任一前述权利要求所述的栅极驱动器电路，其中第一开关可切换地布置为向功率晶体管的栅极端子施加第一电压，第二开关可切换地布置为向功率晶体管的栅极端子施加第二电压。
9.根据权利要求1或8所述的栅极驱动器电路，其中第一电压是电源电压，第二电压是闻阻抗参考电压。
10.一种音频放大器，包括任一前述权利要求所述的栅极驱动器电路。
11.一种音频扬声器驱动器，包括权利要求10所述的音频放大器。
12.一种便携式电子设备，包括权利要求11所述的音频扬声器驱动器。
13.—种DC-DC转换器，包括权利要求1到9之一所述的栅极驱动器电路。
14.一种切换功率晶体管电路的方法，包括:检测功率晶体管栅极端子处的电压；以及切换第一和第二开关，使得所述栅极端子在第一电压和第二电压之间切换。
【文档编号】H03F3/217GK104135237SQ201410180529
【公开日】2014年11月5日 申请日期:2014年4月28日 优先权日:2013年4月30日
【发明者】马克·伯克豪特, 保卢斯·皮特鲁斯·弗兰西斯特斯·马里亚·布鲁因 申请人:Nxp股份有限公司