专利名称：栅极驱动电路的制作方法
技术领域：
本发明涉及驱动半导体开关元件的栅极驱动电路，特别涉及能够使半导体开关元件高速地进行开关的栅极驱动电路。
背景技术：
在以往的栅极驱动电路中，作为半导体开关元件MOSFET (Metal-Oxide-Semicondu ctor Field-Effect Transistor，金属氧化物半导体场效应晶体管)的栅极驱动电路，一般使用串联连接了晶体管、MOSFET的缓冲器电路。在该电路中，通过对缓冲器的基准电位施加负偏置，从而在MOSFET截止时能够使栅极电压成为负，所以能够防止半导体开关元件的开关的误动作(例如，参照专利文献1)。专利文献1 日本特开平7-M5557号公报(第3页、第1图)
发明内容
半导体开关元件在开关时的过渡状态期间产生传导损耗。伴随半导体开关元件的大容量化，传导损耗也会增加，但以往通过半导体开关元件的高速开关化来使过渡状态期间缩短，并降低了传导损耗。近年来，伴随利用宽带隙半导体形成的半导体开关元件的实用化，能够实现更高速的开关，期待降低传导损耗。但是，存在如下问题=MOSFET的驱动电路的驱动能力不足，无法使半导体开关元件的能力充分发挥。另外，为了降低与半导体开关元件的大容量化相伴的传导损耗，通过减小半导体开关元件的导通电阻而降低了传导损耗。 但是，一般情况下，导通电阻值与半导体开关元件的开关阈值电压处于折衷选择关系，如果减小导通电阻，则半导体开关元件的阈值电压也会降低而易于受到噪声的影响，存在开关的误动作的可能性变高这样的问题。本发明是为了解决上述那样的课题而完成的，其目的在于得到一种能够使半导体开关元件高速地进行开关的栅极驱动电路。本发明涉及的栅极驱动电路，具备缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动半导体开关元件；第1直流电压源，该第1直流电压源的正极被连接于导通用开关元件的源极或者发射极，负极被连接于栅极驱动电路的基准电位；以及第2直流电压源，该第2直流电压源的正极被连接于截止用开关元件的源极或者发射极，负极被连接于基准电位。另外，本发明所涉及的栅极驱动电路，具备缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动半导体开关元件；直流电压源，该直流电压源的正极被连接于导通用开关元件的源极或者发射极，负极被连接于栅极驱动电路的基准电位；以及驱动逻辑，对导通用开关元件的栅极以及截止用开关元件的栅极输出电压脉冲，所述驱动逻辑进行如下控制中的至少一方控制将电压脉冲的高电位侧比导通用开关元件的源极的电位高地输出的控制、以及将电压脉冲的低电位侧比截止用开关元件的源极的电位低地输出的控制。
由于本发明具备缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动半导体开关元件；第1直流电压源，正极被连接于导通用开关元件的源极或者发射极，负极被连接于栅极驱动电路的基准电位；以及第2直流电压源，正极被连接于截止用开关元件的源极或者发射极，负极被连接于基准电位，所以能够使截止用开关元件高速地断开，能够使半导体开关元件高速地接通。
图1是本发明的实施方式1中的栅极驱动电路的概略的结构图。图2是以往的栅极驱动电路的概略的结构图。图3是示出以往的栅极驱动电路的N沟道MOSFET的栅极-源极间电压的过渡响应波形的一个例子的图。图4是示出N沟道MOSFET的漏极电流与栅极-源极间电压的代表性的关系的一个例子的图。图5是示出本发明的实施方式1中的栅极驱动电路的N沟道MOSFET的栅极-源极间电压的过渡响应波形的图。图6是本发明的实施方式2中的栅极驱动电路的概略的结构图。图7是本发明的实施方式3中的栅极驱动电路的概略的结构图。图8是示出本发明的实施方式3中的栅极驱动电路的P沟道MOSFET的栅极-源极间电压的过渡响应波形的图。图9是本发明的实施方式3中的另一栅极驱动电路的概略的结构图。图10是本发明的实施方式4中的栅极驱动电路的概略的结构图。图11是示出本发明的实施方式4中的从驱动逻辑输出的栅极电压的输出波形的第一例的图。图12是示出本发明的实施方式4中的从驱动逻辑输出的栅极电压的输出波形的第二例的图。图13是示出本发明的实施方式4中的从驱动逻辑输出的栅极电压的输出波形的第三例的图。(符号说明)1、11、14、15、18、21 栅极驱动电路；2 =P 沟道 MOSFET ；3 :N 沟道 MOSFET ；4 缓冲器；5 基准电位；6、12、13、16、17、22 直流电压源；7 导通时栅极电阻；8 截止时栅极电阻；9、19 驱动逻辑；10 =MOSFET0
具体实施例方式实施方式1.图1是本发明的实施方式1中的栅极驱动电路的概略的结构图。栅极驱动电路1 驱动作为半导体开关元件的M0SFET10。在图1中，栅极驱动电路1包括作为驱动M0SFET10 的缓冲器电路的缓冲器4、第1直流电压源6、以及第2直流电压源12。缓冲器4具有P沟道M0SFET2，该P沟道M0SFET2是被图腾柱(totem-pole)连接而互补地导通、截止的导通用开关元件；以及N沟道M0SFET3，该N沟道M0SFET3是截止用开关元件。通过接通作为导通用开关元件的P沟道M0SFET2，从而M0SFET10导通，通过接通作为截止用开关元件的N沟道M0SFET3，从而M0SFET10截止。第1直流电压源6的正极与 P沟道M0SFET2的源极连接，负极与栅极驱动电路1的基准电位(VS)5连接。另外，第2直流电压源12的正极与N沟道M0SFET3的源极连接，负极与栅极驱动电路1的基准电位5连接。第2直流电压源12能够使N沟道M0SFET3的源极电位上升至高于基准电位5。另外，栅极驱动电路1具备M0SFET10的导通时栅极电阻7、截止时栅极电阻8、 以及驱动逻辑9，该驱动逻辑9取入驱动信号(SD)并向P沟道M0SFET2的栅极以及N沟道 M0SFET3的栅极输出栅极电压。驱动逻辑9还与第1直流电压源6的正极连接，从第1直流电压源6接受直流电压的供给。另外，驱动逻辑9还与基准电位5连接。从驱动逻辑9输出的栅极电压为了使P沟道M0SFET2以及N沟道M0SFET3互补地导通、截止，成为交替变化高电位(例如，直流电压Vout)和低电位(例如，基准电位)的电压脉冲。如果栅极电压成为高电位，则P沟道M0SFET2成为导通状态，M0SFET10成为导通状态。如果栅极电压成为低电位，则N沟道M0SFET3成为导通状态，MOSFET10成为截止状态。在说明实施方式1之前，为了很好地理解本发明，说明以往的一般的栅极驱动电路。图2是示出以往的栅极驱动电路的一个例子的概略的结构图。在实施方式1中的栅极驱动电路1中，设置于N沟道M0SFET3与基准电位5之间的第2直流电压源12的正极被连接到N沟道M0SFET3的源极。另一方面，在以往的栅极驱动电路21中，设置于N沟道 M0SFET3与基准电位5之间的直流电压源22的负极被连接到N沟道M0SFET3的源极，这一点是与实施方式1的相异点。对于其他结构，实施方式1中的栅极驱动电路1和以往的栅极驱动电路21是相同的。在这样的以往的栅极驱动电路21中，在作为驱动对象的M0SFET10为截止状态时， 由于直流电压源22而M0SFET10的栅极-源极间电压(以下，记载为Vgs)相对于基准电位 5成为负偏置状态。因此，能够防止噪声所致的M0SFET10的开关的误动作。在此，关注接通 M0SFET10时的缓冲器4的动作。为了接通M0SFET10，首先，需要在断开缓冲器4的N沟道 M0SFET3之后使P沟道M0SFET2导通。为了高速地接通M0SFET10，优选是，尽可能在短时间内断开N沟道M0SFET3。图3示出断开N沟道M0SFET3时的N沟道M0SFET3的Vgs的过渡响应波形的一个例子。在图3中，纵轴是Vgs，表示将源极电位施加到N沟道M0SFET3的栅极-源极间的电位差。在此，在图2所示的栅极驱动电路21的情况下，相当于Vgs = OV的电位成为针对基准电位5减去由直流电压源22提供的直流电压Vbuffer而得到的电位。N沟道M0SFET3在 Vgs变得小于一定的阈值电压(以下，记载为Vth)时断开，但根据使N沟道M0SFET3截止之后至断开为止的迁移时间即下降时间(以下，记载为toff)而Vgs的电压变化率(斜率)dV/ dt不同。图4示出N沟道MOSFET的漏极电流(以下，记载为Id)与Vgs的代表性的关系的一个例子。从图4所示的Id与Vgs的关系可知，如果Vgs变大，则Id的电流变化率变大。 即，在增大Vth时，电流变化率也大，所以能够尽快切断Id。因此，N沟道M0SFET3的toff 会缩短。toff是作为驱动对象的M0SFET10的上升时间的一部分，所以为了对M0SFET10进行高速驱动，需要缩短N沟道M0SFET3的toff。接下来，说明本实施方式的栅极驱动电路的动作。在本实施方式的栅极驱动电路1中，能够利用第2直流电压源12施加的电压(以下，记载为Vnbuffer)，使N沟道M0SFET3 的源极电位比基准电位5上升Vnbuffer。另外，由于N沟道M0SFET3的源极电位上升 Vnbuffer,所以将从驱动逻辑9输出的栅极电压的高电位侧也相对地高Vnbuffer地进行设定，输出Vout+Vnbuffer的栅极电压。由此，即使由于第2直流电压源12而N沟道M0SFET3 的源极电位上升，导通动作时的N沟道M0SFET3的Vgs也被设定为相同的值。另外，Vout, Vnbuffer可以与N沟道M0SFET3的规格相配地任意设定。如果示出一个例子，则可以将 Vout设定为15V、将Vnbuffer设定为5V。当然，不限于该电压值。图5示出栅极驱动电路1中的N沟道M0SFET3断开时的N沟道M0SFET3的Vgs的过渡响应波形。在图5中，纵轴是Vgs，示出对N沟道M0SFET3的栅极-源极间施加的电位差。图中的虚线是不具备第2直流电压源12的情况(情况幻，与图3所示的过渡响应波形相同。另外，图中的实线是具备第2直流电压源12的情况(情况1)。源极电位是与N 沟道M0SFET3的导通、截止动作无关而恒定的电位(+Vnbuffer)。在N沟道M0SFET3的导通动作时，栅极电位被设定为相对源极电位高Vout，但在截止动作时，栅极电位相对源极电位低Vnbuffer。因此，在N沟道M0SFET3开始进行断开动作的情况下，Vgs从+Vout变化至-Vnbuffer。S卩，相比于不具备第2直流电压源12的情况，大幅变化Vnbuffer量。这样， 通过具备第2直流电压源12能够使Vgs以Vout+Vnbuffer的电压差发生变化，但实际上对 N沟道M0SFET3的栅极-源极间施加的最大电压是Vout，与不具备第2直流电压源12的情况相同。即，无需变更N沟道M0SFET3的导通动作时的Vgs的耐电压的规格。如图5所示，由于不论有无第2直流电压源12，断开后的Vgs变化的时间常数都不变化，所以在增大Vgs的电压变化时，能够增大电压变化率。因此，相比于不具备第2直流电压源12的情况，在具备第2直流电压源12而使源极电压提高了 Vnbuffer时，N沟道 M0SFET3的Vgs更快达到Vth,能够使Vgs达到Vth的时间缩短Δ toff。另外，相比于不具备第2直流电压源12的情况，还能够提高到达Vth时的Vgs的电压变化率，能够缩短toff。 这样，不变更N沟道M0SFET3的导通时的Vgs的值就能够使断开动作时的栅极电位大幅变化Vnbuffer量，所以能够高速地断开N沟道M0SFET3。因此，直到使P沟道M0SFET2导通为止的时间变短，能够使M0SFET10高速地接通。另外，在本实施方式中，虽然没有将N沟道M0SFET3的源极设为负偏置，但成为驱动对象的M0SFET10的Vth根据用途、种类而不同，施加在M0SFET10的噪声的大小也根据使用环境而大幅不同。因此，在M0SFET10的Vth相对噪声充分具有余量、或者噪声充分小的情况下，不需要使Vgs积极地接近O [V]、或者不需要设为负偏置。如上所述，通过采用将第2直流电压源12的正极连接到N沟道M0SFET3的源极的结构，能够使N沟道M0SFET3高速地断开，栅极驱动电路1能够高速驱动M0SFET10。实施方式2.图6是本发明的实施方式2中的栅极驱动电路的概略的结构图。在图6中，附加了与图1相同的符号的部分相当于相同或者与其相当的部分，这在说明书的全文中是共同的。与实施方式1不同的点在于本实施方式的栅极驱动电路11具备第3直流电压源13， 该第3直流电压源13的正极与M0SFET10的源极连接，负极与基准电位5连接。当将第3直流电压源13施加的电压设为Voffset时，第3直流电压源13能够使 MOSFET10的源极电位比基准电位5上升Voffset，能够调节M0SFET10的Vgs。例如，通过以成为Vnbuffer < Voffset的关系的方式调节M0SFET10的Vgs，从而能够将M0SFET10的截止时的Vgs设为负偏置。通过设为负偏置，能够防止噪声所致的M0SFET10的误动作。这样，通过将第2直流电压源12的正极连接到N沟道M0SFET3的源极，将第3直流电压源13的正极连接到M0SFET10的源极，从而栅极驱动电路11能够同时实现使N沟道 M0SFET3高速地断开而对M0SFET10进行高速驱动的功能、和防止噪声所致的M0SFET10的误动作的功能。另外，Vnbuffer与Voffset的关系不限于Vnbuffer < Voffset，考虑噪声耐量等而可以任意地设定。实施方式3.图7是本发明的实施方式3中的栅极驱动电路的概略的结构图。与实施方式2 不同的点在于在本实施方式的栅极驱动电路14中，将第4直流电压源16插入到P沟道 M0SFET2与第1直流电压源17之间，该第4直流电压源16的正极与第1直流电压源17的正极连接、负极与P沟道M0SFET2的源极连接。实施方式1以及实施方式2中的栅极驱动电路加快M0SFET10的接通的速度，但如果还能够加快M0SFET10的断开的速度，则还能够进一步享受M0SFET10的开关损耗降低等优点。本实施方式的栅极驱动电路为了加快M0SFET10 的断开，而加快缓冲器4的P沟道M0SFET2的断开速度。在图7中，第1直流电压源17的负极与基准电位5连接，第4直流电压源16的正极和第1直流电压源17的正极彼此相连接。从第4直流电压源16产生的直流电压(以下，记载为Vpbuffer)被设定为比从第1直流电压源17产生的直流电压Vout低。在这样的栅极驱动电路14的结构中，通过第4直流电压源16施加的电压Vpbuf fer，能够使P沟道M0SFET2的源极电位比第1直流电压源17与第4直流电压源16的连接点的电位下降 Vpbuffer。由于P沟道M0SFET2的源极电位下降Vpbuffer，所以将第1直流电压源17的电压设定为相对地高Vpbuffer。将从驱动逻辑9输出的栅极电压的高电位侧也设定为相对地高Vpbuffer，输出Vout+Vpbuffer的栅极电压。由于将第1直流电压源17的电压设定为相对地高Vpbuffer，所以即使由于第4直流电压源16而源极电位下降Vpbuffer，导通动作时的P沟道M0SFET2的Vgs也被设定为相同值。Vout、Vpbuffer可以与P沟道M0SFET2的规格相配地任意设定。另外，关于第2直流电压源12以及第3直流电压源13的动作，由于与实施方式2相同，所以省略说明。图8示出栅极驱动电路14中的P沟道M0SFET2断开时的Vgs的过渡响应波形。在图8中，纵轴是Vgs，表示对P沟道M0SFET2的栅极-源极间施加的电位差。图中的虚线是不具备第4直流电压源16的情况(情况4)，与图3所示的过渡响应波形相同。另外，图中的实线是具备第4直流电压源16的情况(情况3)。源极电位是与P沟道M0SFET2的导通、 截止动作无关而恒定的电位。在本实施方式中，在P沟道M0SFET2的导通动作时，栅极电位被设定为相对源极电位低Vout，但在截止动作时，栅极电位相对源极电位高Vpbuffer。因此，在P沟道M0SFET2开始进行断开动作的情况下，Vgs从-Vout变化至+Vpbuffer。即，相比于不具备第4直流电压源16的情况，大幅变化Vpbuffer量。这样，通过具备第4直流电压源16，能够使Vgs以Vout+Vpbuffer的电压差发生变化，但实际上对P沟道M0SFET2的栅极-源极间施加的最大电压是Vout，与不具备第4直流电压源16的情况相同。即，无需变更P沟道M0SFET2的导通动作时的Vgs的耐电压的规格。如图8所示，由于无论有无第4直流电压源16，断开后的Vgs变化的时间常数都不变化，所以在增大Vgs的电压变化时，能够提高电压变化率。因此，相比于不具备第4直流电压源16的情况，在具备第4直流电压源16并将源极电压提高了 Vpbuffer时，P沟道 M0SFET2的Vgs更快地达到Vth，能够使Vgs达到Vth的时间缩短Atoff。另外，相比于不具备第4直流电压源16的情况，还能够提高到达Vth时的Vgs的电压变化率，能够缩短toff。 如此，不变更P沟道M0SFET2的导通时的Vgs的值就能够使断开动作时的栅极电位大幅变化Vpbuffer量，所以能够使P沟道M0SFET2高速地断开。因此，直到使N沟道M0SFET3导通为止的时间变短，能够使M0SFET10高速地断开。另外，如实施方式1、2中的说明，利用第2直流电压源12使N沟道M0SFET3的源极电位比基准电位5上升，从而能够缩短直到N沟道M0SFET3断开为止的时间。进而，如实施方式2中的说明，能够通过第3直流电压源13调节作为驱动对象的M0SFET10的Vgs，能够防止M0SFET10的误动作。另外，与实施方式1同样地，在M0SFET10的Vth相对噪声充分具有余量、或者噪声充分小的情况下，无需具备第3直流电压源13来将Vgs设为负偏置。另外，在仅以使M0SFET10高速地断开为目的的情况下，也可以如图9所示那样的栅极驱动电路15那样采用不具备第2直流电压源12的结构。如上所述，通过将第4直流电压源16的负极连接到P沟道M0SFET2的源极，将第 2直流电压源12的正极连接到N沟道M0SFET3的源极，从而能够使P沟道M0SFET2以及N 沟道M0SFET3分别高速地断开，栅极驱动电路14能够对M0SFET10进行高速驱动。另外，通过将第3直流电压源13的正极连接到作为驱动对象的M0SFET10的源极，从而能够防止噪声所致的M0SFET10的误动作。实施方式4.在实施方式1 实施方式3中，使用了如下方法为了提高缓冲器的开关速度，用直流电压源使缓冲器内部的MOSFET的源极电位偏移，不改变导通时的Vgs的值而使栅极电位大幅变化。作为不改变导通时的Vgs的值而使栅极电位大幅变化的方法，有对从驱动逻辑输出到缓冲器的栅极电压进行调节的方法，能够进行同样的动作。图10是本发明的实施方式4中的栅极驱动电路的概略的结构图。与实施方式2不同的点在于本实施方式的栅极驱动电路18不具备将正极连接到P沟道MOSFET的源极的直流电压源，代替驱动逻辑9 而具备驱动逻辑19。在图10中，为了使缓冲器4的开关高速化，设计了从驱动逻辑19输出的栅极电压。另外，P沟道M0SFET2的源极电位与第1直流电压源6的输出电压(以下，记载为Vdc) 相同。另外，N沟道M0SFET3的源极电位与基准电位5相同。图11示出从驱动逻辑19输出的栅极电压的输出波形的第一例。如图11所示，从驱动逻辑19输出的栅极电压是电压脉冲，将电压脉冲的高电位侧控制为相对于作为P沟道 M0SFET2的源极电位的Vdc高偏移电压量(以下，记载为Vpod)。P沟道M0SFET2的源极电位被固定为Vdc，栅极电位反复从Vdc+Vpod至基准电位5的变化，进行P沟道M0SFET2的导通、截止动作。即，不使P沟道M0SFET2的导通动作时的Vgs高于Vdc，就能够使断开时的 Vgs在从基准电位至Vdc+Vpod的范围内发生变化。因此，如实施方式3中的说明，能够使P 沟道M0SFET2高速地断开，直到使N沟道M0SFET3导通为止的时间变短，能够使M0SFET10 高速地断开。另外，图12示出从驱动逻辑19输出的栅极电压的输出波形的第二例。如图12所示，从驱动逻辑19输出的栅极电压是电压脉冲，将电压脉冲的低电位侧控制为相对于作为N沟道M0SFET3的源极电位的基准电位5低偏移电压量(以下，记载为Vnod)。N沟道 M0SFET3的源极电位被固定为基准电位5，栅极电位反复从-Vnod至Vdc的变化，进行N沟道M0SFET3的导通、截止动作。S卩，在不将N沟道M0SFET3的导通动作时的Vgs设为高于 Vdc，就能够使断开时的Vgs在Vdc+Vnod的范围内发生变化。因此，如实施方式1中的说明，能够使N沟道M0SFET3高速地断开，直到使P沟道M0SFET2导通为止的时间变短，能够使MOSFET10高速地接通。另外，图13示出从驱动逻辑19输出的栅极电压的输出波形的第三例。图13是将图11以及图12示出的输出波形组合而得到的图。在图13中，将从驱动逻辑19输出的栅极电压的高电位侧设定为相对Vdc高Vpod，并将低电位侧设定为相对基准电位5低Vnod。 驱动逻辑19输出这样的栅极电压，从而能够使P沟道M0SFET2高速地断开，使M0SFET10高速地断开，并且能够使N沟道M0SFET3高速地断开，使M0SFET10高速地接通。如上所述，通过调整驱动逻辑19的栅极电压，栅极驱动电路18能够对M0SFET10 进行高速驱动。另外，也可以考虑噪声耐量等而采用省略了第3直流电压源13的结构。另外，将本实施方式的驱动逻辑19的结构既可以应用于图2所示的以往的栅极驱动电路，也可以附加到实施方式1 实施方式3所示的栅极驱动电路而应用。另外，在实施方式1 实施方式4中，作为半导体开关元件，说明了针对MOSFET 应用的例子，但本发明不限于此，而能够针对晶体管等开关元件等应用。另外，半导体开关元件也不限于M0SFET，还能够针对IGBTansulated Gate Bipolar Transistor，绝缘栅双极晶体管)等双极性晶体管应用。进而，还能够针对J-FET (Junction Field Effect Transistor，结型场效应晶体管)应用。另外，在应用了双极性晶体管的情况下，相当于 MOSFET的源极的部分是发射极。另外，在所有实施方式中，也可以利用带隙比硅宽的宽带隙半导体形成开关元件。 作为宽带隙半导体，例如有碳化硅、氮化镓系材料或者金刚石。利用宽带隙半导体形成的开关元件的耐电压性高，容许电流密度也高，所以能够实现开关元件的小型化，通过使用这些小型化的开关元件，能够实现嵌入了这些元件的半导体模块的小型化。另外，由于耐热性也高，所以能够实现散热器的散热片的小型化、水冷部的空冷化，所以能够使半导体模块进一步小型化。进而，功率损耗低，所以能够实现开关元件的高效化，进而能够实现半导体模块的高效化。
权利要求
1.一种栅极驱动电路，驱动半导体开关元件，其特征在于，具备缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动所述半导体开关元件；第1直流电压源，该第1直流电压源的正极被连接于所述导通用开关元件的源极或者发射极，负极被连接于所述栅极驱动电路的基准电位；以及第2直流电压源，该第2直流电压源的正极被连接于所述截止用开关元件的源极或者发射极，负极被连接于所述基准电位。
2.根据权利要求1所述的栅极驱动电路，其特征在于，具备第3直流电压源，该第3直流电压源的正极被连接于所述半导体开关元件的源极， 负极被连接于所述基准电位，从所述第2直流电压源产生的直流电压低于从所述第3直流电压源产生的直流电压。
3.根据权利要求1或者2所述的栅极驱动电路，其特征在于，具备第4直流电压源，该第4直流电压源插入于所述导通用开关元件与所述第1直流电压源之间，所述第4直流电压源的正极与所述第1直流电压源的正极连接，所述第4直流电压源的负极与所述导通用开关元件的源极或者发射极连接，从所述第4直流电压源产生的直流电压低于从所述第1直流电压源产生的直流电压。
4.一种栅极驱动电路，驱动半导体开关元件，其特征在于，具备缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动所述半导体开关元件；第1直流电压源，该第1直流电压源的负极被连接于所述栅极驱动电路的基准电位；以及第4直流电压源，插入于所述导通用开关元件与所述第1直流电压源之间， 所述第4直流电压源的正极与所述第1直流电压源的正极连接， 所述第4直流电压源的负极与所述导通用开关元件的源极或者发射极连接， 从所述第4直流电压源产生的直流电压低于从所述第1直流电压源产生的直流电压。
5.一种栅极驱动电路，驱动半导体开关元件，其特征在于，具备缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动所述半导体开关元件；直流电压源，该直流电压源的正极被连接于所述导通用开关元件的源极或者发射极， 负极被连接于所述栅极驱动电路的基准电位；以及驱动逻辑，对所述导通用开关元件的栅极以及所述截止用开关元件的栅极输出电压脉冲，所述驱动逻辑进行如下控制中的至少一方控制将所述电压脉冲的高电位侧比所述导通用开关元件的源极的电位高地输出的控制、以及将所述电压脉冲的低电位侧比所述截止用开关元件的源极的电位低地输出的控制。
6.根据权利要求1 5中的任意一项所述的栅极驱动电路，其特征在于， 所述半导体开关元件是利用宽带隙半导体形成的。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述宽带隙半导体是碳化硅、氮化镓系材料或者金刚石。
全文摘要
为了得到能够使半导体开关元件高速地接通的栅极驱动电路，具备缓冲器电路(4)，具有互补地导通、截止的导通用开关元件(2)以及截止用开关元件(3)，驱动半导体开关元件(10)；第1直流电压源(6)，正极被连接于导通用开关元件(2)的源极或者发射极，负极被连接于基准电位(5)；以及第2直流电压源(12)，正极被连接于截止用开关元件(3)的源极或者发射极，负极被连接于基准电位(5)。
文档编号H03K17/04GK102498668SQ20108004074
公开日2012年6月13日 申请日期2010年9月2日 优先权日2009年9月15日
发明者中山靖, 中武浩, 北村达也 申请人:三菱电机株式会社