专利名称：栅极驱动电路的制作方法
技术领域：
本发明涉及驱动开关元件的栅极的栅极驱动电路。
背景技术：
GaN设备具备明显高出现有Si设备的电势，因此其实用化备受期待。然而通常的GaNFET是常导通型，因此需要负电源。另ー方面，常导通型GaNFET非常难以制作。另外，常导通型GaNFET的阈值电压是+IV左右，阈值电压比现有的SiMOSFET低很多(问题点I)。另外，在常导通型GaNFET中，栅极/源极间并非SiMOSFET那样的绝缘结构，在施加较大的电压时，表现出流过大电流的ニ极管特性。因此在对栅极施加大电压时，常导通型GaNFET容易破损(问题点2)。 即，在常导通型GaNFET无法直接使用现有的SiMOSFET (IGBT (绝缘栅双极型晶体管))用的栅极驱动电路，需要常导通型GaNFET专用的驱动电路。另外，对于问题点I而言，为了缩短截止时间，需要施加比阈值电压足够低的电压。需要施加比阈值电压(+IV)足够低的电压、即OV以下的负电压。因此即使设备造成常截止化，也不希望需要负电源。而且，对于问题点2而言，为了缩短导通时间，需要施加比阈值电压足够高的电压(本质不是需要电压值而是需要瞬间的大电流。为了累计电流值而优选电压较高)。然而无法将SiMOSFET那样的IOV以上的高电压施加给常导通型GaNFET的栅极。于是，作为同时解决问题点I和2的技术，如图10 (βΓ图10 (C)所示，有在通常的MOSFET的驱动电路中插入栅极电阻的部位，应用电容器Cl与电阻Rl的CR并联电路的方式。专利文献I2010-51165号公报然而，在该方式中，如图11所示，在开关频率和占空比发生变化时，开关元件导通之前的负电压值PI、Ρ2、Ρ3也会同时变化，因此导致导通时的开关特性(开关时间)发生变动。另外，在截止期间中对栅极施加负电压而能够期待产生稳定的截止状态，然而如图12所示，在不具备内置ニ极管的GaNFET中，在再生动作时(第三象限)会产生较大的电压降低、功率损失(导通损失)。另外，若能在某种范围内限定频率和占空比，则能通过优选出电阻和电容器的值，使栅极电压恢复零伏之后进行再生动作和导通来回避上述2个问题点。然而在限定条件的情况下，会易于产生阈值电压的变低所导致的噪声带来的误动作。
发明内容
本发明提供ー种导通时的开关特性不会发生变动，能够在不产生功率损失的情况下使开关元件稳定地导通的栅极驱动电路。
本发明提供ー种栅极驱动电路，其对于开关元件的栅极施加来自控制电路的控制信号，从而对上述开关元件进行导通截止驱动，其中，该开关元件具有漏极、源极和上述栅极，且由宽带隙半导体构成，该栅极驱动电路的特征在于具有并联电路，其连接于上述控制电路与上述开关元件的上述栅极之间，并由第I电容器和第I电阻构成；以及短路単元，其连接于上述开关元件的上述栅极与上述源极之间，使上述控制信号的截止信号延迟，使上述栅极与上述源极之间短路。根据本发明，短路単元使控制信号的截止信号延迟，使开关元件的栅极与源极之间短路，因此除了第I电阻之外还通过短路单元对蓄积于第I电容器的电荷进行放电，因 此导通时的开关特性不会发生变动，能够在不产生功率损失的情况下使开关元件稳定地导通。
图I是实施例I的栅极驱动电路的电路构成图和顺序图。图2是实施例2的栅极驱动电路的电路构成图。图3是表示实施例2的栅极驱动电路的各部分的动作波形的图。图4是实施例3的栅极驱动电路的电路构成图。图5是表示实施例3的栅极驱动电路的各部分的动作波形的图。 图6是实施例4的栅极驱动电路的电路构成图。图7是实施例4的变形例的栅极驱动电路的电路构成图。图8是实施例5的栅极驱动电路的电路构成图。图9是表示实施例5的栅极驱动电路的各部分的动作波形的图。图10是现有的栅极驱动电路的电路构成图。图11是表示现有的栅极驱动电路由于频率和占空比的变化而导致导通特性发生变动的情形的图。图12是表示GaNFET的电压对电流的特性的图。符号说明10栅极驱动电路；Q1开关元件；Q2NPN晶体管；S1、S2、S4开关；S4a、S4b双向开关;C1、C2、C3电容器;D1、D2、D3 ニ极管；Vcc电源；R1 R5、R30电阻；L30电感器
具体实施例方式下面说明本发明实施方式涉及的栅极驱动电路。实施例I图I是本发明实施例I的栅极驱动电路的电路构成图和顺序图。在图I所示的栅极驱动电路中，电源Vcc的两端连接有开关SI与开关S2的串联电路。通过使开关SI和开关S2交替导通截止，生成脉冲信号。开关SI和开关S2相当于控制电路，脉冲信号相当于控制信号。开关兀件Ql由GaNFET构成,具有栅极、漏极和源极。开关兀件Ql的栅极与开关SI和开关S2的连接点之间连接有电容器Cl和电阻Rl的CR并联电路。上述脉冲信号经由电容器Cl和电阻Rl的CR并联电路被施加给开关元件Ql的栅扱。另外，实施例I的栅极驱动电路在开关元件Ql的栅扱/源极之间并联地设置开关S4。开关S4用于中断电容器Cl和电阻Rl的CR并联电路中电容器Cl的电荷，通常处于断开状态，在截止开关元件Ql的期间中的某个定时导通。根据如上构成，在开关元件Ql导通时，基于CR并联电路的效应而实现高速开关及此后的栅极过电流保护。在开关元件Ql的常导通状态时，对电容器Cl充入栅极驱动电路输出的导通时输出电压Vcc与开关元件Ql的栅扱-源极间电压Vf gs(=栅扱/源极间等效ニ极管的顺向压降)之差的电压。在开关元件Ql断开时，对开关元件Ql的栅极施加基于蓄积于电容器Cl的电荷(电压)的负电压，实现开关元件Ql的高速截止。在开关元件Ql截止期间中，电容器Cl按照由电容器Cl和电阻Rl确定的时间常数而放电。然而，在电容器Cl的电荷未能完全放电时，若开始了开关元件Ql的下一次导通， 则栅极电压从负电压的状态起开始导通。即，导通之前的负电压按照频率、占空比而发生变动，开关特性发生变动。另外，在栅极负电压时的再生动作时，压降増大，功率损失增加。于是如图I (b)所示，通过截止开关SI，在从截止了开关元件Ql时(时刻t0)起经过了一定时间之后的时刻tl，导通开关S4。因此，除了电阻Rl之外还通过开关S4对蓄积于电容器Cl的电荷进行放电。若开关SI相比于电阻Rl而言是足够低的阻抗，则在断开期间中极短的时间之内，电容器Cl的电荷被完全放电。在导通刚要开始之前为止，通过使电容器Cl的电荷处于完全放电状态，能够在与频率、占空比无关的情况下使开关元件Ql稳定地导通。进而，在再生动作期间中也使该开关S4处于导通状态，使开关元件Ql的栅极/源极间电压稳定地处于零伏，从而能实现抗噪声、功率损失较少的再生动作。实施例2图2是实施例2的栅极驱动电路的电路构成图。图2所示的实施例2中，开关S4由将η型MOSFET彼此或ρ型MOSFET彼此的源极与栅极分别共通连接起来的双向开关S4a、S4b构成。双向开关S4a、S4b并联连接于开关元件Ql的栅扱/源扱。在开关元件Ql断开之后，在经过了一定时间后，施加使双向开关S4a、S4b导通的信号时,CR并联电路的电容器Cl的放电迅速結束。在进行再生动作时，在开关元件Ql的截止期间中，优选双向开关S4a、S4b依旧处于导通状态。在使用现有的栅极驱动IC的情况下，生成开关S4的控制用信号十分繁琐。对开关S4应用ρ型MOSFET的情况下，可通过如下简单的追加电路生成该控制信号。并且，关于驱动IC的输出，在设想到标准的MOSFET的驱动电压的情况下采用0V^12V左右(即使OV为负电压，正侧电压为20V左右，下述的原理也不会有大改变)。在双向开关S4a、S4b的栅极与驱动IC的输出之间连接有电容器C2。在双向开关S4a、S4b的栅极与驱动电路的负侧输出(=开关元件Ql的源扱)之间连接有ニ极管Dl (与电阻的串联电路)。根据这种构成，凭借与双向开关S4a、S4b的栅极连接的ニ极管Dl和电容器C2，双向开关S4a、S4b的栅极电压被钳位于+0. 6V^-II. 4V。其中，O. 6V是ニ极管Dl的顺向电压Vf。通过该钳位后的信号，由P型MOSFET构成的开关S4a、S4b与开关S2同步地导通、截止。然而，驱动开关S4a、S4b的信号是通过开关S2的输出而生成的，因此开关S4a、S4b相比于开关S2略微延迟。将驱动电路电源电压规定为Vcc，将ニ极管Dl的顺向电压规定为Vf (D1)，将开关S4a的栅极电压阈值规定为Vth (S4a)，将(与双向开关S4b并联连接的)ニ极管D3的顺向电压规定为Vf (D3)，则双向开关S4a的栅极电压阈值可按照下式的条件导通。Vcc-Vf (Dl) > Vth (S4a) |+Vf (D3) 由于双向开关S4a的栅极电压是负电压，所以由绝对值的电压表示。在开关元件Ql断开的瞬间，基于CR并联电路的效应，向开关元件Ql施加负电压。接着双向开关S4a、S4b就会导通，CR并联电路的电容器Cl迅速放电，开关元件Ql的栅极电压成为零伏。
在该断开期间中，双向开关S4a、S4b保持导通状态，因此能够实现稳定的开关元件Ql的再生动作。在开关元件Ql导通的情况下，双向开关S4a、S4b的栅极电压为+0.6V，因此双向开关S4a、S4b成为截止状态。图3是表示实施例2的栅极驱动电路的各部分的动作波形的图。Qlv是驱动IC级的输出、Qlg是不存在开关S4a、S4b时的开关元件Ql的栅极波形、Qlgs4是存在开关S4a、S4b时的开关元件Ql的栅极波形、S4g是由ρ型MOSFET构成的双向开关S4a、S4b的栅极波形，表示由驱动IC级输出波形与双向开关S4a、S4b的栅极连接的ニ极管Dl和电容器C2所钳位的波形。实施例3图4是实施例3的栅极驱动电路的电路构成图。在图4所示的实施例3中，在双向开关S4a、S4b的栅极与驱动IC的输出之间连接有电容器C2。在双向开关S4a、S4b的栅极与开关元件Ql的栅极之间连接有ニ极管Dl与电阻R2的串联电路。根据这种构成，在开关元件Ql断开的瞬间，基于CR并联电路的效应，向开关元件Ql施加负电压。基于与双向开关S4a、S4b的栅极连接的电阻R2与电容器C2的时间常数，双向开关S4a、S4b的栅极电压逐渐增加负电压。而且，在开关元件Ql的栅极电压为负电压时，构成双向开关的开关S4b处于内置ニ极管D3导通的状态。若双向开关S4的栅极电压=开关S4a的栅极电压大于开关S4a的阈值电压与开关S4b的内置ニ极管D3的顺向电压Vf之和，则开关S4a、即双向开关S4导通。双向开关S4a、S4b导通，从而CR并联电路的电容器Cl迅速放电，开关元件Ql的栅极电压成为零伏。电容器C2的充电电压、即S4g电压(负电压时)与双向开关S4a的栅极电压阈值可按照下式条件导通。VS4g > Vth (S4a) |+Vf (D3)在妨碍对双向开关S4a、S4b的栅极施加该(负的)栅极电压的电容器C2的放电的方向连接有ニ极管D1，因此电容器的端子间电压不会发生变动。S卩，双向开关S4a、S4b保持导通状态，能实现稳定的开关元件Ql的再生动作。开关元件Ql在导通的情况下，会针对与双向开关S4a、S4b的栅极连接的每个电容器C2被分配正电压侧，因此双向开关S4a、S4b的栅极被施加正电压，双向开关S4a、S4b截止。关于电容器C2的电荷，进行充电，双向开关S4a、S4b的栅极电压大致与开关元件Ql的栅极电压相同，双向开关S4a、S4b成为截止状态。实施例3相比于实施例2而言，双向开关S4a、S4b导通时的栅极电压(绝对值)变低，能够减少此后开关兀件Ql导通时双向开关S4a、S4b的影响。另外，开关元件Ql处于导通状态时的双向开关S4a、S4b的栅极电压为正电压，因此不易产生双向开关S4a、S4b的误动作导通。图5是表示实施例3的栅极驱动电路的各部分的动作波形的图。Qlv是驱动IC级的输出、Qlg是不存在开关S4时开关元件Ql的栅极波形、Qlgs4是 存在开关S4时开关元件Ql的栅极波形、S4g是按照由ρ型MOSFET构成的双向开关S4的栅极波形根据与双向开关的栅极连接的电阻与电容器的时间常数而对开关元件Ql的栅极延迟，电压下降，双向开关在某电压下导通的情形。实施例4图6是实施例4的栅极驱动电路的电路构成图。图6所示的实施例4的特征在于，取代双向开关S4a、S4b而在开关元件Ql的栅极与源极之间连接由I个P型M0SFETS4a和I个ニ极管D3的串联电路构成的逆阻开关。这种情况下，将ニ极管D3的阳极连接到开关元件Ql的源极，将P型M0SFETS4a的漏极连接到开关元件Ql的栅极。使用这种逆阻开关，也能获得与双向开关S4a、S4b的效果同样的效果。为了维持开关元件Ql稳定的断开状态，用于逆阻开关的ニ极管优选是SBD (肖特基势垒ニ极管)等具备较低顺向电压Vf的ニ极管。另外，图6所示的实施例4可变形为图7所示。S卩，将ニ极管D3的阴极连接到开关元件Ql的栅极，将P型M0SFETS4a的源极连接到开关元件Ql的源极。这种构成也能获得与实施例3的效果同样的效果。并且，使用I个ρ型MOSFET或I个η型MOSFET构成追加开关S4的情况下，在开关元件Ql导通吋，电流流过该开关元件Ql的内置ニ极管，开关元件Ql的栅极电压为O. 7V，开关元件Ql不进行动作。另外，通常情况下双极晶体管未保障逆阻能力，因此不优选使用I个双极晶体管构成本开关。另外，能够保障逆阻特性的情况下不受上述限制。实施例5图8是实施例5的栅极驱动电路的电路构成图。图8中，栅极驱动电路10 (对应于本发明的控制电路)输出由OV和+IOV构成的脉冲信号。栅极驱动电路10将由电阻R30和电感器L30构成的布线阻抗与电阻Rl的一端和电阻R3的一端连接。在电阻Rl的两端并联连接有电阻R3与电容器Cl的串联电路。电阻R1、R3和电容器Cl构成提速电路。电阻Rl的另一端与电容器C3的一端、NPN晶体管Q2的发射极和开关元件Ql的栅极连接。电容器C3的另一端与电阻R5的一端和NPN晶体管Q2的基极连接，电阻R5的另一端与电阻Rl的一端和电阻R3的一端连接。NPN晶体管Q2的集电极与开关元件Ql的源极连接。NPN晶体管Q2、电容器C3和电阻R5构成短路単元。參见图9所示的时序图详细说明如上构成的实施例5的栅极驱动电路的动作。首先，在时刻tl，在栅极驱动电路10输出+IOV的控制信号(图9的GaN驱动电路输出)后，栅极驱动电路电流流过电阻R30和电感器L30。控制信号经由电阻R1、R3和电容器Cl被施加给开关元件Ql的栅极，开关元件Ql导通。此时，晶体管Q2的基极-发射极之间的电压V (gs)大致为零伏。接着，在时刻t2，为了截止开关元件Ql，栅极驱动电路10将OV的控制信号施加给开关元件Ql的栅极。于是凭借由电阻R1、R3和电容器Cl构成的提速电路，开关元件Ql的栅扱-源极间电压V (gs)下降至零伏以下。因此，电流从电感器L30侧经由电阻R5流向电容器C3，因此电容器C3的两端电压VC2、即NPN晶体管Q2的基极-发射极之间的电压在时刻t2至时刻t3逐渐上升。并且，当电容器C3的两端电压超过NPN晶体管Q2的基极-发射极之间的顺向电压VF吋，NPN晶体管Q2导通。S卩，由于开关元件Ql的基极-发射极之间短路，因此开关元件Ql的基极-发射极间的电压大致为零伏。如上，在开关元件Ql的断开时能够对开关元件Ql的栅极确保一定时间的负偏压， 在从截止开关元件Ql时起经过一定时间后能够使开关元件Ql的栅扱-源极间的电压为大
致零伏。并且，本发明不限于实施例I至实施例5的栅极驱动电路。关于CMOS与双极晶体管的组合而言，只要是能够获得期望的动作定时的组合就不限于上述内容。另外，在本发明应用的开关元件不仅为GaNFET，还可以是Si或SiC。另外，本发明还能用于阈值电压较低、并非绝缘栅的表现出JFET (Junction FET)性动作的设备。
权利要求
1.一种栅极驱动电路，其对于开关元件的栅极施加来自控制电路的控制信号，从而对上述开关元件进行导通截止驱动，其中，该开关元件具有漏极、源极和上述栅极，且由宽带隙半导体构成， 该栅极驱动电路的特征在于具有 并联电路，其连接于上述控制电路与上述开关元件的上述栅极之间，并由第I电容器和第I电阻构成；以及 短路单元，其连接于上述开关元件的上述栅极与上述源极之间，使上述控制信号的截止信号延迟，使上述栅极与上述源极之间短路。
2.根据权利要求I所述的栅极驱动电路，其特征在于，上述短路单元由双向开关构成。
3.根据权利要求2所述的栅极驱动电路，其特征在于， 上述双向开关由半导体开关构成，该半导体开关由控制端子和连接于上述开关元件的上述栅极与上述源极之间的2个主电极构成， 该栅极驱动电路还具有 第2电容器，其一端与上述控制端子连接，另一端与上述控制电路连接；以及 二极管，其阳极与上述控制端子连接，阴极与上述源极连接。
4.根据权利要求2所述的栅极驱动电路，其特征在于， 上述双向开关由半导体开关构成，该半导体开关由控制端子和连接于上述开关元件的上述栅极与上述源极之间的2个主电极构成， 该栅极驱动电路还具有 第2电容器，其一端与上述控制端子连接，另一端与上述控制电路连接；以及 二极管，其阳极与上述控制端子连接，阴极与上述栅极连接。
5.根据权利要求I所述的栅极驱动电路，其特征在于，上述短路单元由相对于上述控制信号的导通信号成为逆阻的逆阻开关构成。
6.根据权利要求5所述的栅极驱动电路，其特征在于， 上述逆阻开关由上述半导体开关与二极管的串联电路构成，该半导体开关由控制端子和2个主电极构成， 上述2个主电极经由上述二极管连接于上述开关元件的上述栅极与上述源极之间， 该栅极驱动电路还具有 第2电容器，其一端与上述控制端子连接，另一端与上述控制电路连接；以及 二极管，其阳极与上述控制端子连接，阴极与上述栅极连接。
7.根据权利要求I所述的栅极驱动电路，其特征在于，上述短路单元具有 晶体管，其第I主电极连接于上述开关元件的上述栅极，第2主电极连接于上述开关元件的上述源极； 第3电容器，其连接于上述晶体管的上述第I主电极与上述晶体管的控制端子之间；以及 第2电阻，其与上述晶体管的上述控制端子和上述并联电路的信号输入侧连接。
全文摘要
本发明提供一种栅极驱动电路，其导通时的开关特性不会发生变动，能够在不产生功率损失的情况下使开关元件稳定地导通。作为解决手段，该栅极驱动电路对于具有漏极、源极和栅极且由宽带隙半导体构成的开关元件(Q1)的栅极施加来自控制电路的控制信号，从而对开关元件进行导通截止驱动，其具有连接于控制电路与开关元件的栅极之间，由第1电容器(C1)与第1电阻(R1)构成的并联电路；以及连接于开关元件的栅极与源极之间，使控制信号的截止信号延迟，使得栅极与源极之间短路的短路单元(S4)。
文档编号H02M1/08GK102810973SQ201210174860
公开日2012年12月5日 申请日期2012年5月30日 优先权日2011年5月31日
发明者町田修, 佐藤伸二 申请人:三垦电气株式会社