栅极驱动电路的制作方法

栅极驱动电路的制作方法
【专利摘要】一种栅极驱动电路，是用以驱动第一条扫描线至第m条扫描线，m为正整数。栅极驱动电路包括：第一驱动电路单元至第m驱动电路单元，分别耦接第一条扫描线至第m条扫描线，产生第一扫描信号至第m扫描信号来分别驱动第一条扫描线至第m条扫描线。其中，第一驱动电路单元、第二驱动电路单元、第(m-1)驱动电路单元和第m驱动电路单元具有相同的电路结构，第三驱动电路单元和第(m-2)驱动电路单元具有相同的电路结构，第四驱动电路单元至第(m-3)驱动电路单元具有相同的电路结构。
【专利说明】栅极驱动电路

【技术领域】
[0001]本发明有关于一种驱动电路，且特别是关于一种栅极驱动电路。

【背景技术】
[0002]近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display, IXD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为各显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向更微型化及低制作成本发展。
[0003]为了要降低液晶显示器的制作成本，已有部分厂商研发出在液晶显示面板采用非晶娃(amorphous silicon, a-Si)制程的条件下,可将原先配置于液晶显示面板的扫描侧所使用的栅极驱动集成电路直接设置在液晶显示面板的玻璃基板(glass substrate)上。而原先配置于液晶显示面板的扫描侧所使用的栅极驱动集成电路即可省略，借以达到降低液晶显示器的制作成本的目的。


【发明内容】

[0004]本发明的一目的在于提供一种直接设置在液晶显示面板玻璃基板上的栅极驱动电路。
[0005]本发明的另一目的在于提供一种直接设置在液晶显示面板玻璃基板上，且可提供正向扫描与反向扫描的栅极驱动电路。
[0006]根据本发明的一方面是在提供一种栅极驱动电路，是用以驱动m条扫描线，m为正整数，分别为第一条扫描线至第m条扫描线，至少包括:m个驱动电路单元，分别为第一驱动电路单元至第m驱动电路单元，分别耦接第一条扫描线至第m条扫描线，其中此m个驱动电路单元分别产生第一扫描信号至第m扫描信号来分别驱动第一条扫描线至第m条扫描线，其中，第一驱动电路单元、第二驱动电路单元、第(m-Ι)驱动电路单元和第m驱动电路单元具有相同的电路结构，第三驱动电路单元和第(m-2)驱动电路单元具有相同的电路结构，第四驱动电路单元至第(m-3)驱动电路单元具有相同的电路结构。
[0007]在一实施例中，栅极驱动电路，还包括:一第一启始信号、一第二启始信号、第一时脉信号、一第二时脉信号、一第三时脉信号以及一第四时脉信号I禹接该m个驱动电路单兀，其中每一该第一启始信号和该第二启始信号为一脉冲宽度为T/2的脉冲信号，每一该第一时脉信号、该第二时脉信号、该第三时脉信号以及该第四时脉信号具有周期T。
[0008]在一实施例中，当正向扫描时，该第一启始信号、该第三时脉信号、该第四时脉信号、该第一时脉信号以及该第二时脉信号依序产生，其中该第三时脉信号落后该第一启始信号T/4周期产生、该第四时脉信号落后该第三时脉信号T/4周期产生、该第一时脉信号落后该第四时脉信号T/4周期产生，以及该第二时脉信号落后该第一时脉信号T/4周期产生。
[0009]在一实施例中，当反向扫描时，该第二启始信号、该第二时脉信号、该第一时脉信号、该第四时脉信号以及该第三时脉信号的顺序依序产生，其中该第二时脉信号落后该第二启始信号T/4周期产生、该第一时脉信号落后该第二时脉信号T/4周期产生、该第四时脉信号落后该第一时脉信号T/4周期产生，以及该第三时脉信号落后该第四时脉信号T/4周期产生。
[0010]在一实施例中，栅极驱动电路的第一驱动电路单元、第二驱动电路单元、第(m-1)驱动电路单元和第m驱动电路单元的每一个还包括:第一拉高电路，耦接一节点以及一第一输入信号间，根据该第一输入信号以及一第二输入信号改变该节点电位；一第二拉高电路，耦接该节点以及一第三输入信号间，根据该第三输入信号以及一第四输入信号改变该节点电位；一输出电路，耦接一扫描线以及一第五输入信号间，根据该拉高的该节点电位输出该第五输入信号做为该扫描线的扫描信号；一第一拉低电路，耦接该扫描线以及一低位准电压间，根据一第六输入信号，将该扫描线电位拉低至该低位准电压；以及一第二拉低电路，耦接该节点以及该低位准电压间，根据一第七输入信号，将该节点电位拉低至该低位准电压。
[0011]在一实施例中，栅极驱动电路的第三驱动电路单元和该第(m-2)驱动电路的每一个还包括:一第一拉高电路，I禹接一节点以及一第一输入信号间，根据该第一输入信号以及一第二输入信号改变该节点电位；一第二拉高电路，耦接该节点以及一第三输入信号间，根据该第三输入信号以及一第四输入信号改变该节点电位；一输出电路，耦接一扫描线以及一第五输入信号间，根据该拉高的该节点电位输出该第五输入信号做为该扫描线的扫描信号；一第一拉低电路，耦接该扫描线以及一低位准电压间，根据一第六输入信号，将该扫描线电位拉低至该低位准电压；一第二拉低电路，耦接该节点以及该低位准电压间，根据一第七输入信号，将该节点电位拉低至该低位准电压；以及一第三拉低电路，耦接该节点以及该低位准电压间，根据一第八输入信号，将该节点电位拉低至该低位准电压。
[0012]在一实施例中，栅极驱动电路的第四驱动电路单元至该第(m-3)驱动电路单元的每一个还包括:一第一拉高电路，稱接一节点以及一第一输入信号间，根据该第一输入信号以及一第二输入信号改变该节点电位；一第二拉高电路，耦接该节点以及一第三输入信号间，根据该第三输入信号以及一第四输入信号改变该节点电位；一输出电路，耦接一扫描线以及一第五输入信号间，根据该拉高的该节点电位输出该第五输入信号做为该扫描线的扫描信号；一第一拉低电路，耦接该扫描线以及一低位准电压间，根据一第六输入信号，将该扫描线电位拉低至该低位准电压；一第二拉低电路，耦接该节点以及该低位准电压间，根据一第七输入信号，将该节点电位拉低至该低位准电压；一第三拉低电路，耦接该节点以及该低位准电压间，根据一第八输入信号，将该节点电位拉低至该低位准电压；一第四拉低电路，耦接该节点以及该低位准电压间，根据一第九输入信号，将该节点电位拉低至该低位准电压；以及一第五拉低电路，耦接该节点以及该低位准电压间，根据一第十输入信号，将该节点电位拉低至该低位准电压。
[0013]在一实施例中，第二输入信号为该第h时脉信号，h=l+mod(n/4)，该第四输入信号为该第i时脉信号，i=l+mod ((n+2) /4),该第五输入信号为该第j时脉信号，j=l+mod((n+l)/4),以及该第六输入信号为该第k时脉信号，k=l+mod((n+3)/4),其中n=l ?mD
[0014]在一实施例中，在第一驱动电路单元中，该第一输入信号为该第一启始信号，该第三输入信号为该第二扫描信号，以及该第七输入信号为该第四扫描信号。
[0015]在一实施例中，在第二驱动电路单兀中，该第一输入信号为该第一扫描信号，该第三输入信号为该第三扫描信号，以及该第七输入信号为该第五扫描信号。
[0016]在一实施例中，在第三驱动电路单元中，该第一输入信号为该第二扫描信号，该第三输入信号为该第四扫描信号，该第七输入信号为该第六扫描信号，以及该第八输入信号为该第一启始信号。
[0017]在一实施例中，在第四驱动电路单元至该第(m-3)驱动电路单元，该第一输入信号为该第(η-1)扫描信号，该第三输入信号为该第(n+1)扫描信号，该第七输入信号为该第(n+3)扫描信号，该第八输入信号为该第(n-3)扫描信号，该第九输入信号为该第二启始信号，以及该第十输入信号为该第一启始信号，其中n=4?(m-3)。
[0018]在一实施例中，在第(m-2)驱动电路单元中，该第一输入信号为该第(m-3)扫描信号，该第三输入信号为该第(m-Ι)扫描信号，该第七输入信号为该第(m-5)扫描信号，以及该第八输入信号为该第二启始信号。
[0019]在一实施例中，在第(m-Ι)驱动电路单元中，该第一输入信号为该第(m-2)扫描信号，该第三输入信号为该第m扫描信号，以及该第七输入信号为该第(m-4)扫描信号。
[0020]在一实施例中，在第m驱动电路单兀中，该第一输入信号为该第(m-Ι)扫描信号，该第三输入信号为该第(m+1)扫描信号，以及该第七输入信号为该第(m-3)扫描信号。
[0021]在一实施例中，栅极驱动电路的第一拉高电路还包含:一第一切换元件，其中该第一切换元件的栅极端与源极端相连，并耦接该第一输入信号，该第一切换元件的漏极端与该节点连接；以及一第二切换元件，该第二切换元件的源极端与该第一切换元件的源极端连接，该第二切换元件的栅极端接收该第二输入信号，该第二切换元件的漏极端与该节点连接。
[0022]在一实施例中，栅极驱动电路的第二拉高电路还包含:一第三切换元件，其中该第三切换元件的栅极端与源极端相连，并接收该第三输入信号，该第三切换元件的漏极端与该节点连接；以及一第四切换元件，其中该第四切换元件的源极端与该第三切换元件的源极端连接，该第四切换元件的栅极端接收该第四输入信号，该第四切换元件的漏极端与该节点连接
[0023]在一实施例中，栅极驱动电路的输出电路还包含:一第五切换元件，其中该第五切换元件的源极端接收该第五输入信号，该第五切换元件的栅极端与该节点连接，该第五切换元件的漏极端与该扫瞄线连接。
[0024]在一实施例中，栅极驱动电路的第一拉低电路还包含:一第六切换元件，其中该第六切换元件的源极端与该扫瞄线连接，该第六切换元件的栅极端接收该第六输入信号，该第六切换元件的漏极端与该低位准电压连接。
[0025]在一实施例中，栅极驱动电路的第二拉低电路还包含:一第七切换元件，其中该第七切换元件的源极端与该节点连接，该第七切换元件的栅极端接收该第七输入信号，该第七切换元件的漏极端与该低位准电压连接。
[0026]在一实施例中，栅极驱动电路的第三拉低电路还包含:一第八切换元件，其中该第八切换元件的源极端与该节点连接，该第八切换元件的栅极端接收该第八输入信号，该第八切换元件的漏极端与该低位准电压连接。
[0027]在一实施例中，栅极驱动电路的第四拉低电路还包含:一第九切换元件，其中该第九切换元件的源极端与该节点连接，该第九切换元件的栅极端接收该第九输入信号，该第九切换元件的漏极端与该低位准电压连接。
[0028]在一实施例中，栅极驱动电路的第五拉低电路还包含:一第十切换元件，其中该第十切换元件的源极端与该节点连接，该第十切换元件的栅极端接收该第十输入信号，该第十切换元件的漏极端与该低位准电压连接。
[0029]综合上述所言，本发明通过依序输入二个不同时间触发的信号及四个不同时间触发的时序信号至本发明的栅极驱动电路，不仅可选择进行顺向扫描亦可选择进行反向扫描，达成双向扫描的目的。

【专利附图】

【附图说明】
[0030]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:
[0031]图1所示为根据本发明一实施例的一种液晶显示面板的示意图；
[0032]图2A所示为本发明栅极驱动电路在进行顺向扫描时所使用的控制信号时序图；
[0033]图2B所示为本发明栅极驱动电路在进行反向扫描时所使用的控制信号时序图；
[0034]图3A所示为第一驱动电路单元的概略电路图示；
[0035]图3B所示为第二驱动电路单元的概略电路图示；
[0036]图3C所示为第(m-Ι)驱动电路单元的概略电路图示；
[0037]图3D所示为第m驱动电路单元的概略电路图示；
[0038]图4A所示为第三驱动电路单元的概略电路图示；
[0039]图4B所示为第(m-2)驱动电路单元的概略电路图示；
[0040]图5A所示为第四驱动电路单元的概略电路图示；
[0041]图5B所示为第五驱动电路单元的概略电路图示。

【具体实施方式】
[0042]以下为本发明较佳具体实施例以所附图示加以详细说明，下列的说明及附图使用相同的参考数字以表示相同或类似元件，并且在重复描述相同或类似元件时则予省略。
[0043]图1所示为根据本发明一实施例的一种液晶显示面板的示意图。此液晶显示面板100包含多条数据线D1, D^Dn、多条扫瞄线G1，G2…Gm、一源级驱动电路101以及一栅极驱动电路102。源级驱动电路101是用以驱动数据线D1, D^Dn，而栅极驱动电路102是用以驱动扫瞄线G1，G2…Gm，m为正整数。其中栅极驱动电路102还包含m个驱动电路单元，分别为第一驱动电路单元1021、第二驱动电路单元1022、…、第m驱动电路单元102m，每一驱动电路单元分别驱动一扫描线，例如:第一驱动电路单元102i驱动扫描线G1、第二驱动电路单元1022驱动扫描线G2等，第m驱动电路单元102m驱动扫描线Gm等依此类推。其中第一驱动电路单元1021、第二驱动电路单元1022、第(m-Ι)驱动电路单元102^^)和第m驱动电路单元102_?具有相同的电路结构。第三驱动电路单元1023和第(m-2)驱动电路单元102(m_2)具有相同的电路结构。第四驱动电路单元1024至第(m-3)驱动电路单元102(m_3)具有相同的电路结构。在相同的电路结构下，仅输入各驱动电路单元控制信号的时序不同，借以让栅极驱动电路102的m个驱动电路单元在不同的时序下分别产生扫描信号。前三条扫瞄线Gl，G2和G3是分别由第一驱动电路单元1021、第二驱动电路单元1022和第三驱动电路单元1023所驱动，后三条扫瞄线Gm-2，Gm-l和Gm是分别由第(m_2)驱动电路单元102(m_2)、第(m-Ι)驱动电路单元102^)和第m驱动电路单元102m所驱动，而其余的扫描线G4，G5...Gm-3则由第四驱动电路单元1024至第(m-3)驱动电路单元102(m_3)所驱动。
[0044]图2A所示为本发明栅极驱动电路在进行顺向扫描时所使用的控制信号时序图，其中对应的数据信号如图所示。在顺向扫描时，第一启始脉冲信号STV1、第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2等五个控制信号依序产生，且相邻信号间彼此部分重叠。其中，第一启始脉冲信号为一信号宽度为T/2的脉冲信号，而第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2的信号周期均为T，且彼此落后四分之一周期产生，亦即T/4。换言之，当第一启始脉冲信号STVl产生后，第三时脉信号CK3会落后第一启始脉冲信号STVl亦即时间T/4后产生，第四时脉信号CK4落后第三时脉信号CK3时间T/4后产生,第一时脉信号CKl落后第四时脉信号CK4时间T/4后产生，第二时脉信号CK2落后第一时脉信号CKl时间T/4后产生。依此，当第一启始脉冲信号STVl被触发后,第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2会依序传送给栅极驱动电路102中的m个驱动电路，让m个驱动电路依据扫瞄线Gl至Gm的顺序依序产生扫瞄信号SGl至SGm，分别驱动扫瞄线Gl至Gm进行一顺向扫描。其中，扫瞄信号SGl的产生与第三时脉信号CK3第一周期中的高位准信号同步，扫瞄信号SG2的产生与第四时脉信号CK4第一周期中的高位准信号同步，扫瞄信号SG3的产生与第一时脉信号CKl第一周期中的高位准信号同步，扫瞄信号SG4的产生与第二时脉信号CK2第一周期中的高位准信号同步，瞄信号SG5的产生与第三时脉信号CK3的第二周期中的高位准信号同步，扫瞄信号SG6的产生与第四时脉信号CK4第二周期中的高位准信号同步，依此类推。当所有的扫瞄线Gl至Gm被依序驱动完成后，第二启始脉冲信号STV2会被触发。
[0045]图2B所示为本发明栅极驱动电路在进行反向扫描时所使用的控制信号时脉图，其中对应的数据信号如图所示。在反向扫描时，第二启始脉冲信号STV2、第二时脉信号CK2、第一时脉信号CK1、第四时脉信号CK4以及第三时脉信号CK3依序产生,相邻信号间彼此部分重叠，且彼此落后四分之一周期亦即T/4。换言之，在第二启始脉冲信号STV2产生后，第二时脉信号CK2落后第二启始脉冲信号STV2信号宽度T/4之后产生,第一时脉信号CKl落后第二时脉信号CK2信号宽度T/4之后产生,第四时脉信号CK4落后第一时脉信号CKl时间T/4之后产生，第三时脉信号CK3落后第四时脉信号CK4时间T/4之后产生。依此，当第二启始脉冲信号STV2被触发后，第二时脉信号CK2、第一时脉信号CK1、第四时脉信号CK4以及第三时脉信号CK3会依序传送至栅极驱动电路102中的m个驱动电路，让m个驱动电路依据扫瞄线Gm至Gl的顺序，依序产生扫瞄信号SGm至SGl进行一反向扫描。其中，扫瞄信号SGm的产生与第二时脉信号CK2第一周期中的高位准信号同步，扫瞄信号SGm-1的产生与第一时脉信号CKl第一周期中的高位准信号同步，扫瞄信号SGm-2的产生与第四时脉信号CK4第一周期中的高位准信号同步，扫瞄信号SGm-3的产生与第三时脉信号CK3第一周期中的高位准信号同步，瞄信号SGm-4的产生与第二时脉信号CK2第二周期中的高位准信号同步，扫瞄信号SGm-5的产生与第一时脉信号CKl第二周期中的高位准信号同步，依此类推。当所有的扫瞄线Gm至Gl被依序驱动完成后，第一启始脉冲信号STVl会被触发。
[0046]图3A所示为第一驱动电路单元102i的概略电路图示。第一驱动电路单元包括:一第一拉高电路301、一第二拉高电路302、一输出电路303、一第一拉低电路304和一第二拉低电路305。第一拉高电路301耦接一节点Q，并接收第一启始脉冲信号STVl以拉高节点Q的电位，以及根据第二时脉信号CK2，释放存在于节点Q的累积电荷。第二拉高电路302亦耦接节点Q，并接收下一级驱动电路，亦及第二驱动电路1022输出的扫描信号SG2，维持节点Q的电位。第一驱动电路单元102i搭配图2A顺向扫描控制信号时序图，第一拉高电路301为拉高节点Q的电位主要控制单元；第一驱动电路单元102i搭配图2B反向扫描控制信号时序图，第二拉高电路302为拉高节点Q的电位主要控制单元。输出电路303耦接扫描线G1，并接收第三时脉信号CK3，以根据节点Q的电位将第三时脉信号CK3输出至扫瞄线Gl作为扫描信号SGl。第一拉低电路304根据第一时脉信号CKl,来拉低扫描信号SGl。第二拉低电路305，根据下三级驱动电路输出的扫描信号SG4，拉低节点Q的电位，释放存在于节点Q的累积电荷。
[0047]其中，第一拉高电路301包含一第一切换元件311以及一第二切换元件312。第一切换元件311的栅极端与源极端相连，并接收第一启始脉冲信号STV1，第一切换元件311的漏极端与节点Q连接。第二切换元件312的源极端与第一切换元件311的源极端连接，第二切换元件312的栅极端接收第二时脉信号CK2，第二切换元件312的漏极端与节点Q连接。当第一启始脉冲信号STVl被触发，高位准的第一启始脉冲信号STVl会致使第一切换元件311导通,拉高节点Q电位。
[0048]第二拉高电路302包含一第三切换元件313和一第四切换元件314，第三切换元件313的栅极端与源极端相连，并接收下一级驱动电路输出的扫描信号SG2，第三切换元件313的漏极端与节点Q连接。第四切换元件314的源极端与第三切换元件313的源极端连接，第四切换元件314的栅极端接收第四时脉信号CK4，第四切换元件314的漏极端与节点Q连接。其中，第四时脉信号CK4的第一周期中高准位与扫描信号SG2同步，因此，当扫描信号SG2致使第三切换元件313导通时，第四时脉信号CK4亦同时使第四切换元件314导通，通过传入的扫描信号SG2维持节点Q的电位。
[0049]输出电路303包含一第五切换元件315，其中第五切换元件315的源极端接收第三时脉信号CK3，第五切换元件315的栅极端与节点Q连接，第五切换元件315的漏极端与扫瞄线Gl相连，当节点Q的电位致使第五切换元件315导通，第三时脉信号CK3会对应输出至扫瞄线Gl，成为扫描信号SGl。
[0050]第一拉低电路304包含一第六切换元件316，其中第六切换元件316的源极端与扫瞄线Gl相连，第六切换元件316的栅极端接收第一时脉信号CKl，第六切换元件316的漏极端与接地点(或电压Vss)连接，当第一时脉信号CKl致使第六切换元件316导通，扫瞄线Gl上的电位会被拉低至与接地点(或电压Vss)同电位。
[0051]第二拉低电路305包含一第七切换元件317，其中第七切换元件317的源极端与节点Q相连，第七切换元件317的栅极端接收下三级驱动电路输出的扫描信号SG4，第七切换元件317的漏极端与接地点(或电压Vss)连接。其中，第二时脉信号CK2的第一周期中的高准位与扫描信号SG4同步，因此，当扫描信号SG4致使第七切换元件317导通时，第二时脉信号CK2亦同时使第二切换元件312导通，且由于此时第一启始脉冲信号STVl位低位准，因此，节点Q的累积电荷会透过第二切换元件312和第七切换元件317被释放。
[0052]依此，在进行顺向扫描时，第一驱动电路单元为顺向扫描时第一个被驱动者，第一启始脉冲信号STVl会先被触发，借以进行顺向扫描。因此，时脉信号将以第一启始脉冲信号STV1、第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2的顺序依序传输至第一驱动电路单元102i。请同时参阅图2A与图3A，其中，第一拉高电路301接收第一启始脉冲信号STVl来拉高节点Q的电位。接着，第三时脉信号CK3传输至输出电路303，来根据拉高的节点Q电位对应输出第三时脉信号CK3，亦即扫描信号SG1，至扫瞄线Gl，同时扫描信号SGl亦传送至第二驱动电路单元1022。接着，第四时脉信号CK4、扫描信号SG2传输至第二拉高电路302，在扫描信号SG2为高准位时，将接收的扫描信号SG2输出至节点Q，借以维持节点Q的电位。接着，第二时脉信号CK2和扫描信号SG4分别传送至第一拉高电路301和第二拉低电路305,由于此时第一启始脉冲信号STVl已为低电位，因此节点Q被耦接至低电位来释放累积的电荷。完成顺向扫描时第一扫描信号SGl的产生。最后，第一时脉信号CKl传输至第一拉低电路304,借以拉低扫描信号SGl。
[0053]而当反向扫描时，第一驱动电路单元102i为反向扫描时最后一个被驱动者，且当反向扫描完成后，第一启始脉冲信号STVl会被触发。因此，时脉信号将以第二时脉信号CK2、第一时脉信号CK1、第四时脉信号CK4、第三时脉信号CK3以及第一启始脉冲信号STVl的顺序依序传输至第一驱动电路单元102”请同时参阅图2B与图3A，首先，第二时脉信号CK2和扫描信号SG4分别传送至第一拉高电路301和第二拉低电路305，由于此时第一启始脉冲信号STVl仍为低电位，因此节点Q被耦接至低电位来确保节点Q无累积电荷存在。接着，第一时脉信号CKl传输至第一拉低电路304，借以确保扫描线Gl为一低准位。接着，第四时脉信号CK4、扫描信号SG2传输至第二拉高电路302，将接收的扫描信号SG2输出至节点Q，借以拉高节点Q的电位。接着，第三时脉信号CK3传输至输出电路303，来根据拉高的节点Q电位对应输出第三时脉信号CK3，亦即扫描信号SGl，至扫瞄线Gl，同时扫描信号SGl亦传送至第二驱动电路单元1022。依此完成反向扫描时第一扫描信号SGl的产生。换言之，根据本发明，在顺向扫描时，第一拉高电路301会先被启动来拉高节点Q的电位，然后再启动第二拉高电路302以保持节点Q的电位。反之，在反向扫描时，第二拉高电路302会先被启动来拉高节点Q的电位，然后再启动第一拉高电路301以保持节点Q的电位。
[0054]第二驱动电路单元1022和第一驱动电路单元102i具有相同的电路结构，所不同者为各电路接收的时脉信号与第一驱动电路单元102i不相同。根据本发明，各时脉信号的排列顺序为第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2,所不同者，仅为顺向扫描时，第三时脉信号CK3先产生，接着依序产生第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2,借以让扫描信号可根据第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2的顺序依序产生。而在反向扫描时，第二时脉信号CK2先产生，接着依序产生第一时脉信号CKl、第四时脉信号CK4以及第三时脉信号CK3。借以让扫描信号可根据第二时脉信号CK2、第一时脉信号CK1、第四时脉信号CK4以及第三时脉信号CK3的顺序依序产生。
[0055]依此，相同电路结构的电路在第一驱动电路单元中若是接收第三时脉信号CK3，在第二电路单元中1022将是接收第四时脉信号CK4，在第三电路单元1023中则是接收第一时脉信号CKl，在第四电路单元1024中则是接收第二时脉信号CK2，而在第五电路单元1025中则是接收第三时脉信号CK3，依此类推。换言之，本发明是以四个电路单元为一循环，相同电路结构的电路在此四个电路单元中，是分别接收第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2。例如,第一拉高电路301在第一驱动电路单元102i中是接收第二时脉信号CK2，在第二电路单元中1022将是接收第三时脉信号CK3，在第三电路单元中1023将是接收第一时脉信号CK1，在第四电路单元中1024将是接收第四时脉信号CK4,因此,输入各驱动电路单兀第一拉高电路的时脉信号为第h时脉信号，h=l+mod(n/4)，其中，n=l, 2,…m。
[0056]第二拉高电路302在第一驱动电路单元中是接收第四时脉信号CK4，在第二电路单元中1022将是接收第一时脉信号CK1，在第三电路单元中1023将是接收第二时脉信号CK2，在第四电路单元中1024将是接收第三时脉信号CK3，因此，输入各驱动电路单元第二拉高电路的时脉信号为第i时脉信号，i=l+mod((n+2)/4)，其中，n=l, 2，…m。
[0057]输出电路303在第一驱动电路单元中是接收第三时脉信号CK3，在第二电路单元中1022将是接收第四时脉信号CK4，在第三电路单元中1023将是接收第一时脉信号CKl，在第四电路单元中1024将是接收第二时脉信号CK2，因此，输入各驱动电路单元第二拉高电路的时脉信号为第j时脉信号，j=l+mod((n+l)/4),其中，n=l, 2，…m。
[0058]第一拉低电路304在第一驱动电路单元中是接收第一时脉信号CKl，在第二电路单元中1022将是接收第二时脉信号CK2，在第三电路单元中1023将是接收第三时脉信号CK3，在第四电路单元中1024将是接收第四时脉信号CK4，因此，输入各驱动电路单元第二拉高电路的时脉信号为第k时脉信号，k=l+mod((n+3)/4),其中，n=l, 2，…m。
[0059]此外,本发明每一级产生的扫描信号亦会传输至下一级,作为顺向扫描时，下一级驱动电路拉高节点Q电位之用，以及传输至下三级，作为顺向扫描时，确保尚未被启动的驱动电路其节点Q无累积电荷存在。除此此外，每一级产生的扫描信号亦会传输至上一级，作为反向扫描时，上一级驱动电路拉高节点Q电位之用，以及传输至上三级，作为进行反向扫描时，确保尚未被启动的驱动电路其节点Q无累积电荷存在。
[0060]图3B所示为根据本发明一实施利的第二驱动电路单元1022的概略图。第二驱动电路单元1022与第一驱动电路单元102i具有相同的电路结构。第二驱动电路单元1022包括:一第一拉高电路321、一第二拉高电路322、一输出电路323、一第一拉低电路324和一第二拉低电路325。其中，第一拉高电路321耦接一节点Q，并接收前一级驱动电路产生的第一扫描信号SGl以维持或拉高节点Q的电位，以及根据第三时脉信号CK3，来拉低节点Q的电位，释放存在于节点Q的累积电荷。第二拉高电路322亦稱接节点Q,并接收下一级驱动电路，亦及第三驱动电路1023输出的扫描信号SG3，维持节点Q的电位。第二驱动电路单元1022搭配图2A顺向扫描控制信号时序图，第一拉高电路321为拉高节点Q的电位主要控制单元；第二驱动电路单元1022搭配图2B反向扫描控制信号时序图，第二拉高电路322为拉高节点Q的电位主要控制单元。输出电路323耦接扫描线G2，并接收第四时脉信号CK4，以根据节点Q的电位将第四时脉信号CK4输出至扫猫线G2作为扫描信号SG2。第一拉低电路324根据第二时脉信号CK2，来拉低扫描信号SG2。第二拉低电路325，根据下三级驱动电路输出的扫描信号SG5,来同时拉低节点Q的电位,释放存在于节点Q的累积电荷。依此，以第二拉高电路322为例，其与第一驱动电路单元中的第二拉高电路302具有相同的电路结构，而在第一驱动电路单元102i中，第二拉高电路302接收扫描信号SG2，维持节点Q的电位，因此，在第二驱动电路单元1022中，第二拉高电路322是接收扫描信号SG3，维持节点Q的电位，依此类推。在进行顺向扫描与反向扫描时，第二驱动电路单元1022与第一驱动电路单元具有相同的电路操作方式，仅第一拉高电路在第一驱动电路单元中，是接收第一启始脉冲信号STV1，而在第二驱动电路单元1022，是接收前级的扫描信号，在此不再赘述。
[0061]图3C所示为根据本发明一实施利的第(m-Ι)驱动电路单元102^)的概略图。第(m-Ι)驱动电路单元102m)与第一驱动电路单元102i具有相同的电路结构。第(m_l)驱动电路单元102&D亦包括:一第一拉高电路331、一第二拉高电路332、一输出电路333、一第一拉低电路334和一第二拉低电路335。在一实施例中，面板具有400条扫描线,亦即m=400，因此，第(m-Ι)驱动电路单元102^^)是用以产生驱动第399条扫描线的扫描信号SG399。依此，第一拉高电路331耦接一节点Q，并接收前一级驱动电路产生的扫描信号SG398以拉高节点Q的电位，以及根据第四时脉信号CK4，来拉低节点Q的电位，释放存在于节点Q的累积电荷。第二拉高电路333亦耦接节点Q，并接收下一级驱动电路输出的扫描信号SG400，且因为第(m-Ι)驱动电路单元102.D是栅极驱动电路102的第399级驱动电路单元，因为是以四个驱动电路单元为周期，因此第二拉高电路332接收第二时脉信号CK2、扫描信号SG400拉高或拉低节点Q的电位。输出电路333耦接扫描线G399，并接收第一时脉信号CKl,以根据节点Q的电位将第一时脉信号CKl输出至扫猫线G399作为扫描信号SG399。第一拉低电路334根据第三时脉信号CK3，来拉低扫描信号SG399。第二拉低电路335，根据扫描信号SG396，来拉低节点Q的电位，释放存在于节点Q的累积电荷。
[0062]图3D所示为根据本发明一实施利的第m驱动电路单元102m的概略图。第m驱动电路单元102m与第一驱动电路单元102i具有相同的电路结构。第m驱动电路单元102_?亦包括:一第一拉高电路341、一第二拉高电路342、一输出电路343、一第一拉低电路344和一第二拉低电路345。在本实施例中，m为400，因此第m驱动电路单元102m是用以产生驱动第400条扫描线的扫描信号SG400。依此，第一拉高电路341耦接一节点Q，并接收前一级驱动电路产生的扫描信号SG399以拉高或保持节点Q的电位，以及根据第一时脉信号CKl，来拉低节点Q的电位，释放存在于节点Q的累积电荷。第二拉高电路342亦耦接节点Q，且因为，第m驱动电路单元102m为反向扫描时，第一个被驱动的电路单元，因此接收一第二启始脉冲信号STV2，拉高节点Q的电位。输出电路343耦接扫描线G399，并接收第二时脉信号CK2，以根据节点Q的电位将第二时脉信号CK2输出至扫瞄线G400作为扫描信号SG400。第一拉低电路344根据第四时脉信号CK4,来拉低扫描信号SG400。第二拉低电路335,根据扫描信号SG397，来拉低节点Q的电位，释放存在于节点Q的累积电荷。
[0063]值得注意的是，在进行顺向扫描时，第m驱动电路单元102^为顺向扫描时，最后一个被驱动的电路单元，因此当顺向扫描完成后，第二启始脉冲信号STV2会被触发。因此，时脉信号将以第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl、第二时脉信号CK2以及第二启始脉冲信号STV2的顺序依序传输至第m驱动电路单元102m。请同时参阅图2A与图3D，首先，第三时脉信号CK3传输至第二拉高电路342，由于此时第二启始脉冲信号STV2仍为低电位，因此节点Q被耦接至低电位来确保节点Q无累积电荷存在。接着，第四时脉信号CK4传输至第一拉低电路344,借以确保扫描线G400为一低准位。接着，第一时脉信号CKl、扫描信号SG399传输至第一拉高电路341，将接收的扫描信号SG399输出至节点Q，借以拉高节点Q的电位。接着，第二时脉信号CK2传输至输出电路343，来根据拉高的节点Q电位对应输出第二时脉信号CK2，亦即扫描信号SG400，至扫瞄线G400。依此完成顺向扫描时最后一个扫描信号SG400的产生。
[0064]当反向扫描时，第m驱动电路单元102m为反向扫描时第一个被驱动者，因此，时脉信号将以第二启始脉冲信号STV2、第二时脉信号CK2、第一时脉信号CKl、第四时脉信号CK4以及第三时脉信号CK3的顺序依序传输至，第m驱动电路单元102m。请同时参阅图2B与图3D，首先，第二拉高电路342接收第二启始脉冲信号STV2来拉高节点Q的电位。接着，第二时脉信号CK2传输至输出电路343,来根据拉高的节点Q电位对应输出第二时脉信号CK2，亦即扫描信号SG400，至扫瞄线G400，同时扫描信号SG400亦传送至前级驱动电路单元102(^ 0接着，第一时脉信号CK1、扫描信号SG399传输至第一拉高电路341，将接收的扫描信号SG399输出至节点Q，借以维持节点Q的电位。接着，第四时脉信号CK4传输至第一拉低电路344，借以拉低扫描信号SG400。最后，第三时脉信号CK3传送至第二拉高电路342，由于此时第二启始脉冲信号STV2已为低电位，因此节点Q被耦接至低电位来释放累积的电荷。完成反向扫描时第一个扫描信号SG400的产生。在进行顺向扫描与反向扫描时,第(m-Ι)驱动电路单元102^与第m驱动电路单元102m具有相同的电路操作方式，仅第二拉高电路在第m驱动电路单元102^中，是接收第二启始脉冲信号STV2，而在第(m_l)驱动电路单元102^，是接收下一级的扫描信号，在此不再赘述。
[0065]图4A所示为根据本发明一实施例第三驱动电路单元1023的概略电路图示。第三驱动电路单兀1023包括:一第一拉高电路401、一第二拉高电路402、一输出电路403、一第一拉低电路404、一第二拉低电路405和一第三拉低电路406。其中第一拉高电路401、第二拉高电路402、输出电路403、第一拉低电路404和第二拉低电路405与第一驱动电路单元102!的电路结构相同，所不同者为第三驱动电路单元1023还包括一第三拉低电路406，用以接收第一启始脉冲信号STVl，以在第三驱动电路1023被驱动来产生扫描信号SG3前，先拉低节点Q的电位，来释放存在于节点Q的累积电荷。其中，第三拉低电路406包含一第八切换元件318，第八切换元件318的源极端与节点Q相连，第八切换元件318的栅极端接收第一启始脉冲信号STV1，第八切换元件318的漏极端与接地点(或电压Vss)连接。当第一启始脉冲信号STVl致使第八切换元件318导通，节点Q的累积电荷会透过第八切换元件318被释放。
[0066]其中，第一拉高电路401耦接一节点Q，并接收前一级扫描信号SG2拉高节点Q的电位。第二拉高电路402亦耦接节点Q，并接收下一级驱动电路输出的扫描信号SG4，维持节点Q的电位。输出电路403耦接扫描线G3，并接收第一时脉信号CK1，以根据节点Q的电位将第一时脉信号CKl输出至扫猫线G3作为扫描信号SG3。第一拉低电路404根据第三时脉信号CK3,来拉低扫描信号SG3。第二拉低电路405,根据下三级驱动电路输出的扫描信号SG6，拉低节点Q的电位，释放存在于节点Q的累积电荷。第三拉低电路406，根据第一启始脉冲信号STVl，于第三驱动电路被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。
[0067]依此，在进行顺向扫描时，请同时参阅图2A与图4A，第一启始脉冲信号STV1、第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2依序传输至第三驱动电路单元1023。其中，第三拉低电路406接收第一启始脉冲信号STV1，以在第三驱动电路1023被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。接着，第三时脉信号CK3传输至第一拉低电路404,借以拉低扫描信号SG3,确保面板不会有误动作。接着，第一拉高电路401接收前一级输出的扫描信号SG2,来拉高节点Q的电位。然后，第一时脉信号CKl传输至输出电路403,来根据拉高的节点Q电位对应输出第一时脉信号CKl,亦即扫描信号SG3，至扫瞄线G3，同时扫描信号SG3亦传送至下一级驱动电路单元1024。接着，第二时脉信号CK2、扫描信号SG4传输至第二拉高电路402，第二拉高电路402将接收的扫描信号SG4输出至节点Q，借以维持节点Q的电位。最后，扫描信号SG6传输至第二拉低电路405，以释放节点Q的累积电荷。
[0068]而当反向扫描时，请同时参阅图2B与图4A。第二时脉信号CK2、第一时脉信号CK1、第四时脉信号CK4以及第三时脉信号CK3、第一启始脉冲信号STVl依序传输至第三驱动电路单元1023。首先，第一启始脉冲信号STVl为低位准，因此第三拉低电路406并不动作。而扫描信号SG6传输至第二拉低电路405，以释放节点Q的累积电荷，借以在第三驱动电路1023被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。接着，第二时脉信号CK2、扫描信号SG4传输至第二拉高电路402，第二拉高电路402将接收的扫描信号SG4输出至节点Q，借以拉高节点Q的电位。然后，第一时脉信号CKl传输至输出电路403，来根据拉高的节点Q电位对应输出第一时脉信号CK1，亦即扫描信号SG3，至扫瞄线G3。接着，第一拉高电路401接收扫描信号SG2，维持节点Q的电位。最后，第三时脉信号CK3传输至第一拉低电路404，借以拉低扫描信号SG3。图4B所示为根据本发明一实施例第(m_2)驱动电路单元102(m_2)的概略电路图示。第(m-2)驱动电路单元102(m_2)与第三驱动电路单元1023具有相同的电路结构。在本实施例中，第(m-2)驱动电路单元102(ηι_2)是用以产生驱动第398条扫描线的扫描信号SG398。第(m-2)驱动电路单兀102(m_2)包括:一第一拉高电路411、一第二拉高电路412、一输出电路413、一第一拉低电路414、一第二拉低电路415和一第三拉低电路416。其中，第一拉高电路411耦接一节点Q，并接收前一级扫描信号SG397拉高节点Q的电位。第二拉高电路412亦耦接节点Q，并接收下一级驱动电路输出的扫描信号SG399，维持节点Q的电位。输出电路403耦接扫描线G398，并接收第四时脉信号CK4，以根据节点Q的电位将第四时脉信号CK4输出至扫瞄线G398作为扫描信号SG398。第一拉低电路414根据第二时脉信号CK2，来拉低扫描信号SG398。第二拉低电路415，根据下三级驱动电路输出的扫描信号SG395，拉低节点Q的电位，释放存在于节点Q的累积电荷。因为，第(m-2)驱动电路单元102(m_2)为反向扫描时，第三个被驱动的电路单元，因此第三拉低电路416，根据第二启始脉冲信号STV2，于第(m-2)驱动电路被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。
[0069]依此，在进行顺向扫描时，请同时参阅图2A与图4B。第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2、第二启始脉冲信号STV2依序传输至第(m-2)驱动电路单元102(m_2)。首先，第二启始脉冲信号STV2为低位准，因此第三拉低电路416并不动作。而扫描信号SG395传输至第二拉低电路415，以释放节点Q的累积电荷，借以在第(m-2)驱动电路102(m_2)被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。接着，第三时脉信号CK3、扫描信号SG397传输至第一拉高电路411，第一拉高电路411将接收的扫描信号SG397输出至节点Q，借以拉高节点Q的电位。然后，第四时脉信号CK4传输至输出电路413,来根据拉高的节点Q电位对应输出第四时脉信号CK4,亦即扫描信号SG398，至扫瞄线G398。接着，第二拉高电路412接收扫描信号SG399，来维持节点Q的电位。最后，第二时脉信号CK2传输至第一拉低电路414,借以拉低扫描信号SG398。
[0070]在进行反向扫描时，请同时参阅图2B与图4B。第二启始脉冲信号STV2、第二时脉信号CK2、第一时脉信号CK1、第四时脉信号CK4以及第三时脉信号CK3依序传输至第(m_2)驱动电路单元102(m_2)。首先，第三拉低电路416接收第二启始脉冲信号STV2，以在第(m_2)驱动电路单元102(ηι_2)被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。接着，第二时脉信号CK2传输至第一拉低电路414,借以拉低扫描信号SG398。然后,第一时脉信号CK1、扫描信号SG399传输至第二拉高电路412，第二拉高电路412将接收的扫描信号SG399输出至节点Q，借以拉高节点Q的电位。然后，第四时脉信号CK4传输至输出电路413，来根据拉高的节点Q电位对应输出第四时脉信号CK4，亦即扫描信号SG398，至扫瞄线G398。接着，第一拉高电路411接收扫描信号SG397，来维持节点Q的电位。最后，扫描信号SG395传输至第二拉低电路415，以释放节点Q的累积电荷。
[0071]图5Α所示为根据本发明一实施例第四驱动电路单元1024的概略电路图示。第四驱动电路单兀1024包括:一第一拉高电路501、一第二拉高电路502、一输出电路503、一第一拉低电路504、一第二拉低电路505、一第三拉低电路506、一第四拉低电路507和一第五拉低电路508。其中第一拉高电路501、第二拉高电路502、输出电路503、第一拉低电路504和第二拉低电路505与第一驱动电路单元102i的电路结构相同，所不同者为第四驱动电路单元1024还包括一第三拉低电路506、一第四拉低电路507和一第五拉低电路508。其中，第三拉低电路506用以接收扫描信号SG1，以在反向扫描时，在第四驱动电路1024被驱动产生扫描信号SG4后，拉低节点Q的电位，来释放存在于节点Q的累积电荷；第四拉低电路507用以接收第二启始脉冲信号STV2，以在反向扫描时，在第四驱动电路1024被驱动来产生扫描信号SG4前,先拉低节点Q的电位，来释放存在于节点Q的累积电荷；而第五拉低电路508用以接收第一启始脉冲信号STVl，以在正向扫描时，在第四驱动电路1024被驱动来产生扫描信号SG4前，先拉低节点Q的电位，来释放存在于节点Q的累积电荷。其中，第三拉低电路506包含一第八切换元件318，第八切换元件318的源极端与节点Q相连，第八切换元件318的栅极端接收前三级驱动电路输出的扫描信号，在此实施例中为扫描信号SG1，第八切换元件318的漏极端与接地点(或电压Vss)连接。当扫描信号SGl致使第八切换元件318导通，节点Q的累积电荷会透过第八切换元件318被释放。第四拉低电路507包含一第九切换元件319，第九切换元件319的源极端与节点Q相连，第九切换元件319的栅极端接收第二启始脉冲信号STV2，第九切换元件319的漏极端与接地点(或电压Vss)连接。当第二启始脉冲信号STV2致使第九切换元件319导通，节点Q的累积电荷会透过第九切换元件319被释放。第五拉低电路508包含一第十切换元件320，第十切换元件320的源极端与节点Q相连，第十切换元件320的栅极端接收第一启始脉冲信号STVl，第十切换元件320的漏极端与接地点(或电压Vss)连接。当第一启始脉冲信号STVl致使第十切换元件320导通，节点Q的累积电荷会透过第十切换元件320被释放。此外，第四驱动电路单元1024的第一拉高电路501耦接一节点Q，并接收前一级扫描信号SG3拉高节点Q的电位。第二拉高电路402亦耦接节点Q，并接收下一级驱动电路输出的扫描信号SG5，维持节点Q的电位。输出电路503耦接扫描线G4，并接收第二时脉信号CK2，以根据节点Q的电位将第二时脉信号CK2输出至扫猫线G4作为扫描信号SG4。第一拉低电路504根据第四时脉信号CK4,来拉低扫描信号SG4。第二拉低电路505，根据下三级驱动电路输出的扫描信号SG7，拉低节点Q的电位，释放存在于节点Q的累积电荷。
[0072]依此，在进行顺向扫描时，请同时参阅图2A与图5A，第一启始脉冲信号STV1、第三时脉信号CK3、第四时脉信号CK4、第一时脉信号CKl以及第二时脉信号CK2、第二启始脉冲信号STV2依序传输至第三驱动电路单元1023。首先，第八拉低电路508接收第一启始脉冲信号STVl，接着第六拉低电路506接收扫描信号SGl，以在第四驱动电路1024被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。接着，第三时脉信号CK3、扫描信号SG5传输至第二拉高电路502,由于此时,扫描信号SG5尚未被形成,扫描信号SG5在一低位准状态，因此节点Q的电位亦维持在一低位准状态。接着，第四时脉信号CK4传输至第一拉低电路504，确保在扫描信号SG4产生前不会有任何的信号输出至扫描线G4。接着，第一拉高电路501接收前一级输出的扫描信号SG3，来拉高节点Q的电位。然后，第二时脉信号CK2传输至输出电路503,来根据拉高的节点Q电位对应输出第二时脉信号CK2,亦即扫描信号SG4,至扫猫线G4,同时扫描信号SG4亦传送至下一级驱动电路单兀1025。最后，扫描信号SG7传输至第二拉低电路505，以释放节点Q的累积电荷。
[0073]而当反向扫描时，请同时参阅图2B与图5A。第二启始脉冲信号STV2、第二时脉信号CK2、第一时脉信号CK1、第四时脉信号CK4以及第三时脉信号CK3、第一启始脉冲信号STVl依序传输至第四驱动电路单元1024。首先，第七拉低电路507接收第二启始脉冲信号STV2,以及第五拉低电路505接收扫描信号SG7，以释放节点Q的累积电荷，借以在第四驱动电路1024被驱动前，先拉低节点Q的电位，释放存在于节点Q的累积电荷。接着，第二拉高电路502接收前一级输出的扫描信号SG5来拉高节点Q的电位，然后第二时脉信号CK2传输至输出电路503，来根据拉高的节点Q电位对应输出第二时脉信号CK2，亦即扫描信号SG4，至扫瞄线G4。接着，第一拉高电路501接收扫描信号SG3，来维持节点Q的电位。然后，第四时脉信号CK4传输至第一拉低电路504,借以拉低扫描信号SG4。最后,第二拉高电路502根据第三时脉信号CK3将扫描信号SG5输出至节点Q，由于此时扫描信号SG5为低位准，因此将拉低节点Q的电位以释放节点Q的累积电荷。
[0074]图5B所示为根据本发明一实施例第五驱动电路单元1025的概略电路图示。第五驱动电路单元1025与第四驱动电路单元1024具有相同的电路结构。第五驱动电路单兀1025，包括:一第一拉高电路511、一第二拉高电路512、一输出电路513、一第一拉低电路514、一第二拉低电路515、一第三拉低电路516、一第四拉低电路517和一第五拉低电路518。其中，第一拉高电路511耦接一节点Q，并接收前一级扫描信号SG4拉高节点Q的电位。第二拉高电路512亦耦接节点Q，并接收下一级驱动电路输出的扫描信号SG6，维持节点Q的电位。输出电路513耦接扫描线G5，并接收第三时脉信号CK3，以根据节点Q的电位将第三时脉信号CK3输出至扫猫线G5作为扫描信号SG5。第一拉低电路514根据第一时脉信号CKl,来拉低扫描信号SG5。第二拉低电路515,根据下三级驱动电路输出的扫描信号SG8，拉低节点Q的电位，释放存在于节点Q的累积电荷。第三拉低电路516，用以接收扫描信号SG2,以在反向扫描时,在第五驱动电路1025被驱动产生扫描信号SG5后,拉低节点Q的电位，来释放存在于节点Q的累积电荷；第四拉低电路517用以接收第二启始脉冲信号STV2,以在反向扫描时，在第五驱动电路1025被驱动来产生扫描信号SG5前，先拉低节点Q的电位，来释放存在于节点Q的累积电荷；而第五拉低电路518用以接收第一启始脉冲信号STVl,以在正向扫描时，在第五驱动电路1025被驱动来产生扫描信号SG5前，先拉低节点Q的电位，来释放存在于节点Q的累积电荷。其进行顺向扫描与反向扫描时的电路操作，与第四驱动电路单元1024相同，在此不再赘述。
[0075]由本发明上述的实施利可知，通过依序输入四个不同时间触发的时序信号至本发明的栅极驱动电路，不仅可选择进行顺向扫描亦可选择进行反向扫描，达成双向扫描的效果O
[0076]虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【权利要求】
1.一种栅极驱动电路，其特征在于，是用以驱动m条扫描线，m为正整数，分别为第一条扫描线至第m条扫描线，该栅极驱动电路至少包括: m个驱动电路单元，分别为第一驱动电路单元至第m驱动电路单元，分别耦接该第一条扫描线至该第m条扫描线，其中该m个驱动电路单元分别产生第一扫描信号至第m扫描信号来分别驱动该第一条扫描线至该第m条扫描线， 其中，该第一驱动电路单元、该第二驱动电路单元、该第(m-Ι)驱动电路单元和该第m驱动电路单元具有相同的电路结构， 该第三驱动电路单元和该第(m-2)驱动电路单元具有相同的电路结构， 该第四驱动电路单元至该第(m-3)驱动电路单元具有相同的电路结构。
2.根据权利要求1所述的栅极驱动电路，其特征在于，还包括: 一第一启始信号、一第二启始信号、第一时脉信号、一第二时脉信号、一第三时脉信号以及一第四时脉信号耦接该m个驱动电路单元，其中每一该第一启始信号和该第二启始信号为一脉冲宽度为T/2的脉冲信号,每一该第一时脉信号、该第二时脉信号、该第三时脉信号以及该第四时脉信号具有周期T。
3.根据权利要求2所述的栅极驱动电路，其特征在于，当正向扫描时，该第一启始信号、该第三时脉信号、该第四时脉信号、该第一时脉信号以及该第二时脉信号依序产生，其中该第三时脉信号落后该第一启始信号T/4周期产生、该第四时脉信号落后该第三时脉信号T/4周期产生、该第一时脉信号落后该第四时脉信号T/4周期产生，以及该第二时脉信号落后该第一时脉信号T/4周期产生。
4.根据权利要求2所述的栅极驱动电路，其特征在于，当反向扫描时，该第二启始信号、该第二时脉信号、该第一时脉信号、该第四时脉信号以及该第三时脉信号的顺序依序产生，其中该第二时脉信号落后该第二启始信号T/4周期产生、该第一时脉信号落后该第二时脉信号T/4周期产生、该第四时脉信号落后该第一时脉信号T/4周期产生，以及该第三时脉信号落后该第四时脉信号T/4周期产生。
5.根据权利要求2所述的栅极驱动电路，其特征在于，每一该第一驱动电路单元、该第二驱动电路单元、该第(m-Ι)驱动电路单元和该第m驱动电路单元还包括: 一第一拉高电路，I禹接一节点以及一第一输入信号间，根据该第一输入信号以及一第二输入信号改变该节点电位； 一第二拉高电路，I禹接该节点以及一第三输入信号间，根据该第三输入信号以及一第四输入信号改变该节点电位； 一输出电路，I禹接一扫描线以及一第五输入信号间，根据该改变的该节点电位输出该第五输入信号做为该扫描线的扫描信号； 一第一拉低电路，稱接该扫描线以及一低位准电压间，根据一第六输入信号，将该扫描线电位拉低至该低位准电压；以及 一第二拉低电路，耦接该节点以及该低位准电压间，根据一第七输入信号，将该节点电位拉低至该低位准电压。
6.根据权利要求2所述的栅极驱动电路，其特征在于，每一该第三驱动电路单元和该第(m-2)驱动电路单元还包括: 一第一拉高电路，I禹接一节点以及一第一输入信号间，根据该第一输入信号以及一第二输入信号改变该节点电位； 一第二拉高电路，I禹接该节点以及一第三输入信号间，根据该第三输入信号以及一第四输入信号改变该节点电位； 一输出电路，I禹接一扫描线以及一第五输入信号间，根据该改变的该节点电位输出该第五输入信号做为该扫描线的扫描信号； 一第一拉低电路，稱接该扫描线以及一低位准电压间，根据一第六输入信号，将该扫描线电位拉低至该低位准电压； 一第二拉低电路，耦接该节点以及该低位准电压间，根据一第七输入信号，将该节点电位拉低至该低位准电压；以及 一第三拉低电路，耦接该节点以及该低位准电压间，根据一第八输入信号，将该节点电位拉低至该低位准电压。
7.根据权利要求2所述的栅极驱动电路，其特征在于，每一该第四驱动电路单元至该第(m-3)驱动电路单元还包括: 一第一拉高电路，I禹接一节点以及一第一输入信号间，根据该第一输入信号以及一第二输入信号改变该节点电位； 一第二拉高电路，I禹接该节点以及一第三输入信号间，根据该第三输入信号以及一第四输入信号改变该节点电位； 一输出电路，I禹接一扫描线以及一第五输入信号间，根据该改变的该节点电位输出该第五输入信号做为该扫描线的扫描信号； 一第一拉低电路，稱接该扫描线以及一低位准电压间，根据一第六输入信号，将该扫描线电位拉低至该低位准电压； 一第二拉低电路，耦接该节点以及该低位准电压间，根据一第七输入信号，将该节点电位拉低至该低位准电压； 一第三拉低电路，耦接该节点以及该低位准电压间，根据一第八输入信号，将该节点电位拉低至该低位准电压； 一第四拉低电路，耦接该节点以及该低位准电压间，根据一第九输入信号，将该节点电位拉低至该低位准电压；以及 一第五拉低电路，耦接该节点以及该低位准电压间，根据一第十输入信号，将该节点电位拉低至该低位准电压。
8.根据权利要求5、6或7所述的栅极驱动电路，其特征在于，该第二输入信号为该第h时脉信号，h=l+mod(n/4)，该第四输入信号为该第i时脉信号，i=l+mod((n+2)/4)，该第五输入信号为该第j时脉信号，j=l+mod((n+l)/4),以及该第六输入信号为该第k时脉信号，k=l+mod ((n+3) /4),其中 n=l ?m。
9.根据权利要求8所述的栅极驱动电路，其特征在于，在该第一驱动电路单元中，该第一输入信号为该第一启始信号，该第三输入信号为该第二扫描信号，以及该第七输入信号为该第四扫描信号。
10.根据权利要求8所述的栅极驱动电路，其特征在于，在该第二驱动电路单元中，该第一输入信号为该第一扫描信号，该第三输入信号为该第三扫描信号，以及该第七输入信号为该第五扫描信号。
11.根据权利要求8所述的栅极驱动电路，其特征在于，在该第三驱动电路单元中，该第一输入信号为该第二扫描信号，该第三输入信号为该第四扫描信号，该第七输入信号为该第六扫描信号，以及该第八输入信号为该第一启始信号。
12.根据权利要求8所述的栅极驱动电路，其特征在于，在该第四驱动电路单元至该第(m-3)驱动电路单兀，该第一输入信号为该第(η-l)扫描信号,该第三输入信号为该第(n+1)扫描信号，该第七输入信号为该第(n+3)扫描信号，该第八输入信号为该第(n-3)扫描信号，该第九输入信号为该第二启始信号，以及该第十输入信号为该第一启始信号，其中n=4 ?(m_3)。
13.根据权利要求8所述的栅极驱动电路，其特征在于，在该第(m-2)驱动电路单元中，该第一输入信号为该第(m-3)扫描信号,该第三输入信号为该第(m-Ι)扫描信号,该第七输入信号为该第(m-5)扫描信号，以及该第八输入信号为该第二启始信号。
14.根据权利要求8所述的栅极驱动电路，其特征在于，在该第(m-Ι)驱动电路单元中，该第一输入信号为该第(m-2)扫描信号,该第三输入信号为该第m扫描信号，以及该第七输入信号为该第(m_4)扫描信号。
15.根据权利要求6所述的栅极驱动电路，其特征在于，在该第m驱动电路单元中，该第一输入信号为该第(m-Ι)扫描信号，该第三输入信号为该第(m+1)扫描信号，以及该第七输入信号为该第(m-3)扫描信号。
16.根据权利要求5、6或7所述的栅极驱动电路，其特征在于，该第一拉高电路还包含: 一第一切换兀件，其中该第一切换兀件的栅极端与源极端相连，并稱接该第一输入信号，该第一切换元件的漏极端与该节点连接；以及 一第二切换元件，该第二切换元件的源极端与该第一切换元件的源极端连接，该第二切换元件的栅极端接收该第二输入信号，该第二切换元件的漏极端与该节点连接。
17.根据权利要求16所述的栅极驱动电路，其特征在于，该第二拉高电路还包含: 一第三切换元件，其中该第三切换元件的栅极端与源极端相连，并接收该第三输入信号，该第三切换元件的漏极端与该节点连接；以及 一第四切换元件，其中该第四切换元件的源极端与该第三切换元件的源极端连接，该第四切换元件的栅极端接收该第四输入信号，该第四切换元件的漏极端与该节点连接。
18.根据权利要求17所述的栅极驱动电路，其特征在于，该输出电路还包含: 一第五切换元件，其中该第五切换元件的源极端接收该第五输入信号，该第五切换元件的栅极端与该节点连接，该第五切换元件的漏极端与该扫瞄线连接。
19.根据权利要求18所述的栅极驱动电路，其特征在于，该第一拉低电路还包含: 一第六切换元件，其中该第六切换元件的源极端与该扫瞄线连接，该第六切换元件的栅极端接收该第六输入信号，该第六切换元件的漏极端与该低位准电压连接。
20.根据权利要求19所述的栅极驱动电路，其特征在于，该第二拉低电路还包含: 一第七切换元件，其中该第七切换元件的源极端与该节点连接，该第七切换元件的栅极端接收该第七输入信号，该第七切换元件的漏极端与该低位准电压连接。
21.根据权利要求20所述的栅极驱动电路，其特征在于，该第三拉低电路还包含: 一第八切换元件，其中该第八切换元件的源极端与该节点连接，该第八切换元件的栅极端接收该第八输入信号，该第八切换元件的漏极端与该低位准电压连接。
22.根据权利要求21所述的栅极驱动电路，其特征在于，该第四拉低电路还包含: 一第九切换元件，其中该第九切换元件的源极端与该节点连接，该第九切换元件的栅极端接收该第九输入信号，该第九切换元件的漏极端与该低位准电压连接。
23.根据权利要求22所述的栅极驱动电路，其特征在于，该第五拉低电路还包含: 一第十切换元件，其中该第十切换元件的源极端与该节点连接，该第十切换元件的栅极端接收该第十输入信号，该第十切换元件的漏极端与该低位准电压连接。
【文档编号】G09G3/36GK104347044SQ201310339509
【公开日】2015年2月11日 申请日期:2013年8月6日 优先权日:2013年8月6日
【发明者】曾俊钦, 李雅雯, 林温哲, 潘扩文 申请人:瀚宇彩晶股份有限公司