专利名称：动态相位校准方法和装置的制作方法
技术领域：
本发明涉及用于处理接收到的串行信号的方法和装置，且尤其是用于确定该信号相位的方法和装置，由此能够可靠地对其进行采样来恢复它的数据内容。
背景技术：
接收电路能够接收串行数据信号，没有关于该信号中各个数据比特时间的附加信息。时间信息在一些情况下指的是信号的相位。接收电路必须从接收到的信号中恢复数据。为了能恢复出数据，接收电路需要在该信号的每个数据比特间隔(单位间隔)期间内对接收到的信号进行采样，以确定该信号当前表示二进制的1还是0。信号相位信息是必需的，这样在每个单位间隔期间的一个时刻对信号进行采样才能得到可靠的结果。例如可能希望尽可能在靠近各个单位间隔的中心位置处对信号采样。因为数据信号没有和任何附加相位信息一起接收，接收电路本身必须从接收到的数据信号中提取出其所需的相位信息。确定接收到的数据信号相位的过程就称作相位校准(phasealignment)；而且因为接收到的数据信号的相位可能随时间变化，相位校准也必须是动态的，从而保证结果在各个时间都可用。
已知的动态相位校准(“DPA”)技术包括产生几个备选时钟信号，所有备选时钟信号频率(相对于接收到的数据信号的频率)相同，并分别有一个唯一的相位。例如有八个备选时钟信号，各个时钟信号的相位在一个时钟信号周期内等间隔分布。相位检测电路把接收到的数据信号的跳变相位与其中一个备选时钟信号的跳变相位作比较。假定相位检测器没有检测到一个非常好的相位匹配(几乎总能检测到很好的匹配)，相位检测电路从一个备选时钟信号移动到另一个时钟信号，尝试寻找到具有最适用于数据信号采样定时的相位的备选信号。
一般来说，相位检测电路快速找到它认为最适用于控制数据信号采样的当前最好的(至少是非常好的)备选时钟信号。但是相位检测电路的持续操作也经常导致其切换到不同的备选时钟信号，因为它一直寻找着最适合的信号。新选择的信号实际上可能比旧的信号更好或更差。不管是哪种情况，只要仍存在着一定的相位失配，就继续寻找最好的信号，而这使得相位检测器很快就切换到它以前的选择。换句话说，即使系统能有效地收敛，持续寻找一个更好的备选时钟信号能够使得系统在两个时钟信号之间徒劳无益地来回切换，其中一个可能比另一个更好，但使用其中任一个都能得到较好的、可以接受的结果。尽管具有前述特性的系统运行效果较好，但上述信号跳动或振荡是不希望出现的。例如它能增加系统内的噪声，而且它会引起数据信号解释错误，如果没有它就不会出现这种错误。
下列文献显示了上述类型的相位检测系统的实例，Aung等人2001年3月13日申请的美国专利申请No.09/805,843，Lee等人2002年1月29日申请的美国专利申请No.10/059,014，2002年7月11日Lee等人申请的美国专利申请6,650,140，Venkata等人申请的美国专利申请No.10/195,229，Venkata等人2002年10月6日申请的美国专利申请10/273,899，Venkata等人2002年12月10日申请的美国专利申请No.10/317,262，Lui等人2003年6月3日申请的美国专利申请No.10/454,626，Venkata等人2003年1月21日申请的美国专利申请10/349,541，Venkata等人2003年8月8日申请的美国专利申请No.10/637,982，Asaduzzaman等人2003年9月26目申请的美国专利申请No.10/668,900，以及Asaduzzaman等人2003年9月22日申请的美国专利申请No.10/672,901。这些文献也介绍了可以根据本发明的原理进行修正的系统实例(例如，用本发明中的相位检测电路替代以前的相位检测电路)。
发明内容
根据本发明的动态相位检测电路从多个相位分布的备选时钟信号中选择了两个相位邻近的时钟信号。可以做不同的选择直到发现所选取的两个时钟信号中的跳变主要在需要进行相位校准的串行数据信号跳变的各个相对的边上。两个所选取的时钟信号中的一个还被选用作串行数据信号采样的定时控制，以便从信号中恢复数据。两个所选取的时钟信号继续在串行数据信号中的跳变的各个相对边上出现跳变，分别对两个所选取的信号中的每一个监控它们之间的一致性。最好对两个所选取的信号分别使用不同的一致性测量阈值，其中被选取用于数据信号采样的定时控制的信号最好具有较大的阈值。只要两个所选取的信号在串行数据信号跳变的各个相对的边上一直有跳变，并且只要在一个信号没有达到一致性测量阈值之前，另一个被选取的信号没有达到它的一致性测量门限，对任何时钟信号选择都不做改变。另外，可以在这些条件下生成一个锁定输出信号，来表明动态相位校准是稳定的。
本发明的其他特征、性质和不同的优点根据附图和下列详细描述将更明显。
图1示出了用于阐释本发明的示意性的信号波形(全部图形沿着共用的水平时标绘制)。
图2是一个根据本发明构造的示意电路的简化方框图。
图3是根据本发明的图2显示的电路类型的示意性运行模式的表格。
图4a-4b是根据本发明的图2中显示的电路类型的操作方面的简化流程图。
图5显示了用于阐释本发明其他方面的更多的示意性信号波形(全部图形沿着共用的水平时标绘制)。
具体实施例方式
图1示出了根据本发明的说明书背景技术部分提到的现有系统或根据本发明的系统中可能出现的典型的代表性的信号状态。串行数据信号DATAIN表示连续的数据比特。每个数据比特占用数据信号中的一个“单位间隔”或“UI”。数据信号不是必须在各个UI的开始和结束时出现跳变(电平翻转)，但数据信号电平的所有跳变都在UI之间的边界上。图1中每个UI都示出了DATAIN的两种可能的电平，且UI间的边界用交叉线表示出跳变可能出现的位置。图1中仅显示了一个完整的UI，但应该理解该UI是很长的UI系列中的一个，前面和后面都有很多其他UI，各个UI都直接与序列中的前面和后面的UI相邻。
图1表示了图中所示的代表性UI的“最佳采样点”。图1的特定实例中，最佳采样位置是各个UI的中心。但应该理解其他系统中的最佳采样点可能比各个UI的中心位置稍早或稍晚。本发明能够适应任何所需的最佳采样点。
图1也在同一水平时间轴上以DATAIN显示了两个代表性的备选时钟信号。这两个备选时钟信号分别指示为“相位X”和“相位X+45°”。相位X和相位X+45°是八个备选时钟信号中两个相邻的时钟信号。所有时钟信号的频率相同，本例中该频率与DATAIN信号的比特率相同。八个备选时钟信号的相位都各不相同。这八个不同的相位最好在任一个备选时钟信号的一个周期内均匀分布。因此本例中任意两个相位相邻的备选时钟信号的相位差是45°。尽管本例中显示并描述了其采用八个具有45°相位间隔的信号，应能理解如果需要可以用任何具有适当相位间隔的信号数量。
在一些现有相位校准系统中，相位检测电路把DATAIN信号的相变与上述备选时钟信号的相变进行比较，每次与一个备选信号进行比较。目的是找到一个备选时钟信号，其相位最适用于DATAIN采样定时，以从该信号中提取出数据信息。图1的示例中，现有的相位检测电路把备选时钟信号下降沿的相位与DATAIN信号中UI边界的相位进行比较。对于下降沿的相位最接近UI边界的备选时钟信号，它的上升沿最靠近UI的中心。图1所示的特定情况下，相位X+45°信号的下降沿的相位最接近DATAIN中的UI边界。因此相位X+45°中的上升沿最接近UI的中心，且由此最适用于DATAIN采样的定时控制。
但是在选择相位X+45°信号用于DATAIN的采样控制之后，前述现有的相位检测电路仍继续检测相位X+45°的下降沿，它实际上在时间或相位上比DATAIN信号中的UI边界要稍晚一些。这最终将导致前述类型的现有的相位校准电路切换到相位邻近的、且其下降沿的时间或相位比DATAIN信号中的UI边界要稍早一些的备选时钟信号。这意味着从相位X+45°切换到相位X，选择其作为DATAIN信号采样的定时控制的信号可能仍存在可以接受的信号选择，相位X不一定比相位X+45°要合适，这是因为相位X中的正向跳变与相位X+45°中的正向跳变相比，相位X更远离UI的中心。
使用相位X进行定时控制了一段时间之后，相位X的反向跳变在DATAIN信号的UI边界之前，这又会导致前述现有的相位校准电路又切换到相位X+45°，选择其作为DATAIN的采样控制。
前述现有的相位校准电路将继续在相位X+45°和相位X之间不定地来回切换(假定DATAIN的UI边界一直保持在这两个备选时钟信号的下降沿之间)。这种来回切换不能起到任何作用，而且它还具有一定的缺点，如增加系统噪声以及增加DATAIN中比特误判的风险。
图2中显示了根据本发明的动态相位校准(“DPA”)电路10。该电路包括两个相位检测电路20和30。每个相位检测电路20和30通过它的一个输入端接收DATAIN信号。相位检测电路20的另一个输入端是当前用于DATAIN采样控制的备选时钟信号。该备选时钟信号有时简称为“当前相位”信号。相位检测电路30的另一个输入端是与当前相位信号相位邻近的备选时钟信号(有时简称为“邻近相位”信号)，且当前相位电路(元件20和22)指示出用于DATAIN采样控制的一个可能的(尽管不是必需的)较好的选择。(稍后本说明书将阐释“指示”的含义)。例如在图1所示的状态下，当前相位信号是相位X+45°，邻近相位信号是相位X。
如果相位检测器20检测到DATAIN中的跳变时间比当前相位信号的反向跳变稍晚，电路20在它的UPA输出端输出一个“up”信号脉冲，表明通过选择比当前选为当前相位信号的备选时钟信号的相位角更大的备选时钟信号作为当前相位信号，可能会得到更好的相位匹配。相反，如果相位检测器20检测到DATAIN中的跳变时间比当前相位信号的反向跳变稍早，电路20在它的DNA输出端输出一个“down”信号脉冲，表示通过选择一个比当前选为当前相位信号的备选时钟信号的相位角更小的备选时钟信号作为当前相位信号，可能会得到更好的相位匹配。
电路22可以是计数器和除法器电路。电路22响应于电路20产生的每个UPA脉冲对“up”信号计数。电路22响应于每个DNA脉冲对“down”信号计数。电路22在该电路计数工作期间的任意给定时刻得到的计数值就是从电路上次重启之后所接收到的UPA和DNA脉冲的净值。一旦电路22的净计数值是28个UPA脉冲，电路22就在F UPA输出端产生一个输出信号。一旦电路22的净计数值是28个DNA脉冲，电路22就在F DNA输出端产生一个输出信号。每次产生了该F UPA或F DNA输出信号时，电路22中的计数器就复位为一个中性起始计数值。一旦电路22中的计数器复位，电路32中的计数器(下面将详细描述)也复位。
元件30和32的构造和操作方式与上述内容相似。一旦DATAIN中的跳变比邻近相位信号的反向跳变稍早或稍晚，电路30就分别产生一个UPB或DNB输出脉冲。电路32形成了一个UPB和DNB脉冲的净计数值，并当电路32的净计数值分别是14个UPB或DNB脉冲时，输出一个F UPB或F DNB信号。每次产生了该F UPB或F DNB输出信号时，电路32中的计数器就复位为一个中性起始计数值。电路32中的计数器也可以在其它时刻进行复位，例如只要电路22中的计数器复位时。
元件22和32所实现的积分运算(例如形成up和down脉冲的净计数值，并在产生任何其他输出信号之前，要求净计数值分别达到28或14个脉冲的阈值)防止系统对DATAIN信号和元件20和30使用的备选时钟信号之间的相位差过于敏感。另外，元件22和32使用不同的阈值(尤其是元件32的阈值(如14)比元件22的阈值(如28)小得多)使得系统更有可能锁定在一个相位上，而不是如下所示的在两个相位之间任意切换。这进一步增强了本发明中系统的稳定性。(稍后本说明书将解释上述提到的阈值变化实际上没有28和14之间的差那么大。)控制电路40接收所有的F UPA，F DNA，F UPB，F DNB信号。基于这些信号，电路40控制复用器电路50在由端口52提供给复用电路50的八个备选时钟信号中选择当前相位信号和邻近相位信号。图3和图4a-4b中显示了本发明中控制电路40所采用的示意性的选择控制算法。
图3中的每一个水平栏表示当电路22或32中的一个或另一个达到输出F DNA，F UPB或F DNB等信号的阈值时，这两个电路中计数值的不同状态。通过电路22或32输出信号的信道在图3中的栏标定为“Winner”。在左侧的两栏分别表示在电路22和32中净计数值的“极性”。右侧栏表示电路40响应于前三栏状态所采取或操作的当前相位动作(如果有)。因此，下文中将描述图4a-4b所示的电路40所采取或操作的随后可能的邻近相位动作。
首先看图3中的第一栏，如果电路22和32都记录UP的净计数值，当其中一个电路达到阈值(分别是28或14)时输出一个F UPA或F UPB信号，控制电路40就使得复用器50选择一个相位更高的备选时钟信号作为当前相位信号。例如，如果当前相位信号是相位X，邻近相位信号是相位X+45°，新的当前相位信号可能就是相位X+45°。很明显，为了实现这一功能，控制电路40不仅要接收通知其电路22和32之一达到了阈值以及来自哪个电路的信号，而且还要接收电路22和32之中另一个电路的计数值的当前状态。例如F UPA，F DNA，F UPB，以及F DNB信号也包括表明相应的电路22和32中的计数值当前趋于up还是down。
图3中的第二栏表示了与第一栏状态相反时的情况。该状态下，电路22和32都记录DN的净计数值，当其中一个电路达到阈值时输出一个F DNA或F DNB信号，控制电路40使得复用器50选择一个相位更低的备选时钟信号作为当前相位信号。例如，如果当前相位信号是相位X，邻近相位信号是相位X+45°，新的当前相位信号可能就是相位X-45°。另一个实例中，如果当前相位信号是相位X+45°，邻近相位信号是相位X，新的当前相位信号可能就是相位X。
图3中的第三栏表示如下的状态在电路22达到输出F UPA信号所需的阈值之前，电路32输出了一个F DNB信号。但是电路22中的净计数值是UP。这表示DATAIN的相位在当前相位信号和邻近相位信号之间。另外它还表明DATAIN的相位更接近当前相位信号，而离邻近相位信号较远(因为电路32已经接收了足够多的DNB脉冲，达到了14的计数阈值，而电路22没有接收到足够多的UPA脉冲(同时)能达到28的计数阈值)。这表明当前相位信号已经是用于DATAIN采样的最优选择。因此控制电路40不通过复用器50改变信号选择，而是另外产生了一个输出“锁定”信号，表明电路使用了DPA电路10，DPA电路处在所期望的、稳定的“锁定”状态。
图3中的第四栏表示的状态类似于第三栏的状态，区别在于在这种状态下，电路22达到了UP阈值(28)，并在电路32达到DN阈值(14)之前输出了F UPA信号。这再次表示DATAIN的相位在当前相位信号和邻近相位信号之间。但是它还表明DATAIN的相位更接近邻近相位信号，而离当前相位信号较远。因此控制电路40通过复用器50选择相邻的相位较高的备选时钟信号作为当前相位信号。例如，如果当前相位信号是相位X，邻近相位信号是相位X+45°，新的当前相位信号可能就是相位X+45°。
图3中的第五栏与第三栏类似，区别在于在这种状态下，当前相位信号(例如相位X+45°)的相位角比邻近相位信号(例如相位X)的相位角大。电路32达到了UP阈值(14)，并在电路22达到DN阈值(28)之前输出一个F UPB信号。该状态表明DATAIN的相位在当前相位和邻近相位信号之间。另外，该状态表明DATAIN的相位更接近当前相位信号，而离邻近相邻信号较远。因此控制电路40不改变当前相位信号或邻近相位信号，并且也输出一个与图3中第三栏的状态类似的“锁定”信号。
图3中的最后一栏和第四栏之间的关系与第五栏和第三栏之间的关系相同。当前相位信号的相位角再次比邻近相位信号的相位角大。DATAIN的相位在当前相位和邻近相位信号之间。但是电路22达到了DN阈值(28)，并在电路32达到UP阈值(14)之前输出一个FDNA信号。这表明邻近相位信号比当前相位信号更接近DATAIN的相位。因此控制电路40通过复用器50选择一个新的当前相位信号，它的相位角比原先选取的当前相位信号要小。
上述对图3的讨论仅包含了当前相位信号的一些可能的变化。只要当前相位信号发生了变化，则根据电路22的计数器内的初始序列计数值的极性来确定新的邻近相位信号。这可以用图4a-4b中的方法来实现。例如，当计数器在电路22和32中被复位后(步骤112)(如紧接着当前相位信号变化之后)，电路32中的计数器被保持复位并且只有电路22中的计数器被释放(步骤114)。步骤120，122，124和130显示了电路32中的计数器被保持复位直至电路22中的计数器达到+7或-7。如果达到了+7，选取邻近相位信号(通过图2中的元件50)作为当前相位+45°(步骤122)。如果达到了-7，选取邻近相位(通过图2中的元件50)作为当前相位-45°(步骤124)。当以这种方式选取了邻近相位后，电路32中的计数器从复位状态释放(步骤130)。使用类似+/-7的阈值来选取邻近相位信号有助于防止邻近相位过多切换。
一旦邻近相位被选取，电路22和32中的计数器分别计数达到28和14(步骤140)。步骤132在步骤130和140之间，监控电路22内的计数值跌到低于+7或高于-7的可能性。如果出现该类情况，电路32内的计数器复位(步骤134)，回到步骤120重复选择邻近相位信号的过程。因此电路22和32之间的阈值差并不象开始显得那么大，因为在释放电路32内的计数器并开始计数之前，电路22内的计数器总是被赋给7的起始头。因此电路22和32之间的阈值差只有7，而不是表面上看起来的14。
当电路22和32之一的计数器超出了其阈值，控制过程从步骤140继续到步骤142。该步骤根据图3确定所采取的动作。如果所采取的动作是改变当前相位，就在步骤152内完成，随后控制过程又返回到步骤112。另一方面，如果所采取的动作是“锁定”，就在步骤150内完成，之后控制过程又返回到步骤112。
目前认为邻近相位信号的阈值(例如14)比当前相位信号的阈值(例如实际上是21，如上所述电路32内的计数器被释放并开始计数之前，电路22内的计数器给定了7的起始头)要小，因为这有助于系统稳定性。邻近相位信号应该比当前相位信号离DATAIN的相位远。在这种情况时，电路32应该在电路22达到其相对较高的阈值之前达到自身相对较低的阈值，在这种状态下系统将“锁定”(即不改变当前相位信号和邻近相位信号的选择)。反过来说，如果电路22在电路32达到其相对较低的阈值(14)之前达到自身相对较高的阈值(实际上是21)，就需要改变当前相位和邻近相位信号的选择，因为当前相位信号不是用于DATAIN信号采样控制的最优选择。但是应该理解电路22和32不是必须具有非常精密的阈值差。使用相差很大，相差不大，甚至是相等的阈值也能获得很好的操作效果。
应该理解图3和图4a-4b仅示意性地表示了电路40如何对不同的状态做出响应。
本发明中电路的另一个期望的特征是它的分辨率能够随着数据抖动的增加而增加。电路能够根据数据抖动从两个最优的相位中选用更好的一个信号，这是因为抖动会使靠近最优采样点的计数器22/32计数慢下来。如图5所示。
图5中邻近相位信号更靠近最优采样点。邻近相位检测器30主要输出DN脉冲，因为邻近相位信号在最优采样点之上。但是由于数据存在噪声，邻近相位检测器也输出了一些UP脉冲。邻近相位信号越靠近采样点，比起DN脉冲，就产生越多的UP脉冲。但是总的DN脉冲应比UP脉冲多，假设抖动在最优采样点周围服从高斯分布，且邻近相位信号在最优采样点之上。UP脉冲使邻近相位计数器32计数慢下来，并使得当前相位路径20/22更容易首先达到阈值，导致切换到邻近相位，如果当前相位信号更靠近最优采样点，当前相位计数器会由于抖动而减慢，使得电路更易于锁定。最终的结果是电路更倾向于解决下降沿更靠近抖动为中心的数据跳变点的相位。
应当理解前述内容仅是本发明的示意性原理，本领域技术人员对本发明作出不同的修正并没有偏离本发明的主旨和范围。例如，使用八个备选时钟信号52只是指导性的，如果需要也可以使用数量更多或更少的信号。备选时钟信号的频率不必与DATAIN信号的比特率相同。例如备选时钟信号的频率可能是比特率的倍数(如两倍、三倍或四倍)。在这种情况下(或者实际上在任何情况下)，当前相位信号可以不直接用于DATAIN信号的采样控制，而改为作为一个指针，指向另一个最适用于DATAIN信号采样的时钟信号。例如，该时钟信号可以是另一个与当前相位信号具有预定相移的备选时钟信号。
权利要求
1.动态相位校准电路，包括能产生多个相位分布的时钟信号的信号源；以及用于选择两个相位邻近的时钟信号的电路，其当前的跳变在串行数据信号跳变的相对的边上，该电路分别监控所选取的两个相位邻近时钟信号中每一个信号的跳变在串行数据信号跳变的相对每一边上的一致性，并基于所述一致性进一步从所选取的两个时钟信号中选择一个信号。
2.如权利要求1中所述的电路，还包括输出电路，用于将进一步选取的一个时钟信号输出，并基于它为串行数据信号选择采样次数，以从中恢复数据。
3.如权利要求2中所述的电路，其中除非所选取的两个时钟信号其中一个达到了它的一致性测量阈值，否则用于选择的电路不对时钟信号选择作任何改变。
4.如权利要求3中所述的电路，其中用于选择的电路对所选取的两个时钟信号分别使用不同的一致性测量阈值。
5.如权利要求4中所述的电路，其中用于选择的电路可以为进一步选取的时钟信号采用比所选取的两个时钟信号中的另一个信号更大的一致性测量阈值。
6.如权利要求5中所述的电路，其中只要用于检测的电路检测到所选取的两个时钟信号的跳变主要在串行数据信号跳变的各个相对的边上，则用于检测的电路不对时钟信号选择作任何改变，除非进一步选取的时钟信号在另一个时钟达到其一致性测量阈值之前达到了它的一致性测量阈值。
7.如权利要求6中所述的电路，其中只要用于检测的电路检测到所选取的两个时钟信号的跳变主要在串行数据信号跳变的各个相对的边上，当进一步选取的时钟信号在另一个时钟达到其一致性测量阈值之前达到了它的一致性测量阈值，则用于检测的电路输出一个锁定信号。
8.动态相位校准方法，包括从多个相位分布的时钟信号中选择两个相位邻近的时钟信号；将所选取的两个相位邻近的时钟信号的相位与串行数据信号的相位进行比较；并且改变所选择的相位邻近的时钟信号，直到所选取的两个相位邻近的时钟信号的相位主要在串行数据信号相位的两个相对的边上，且仅当这两个信号中的第一个信号在串行数据信号相位的一个边上比第二个信号多一定的预设值，才改变所选取的相位邻近时钟信号。
9.如权利要求8中所述的方法，还包括从所选取的相位邻近的时钟信号中选择第一个信号，作为串行数据信号采样的定时控制的基础，以从中恢复数据。
10.如权利要求8中所述的方法，其中比较过程包括每次当第一个选取的时钟信号相位分别在串行数据信号相位的第一或第二个边上时，产生一个第一或第二指示；并且每次当第二个选取的时钟信号相位分别在串行数据信号相位的第一或第二个边上时，产生一个第三或第四指示。
11.如权利要求10中所述的方法，其中比较过程还包括保持第一和第二指示的第一个净计数值；并且保持第三和第四指示的第二个净计数值。
12.如权利要求11中所述的方法，其中比较过程还包括由于第一指示比第二指示多或反之亦然，只要第一净计数值等于第一阈值，就分别产生第五或第六指示；以及由于第三指示比第四指示多或反之亦然，只要第二净计数值等于第二阈值，就分别产生第七或第八指示。
13.如权利要求12中所述的方法，其中第一和第二阈值具有不同的数值。
14.如权利要求13中所述的方法，还包括选择第一个所选取的信号，作为串行数据信号采样的定时控制的基础，以从中恢复数据。
15.如权利要求14中所述的方法，其中第一阈值比第二阈值大。
16.如权利要求15中所述的方法，其中改变过程包括对第五到第八指示中的任一个做出响应，然后检测没有引起第五到第八指示的净计数值。
17.如权利要求16中所述的方法，其中改变过程还包括根据第五到第八指示是由于第一或第三指示比第二或第四指示多还是反过来而产生的，并且根据没有产生第五到第八指示的净计数值是代表第一或第三指示比第二或第四指示多还是相反，来判定是否要改变所选取的相位邻近时钟信号中的至少一个，以及如何改变。
18.如权利要求17中所述的方法，其中判断过程包括在下列状态下判定所选取的相位邻近的时钟信号不应改变(1)第七指示以及没有产生第七指示的净计数值表示第二指示比第一指示多，或者(2)第八指示以及没有产生第八指示的净计数值表示第一指示比第二指示多。
19.如权利要求18中所述的方法，还包括在权利要求18所述的状态下产生一个锁定指示。
20.动态相位校准电路，包括可控制地从多个相位分布的时钟信号中选取两个相位邻近时钟信号的电路；将所选取的两个相位邻近时钟信号的相位与串行数据信号相位进行比较的电路；以及对用于比较的电路做出响应，可控制地改变所选取的相位邻近时钟信号的电路，直到所选取的两个相位邻近时钟信号主要在串行数据信号相位的相对的边上，并仅当第一个信号主要在串行数据信号的相位的一个边上比第二个信号多一定的预设值时，改变所选取的相位邻近时钟信号。
21.如权利要求20中所述的电路，还包括从所选取的相位邻近的时钟信号中选择第一个信号，作为串行数据信号采样的定时控制的基础，以从中恢复数据的电路。
22.如权利要求20中所述的电路，其中用于比较的电路包括第一和第二相位检测电路，分别将第一和第二个选取的相位邻近的时钟信号相位与串行数据信号相位进行比较。
23.如权利要求22中所述的电路，其中每次相位检测电路检测到相应选取的相位邻近时钟信号的相位在串行数据信号相位的第一或第二个沿上，每个相位检测电路输出一个第一或第二信号。
24.如权利要求23中所述的电路，其中比较电路包括第一和第二积分电路，分别用于形成第一和第二相位检测电路输出的第一和第二信号的净计数值。
25.如权利要求24中所述的电路，其中第一和第二积分电路分别有第一和第二计数阈值，其中当积分电路的净计数值中，第一信号的数目比第二信号多了该积分电路的计数阈值的大小，第一和第二积分电路分别产生一个第一触发信号，并且其中当积分电路的净计数值中，第二信号的数值比第一信号多了该积分电路的计数阈值的大小，第一和第二积分电路分别产生一个第二触发信号。
26.如权利要求25中所述的电路，还包括从所选取的相位邻近的时钟信号中选择第一个信号，作为串行数据信号采样的定时控制的基础，并从中恢复数据的电路。
27.如权利要求26中所述的电路，其中第一计数阈值比第二计数阈值大。
28.如权利要求27中所述的电路，其中用于控制的电路对第一和第二积分电路的第一和第二触发信号做出响应。
29.如权利要求28中所述的电路，其中用于控制的电路还对第一和第二积分电路的净计数值做出响应。
30.如权利要求29中所述的电路，其中用于控制的电路仅当对接收到一个触发信号做出响应时改变所选取的相位邻近时钟信号。
31.如权利要求30中所述的电路，其中用于控制的电路对接收到第一和第二积分电路中之一的触发信号做出响应，然后检测第一和第二积分电路中另一个电路的净计数值。
32.如权利要求31中所述的电路，其中用于控制的电路根据哪个积分电路提供了触发信号，该触发信号是第一还是第二触发信号，以及另一个积分电路的净计数值表示第一信号多于第二信号还是相反，来判断是否改变所选取的相位邻近时钟信号中的至少一个，以及如何改变。
33.如权利要求32中所述的电路，其中用于控制的电路在下列状态下对接收到第二积分电路的触发信号作出响应时不改变所选取的相位邻近时钟信号(1)来自第二积分电路的触发信号是第一触发信号，且第一积分电路的净计数值表示第二信号多于第一信号，或者(2)第二积分电路的触发信号是第二触发信号，且第一积分电路的净计数值表示第一信号多于第二信号。
34.如权利要求33中所述的电路，其中用于控制的电路在权利要求33所述的状态下产生一个锁定输出信号。
全文摘要
动态相位校准电路，从多个相位分布的备选时钟信号中选取一个当前最适用于串行数据信号采样的定时控制，以从中恢复数据。电路从备选时钟信号中选取两个相位邻近的信号，这两个信号是两个用于最后选择的最佳的备选信号。电路从这两个最好的备选信号中最后选择一个较好的，从而避免在这两个最佳备选信号间徒劳无益地来回切换。
文档编号H03L7/08GK1700602SQ20051007273
公开日2005年11月23日 申请日期2005年5月18日 优先权日2004年5月18日
发明者理查德·张元祥, 格里高里·斯塔 申请人:阿尔特拉公司