专利名称：节能的多比特δ－∑转换器的制作方法
技术领域：
本发明涉及节能的多比特δ-∑转换器，其中可以特别指出的是，已经降低了数字转换器的比较器数量。
所谓的δ-∑转换器常常被用作模拟-数字转换器，因为它们可以提供高度数字化和高信噪比。
一个简单的通常称作一比特的δ-∑转换器可以根据一个模拟输入信号提供一个一比特的数据流。如果模拟输入信号的幅度增大，逻辑H电平在δ-∑转换器的输出中占主导地比特，如果该幅度降低，则逻辑L电平占主导地比特。对于恒定的输入信号，数字输出信号在H和L电平之间波动。于是，原则上可以通过积分，再次从比特流获得模拟信号。
这样的一比特δ-∑转换器基本上包含两个数据块一个模拟调制器和一个数字滤波器。在这种情况下，调制器大体上只是一个在其上游连接有积分器的比较器。通过一个差分放大器，从模拟输入信号中减去由一比特数字-模拟转换器转换回来的一个输出信号。来自差分放大器的这个信号被馈送到一个在其上游连接有积分器的比较器。于是，积分器不断地被重新设置，并且产生了一比特数据流。
在输入水平较小时，由于一比特转换情况下的数字化噪声较大，因为数字输出信号只是完全在H电平和L电平之间波动，因此，经常采用多比特δ-∑转换器。
通常按照现有技术所了解的多比特δ-∑转换器在
图1中举例说明。
多比特δ-∑转换器MDSW具有用来接入模拟输入信号ZA的输入E，以及用来输出一个N比特宽数字输出信号ZD的输出A。配置了具有比特宽为N的数字-模拟转换器DAW，用于转换来自数字输出信号ZD的反馈信号Z3。通过差分放大器DV，从模拟输入信号ZA中减去反馈信号Z3。由此获得的差分信号Z1通过积分器S积分，并且作为积分信号Z2馈送到N比特数字转换器，从这个转换器形成数字输出信号。
通常还配置一个补偿数字-模拟转换器KDAW，该转换器将数字输出信号ZD反向转换为一个模拟补偿信号ZK1，该信号随后被放大器FBE中的补偿因数放大，并且作为补偿信号ZK，通过求和装置AD，从经过滤波的信号Z2中减去。如果在数字转换器Q的取样时间和反馈数字-模拟转换器DAW的取样时间之间经常发生显著的时间偏移，则通过该补偿信号ZK，可以改进稳定性和信噪比。所述时间偏移，也被称为过度环路延迟，会导致不稳定及不良信噪比，特别是在高时钟频率下。借助于这种具有同样的N比特宽补偿数字-模拟转换器KDAW的补偿路径，可以使输出信号质量得到改进。由于补偿数字-模拟转换器KDAW必须具有和数字转换器同样的比特宽N，因而电路成本相当可观。
数字转换器Q通常具体表现为快速模拟-数字转换器。一个特定的数字转换器Q的相应电路设置示于图2。
该图示通过一个三比特数字转换器Q的实例进行说明，此转换器具有一个用于接收积分信号Z2的输入A，以及一个用于输出数字输出信号D的输出D。此外还配备了7个比较器K1......K7，每个比较器有一个接收积分信号Z2的第一输入L1......L7，一个与各自的参考电位U1......U7连接的第二输入M1......M7，以及一个输出比较结果P1......P7的输出U1......U7。比较结果P1......P7传给解码器DEK，形成数字输出信号ZE。
参考电位U0......U6在上参考电位VREFP和下参考电位VREFN之间连接的电阻排的电阻R1......R7之间分接。因此，每个比较器所呈现的比较结果，不是H电平就是L电平。根据积分模拟输入信号Z2的电平，各比较器将一个H电平或一个L电平作为比较的结果，转到解码器。
因此比较结果是以温度计代码表现的，并且解码器由此形成适当的，举例来说，二进制码数字输出信号ZD。
现有技术的这种数字转换器Q的一个显著缺点在于其电流消耗很高。数字转换器就是显著的功率消耗装置。由于所需比较器的数量随数字转换器Q的比特宽N呈指数增加，因此，按照现有技术的具有高比特宽的多比特δ-∑转换器也消耗大量功率。
通过示例可知，用于4比特δ-∑转换器的数字转换器需要15个比较器。此外，还需要一个同样的4比特宽补偿数字-模拟转换器。因此，具有高比特宽的多比特δ-∑转换器通常是大功率消耗装置。
因此，本发明的目标是提供节能多比特δ-∑转换器，特别是其比较器的数量少，并且集成电路所需的面积小。
按照本发明，这一目标通过具有权利要求1的特征的节能多比特δ-∑转换器实现。此外，这一目标通过具有同等权利要求10的特征的多比特δ-∑转换器实现。
因此，所提供的多比特δ-∑转换器包含一个用于模拟输入信号的输入和一个用于数字输出信号的输出，具有一个N比特宽并可将数字输出信号转换为模拟反馈信号的数字-模拟转换器，一个用于形成输入信号和反馈信号之间差别的求和装置，一个用于对差分信号进行滤波的滤波器，一个用于使已滤波的差分信号转换成具有N比特宽的数字输出信号的计时数字转换装置。在这种情况下，数字转换装置有Y个比较器，比较器将已滤波的信号与各个比较器相关的各参考电位进行比较，每个比较器向解码器输出一个比较结果，解码器根据比较结果，产生数字输出信号。在此情况下，参考电位在一定程度上遵循以前的比较结果。
此外，所提供的多比特δ-∑转换器包含一个用于模拟输入信号的输入和一个用于数字输出信号的输出，具有一个N比特宽并可将数字输出信号转换为模拟反馈信号的一个数字-模拟转换器，一个用于形成输入信号和反馈信号之间差别的求和装置，一个用于对差分信号进行滤波的滤波器，一个用于使已滤波的差分信号转换成具有N比特宽的数字输出信号的计时数字转换装置。在这种情况下，数字转换装置对已滤波信号施加一个电位偏移，并且有Y个比较器，比较器将已滤波的信号与已经施加到与各个比较器相关的各参考电位的所述电位偏移进行比较，每个比较器向解码器输出一个比较结果，解码器根据比较结果，产生数字输出信号。并且该电位偏移在一定程度上遵循以前的比较结果。
本发明所依据的概念是通过前一瞬间比较结果的资料，或转换器结果的资料以及由此产生的数字输出信号的资料，来减少比较器的数量。由于数字转换装置的已滤波模拟输入信号就时钟频率而言只有缓慢变化，由比较器输出的温度计代码的变化仅在一个比较器中发生。因此，按照本发明，只要使根据输出结果而发生与以前时钟周期不同变化的比较器，限于局部就可以了。因此只要保留温度计代码中的相应数字以及仅仅少数几个其它比较器。从时钟周期到时钟周期，只有具备下列特征的变化中的比较结果才是适当的，即相应的比较器的开关阈值接近已滤波模拟信号的电平。按照本发明，也可以对已滤波信号施加一个电位偏移，从而将已施加所述电位偏移的信号传递给数字转换装置的比较器，该信号的电位水平，按照本发明，总是保留在数量减少的比较器的阈值电压附近。由于按照本发明的节能多比特δ-∑转换器的数字转换装置比按照现有技术的相应的N比特宽数字转换器的比较器少，因此，按照本发明的节能多比特δ-∑转换器非常节能。此外，在半导体芯片上所需的面积也比其它通常的转换器小很多。
在一个优选实施方案中，求和装置具有一个差分放大器，用于放大输入信号和反馈信号之间的差别，而且/或者滤波器，滤波器具有用于累积放大的差分信号的积分器。
按照本发明的多比特δ-∑转换器的数字转换装置的比较器最好少于2N-1个。
在多比特δ-∑转换器的一个优选扩展方案中，数字转换装置具有一个开关控制器，在一定程度上按照先前的比较结果转变比较器的参考电位，因此，如果在输入信号(ZA)中有改变，则至少有一个比较器要改变其比较结果。最好要装置一个存储器，用以缓冲存储数字输出信号。比较器如果和温度计代码的数字相对应，而其开关阈值和已滤波信号的电平最为接近，则该比较器可以从已存储的数字输出信号中加以局部化。
开关控制器最好和存储器连结，并且根据缓冲存储的输出信号，将参考电位接通到比较器。
在本发明的多比特δ-∑转换器的一个优选实施方案中，数字转换装置至少具有第一、第二、第三个比较器，每个比较器都有一个第一输入，一个第二输入，及一个输出。在这种情况下，已滤波的信号施加到第一输入，第一、第二、第三个参考电位分别施加于第二输入。每个比较器的输出提供一个比较结果，而参考电位如下选择第二参考电位在第一和第三参考电位之间，第二参考电位最接近于已滤波信号的电位。
在只有三个比较器的数字转换装置的一个实施方案中，有可能在每个情况中，在调整或跟踪参考电位时，使第二或中间的比较器从时钟周期到时钟周期改变其比较结果。然后，在三比特温度计代码中，分别对应于已滤波模拟输入信号的三个比较器的全部比较结果显示提高，或保持不变，或显示降低。解码器可以构成相应的数字输出信号，或者由此根据已知的以前转换器结果，构成完整的温度计代码。这个优选实施方案的主要优点是只有三个比较器就充分够用，甚至在高比特宽的情况下也是如此。
此外，它的优点在于等距选择参考电位，并且有2N-1个不同的参考电位可以转换。
在本发明的另一个优选扩展方案中，数字-模拟转换器和数字转换装置可以按比特宽为N和比特宽为M＝ln(Y+1)/ln(2)操作，其中比特宽M对应于比较器的数量Y。
从而，可以使本发明的多比特δ-∑转换器在比特宽为M的第一工作模式下运转，数字转换装置起简单快速模拟-数字转换器的作用，就是说采用简化的方案。在接通状态，特别是如果由于以前的时钟或转换器周期还未得出可靠的转换结果，因而比较器的参考电位处于初始未知时，这一点是有利的。直到在第二工作模式下多比特δ-∑转换器才用全部比特宽N和跟踪的参考电位运转。这一点对按照本发明的整个多比特δ-∑转换器的稳定性起了作用。
数字-模拟转换器和数字转换装置最好是在比特宽N和M之间转换。在有利的扩展方案中，转换控制器最好具有一个计数装置，用来根据比较结果，在2N-Y数位温度计代码中产生一个数字平均值信号。特别是计数装置最好有一个增减计数器。
增减计数器简单地表示几经转换，都始终存在于温度计代码中的那一部分输出信号，在该信号上再增加与来自比较结果，基本上和Y数位温度计代码相对应的差分信号。这项工作最好由解码器完成，解码器具有求和装置，可以用来根据比较结果与平均值信号，形成N比特宽输出信号。
在一个优选实施方案中，转换控制器还有一个控制逻辑部分，控制逻辑部分根据比较结果，或者将比较结果作为数字输出信号，转换为Y数字M比特宽温度计代码，或者将比较结果与平均值信号结合，作为数字输出信号，转换为2N数字M比特宽温度计代码。带有2N数字的温度计代码可以在2N-1条数据线上传输。
控制逻辑部分起俘获电路作用，对数字转换装置进行控制，数字转换装置或者作为M比特快速模拟-数字转换器，或者作为N比特模拟-数字转换器，其中所用比较器的参考电位是根据转换器结果而加以跟踪的，或者可以对输入信号施加一个电位偏移。其优点在于，只有在找到了数字转换装置的控制回路的稳定工作点时，才会对参考电位进行跟踪。
在另一个优选实施方案中，转换控制器具有一个参考数字-模拟转换器，用于从数字平均值信号产生偏移电位。由于在2N-Y-1条数据线上，平均值信号是作为2N-Y数位温度计代码信号存在的，因此参考数字-模拟转换器是非常简单的产生电位偏移的装置。
在本发明的多比特δ-∑转换器的另一个优选扩展方案中，数字转换装置具有一个补偿数字-模拟转换器，用于将比较结果至少转换为一个数字补偿信号，还有一个求和装置，用于从已滤波的差分信号中减去模拟补偿信号。
补偿模拟-数字转换器，对于为了模拟反馈信号，而在计时数字转换装置的取样时间和数字-模拟转换器的取样时间之间的过度回路延迟，可以有效地进行补偿。
补偿模拟-数字转换器的比特宽和数字转换装置中比较器的数量相对应，这样是有利的。因此，在本发明的扩展方案中，与现有技术相比，可采用一个反馈数字-模拟转换器，这样可以大大减少比特数，由此首先显著改善了输出信号的信号质量，其次使多比特δ-∑转换器变为节能。这是因为在反馈数字-模拟转换器中，本发明所采用的跟踪数字转换器或模拟-数字转换器只需要很少的转换器单元。
在这项改进的一个优选实施方案中，还装置了一个放大器，用于以补偿因数来放大模拟补偿信号。这样一种放大器容许以最佳方式设置补偿因数，因此，甚至在过度回路延迟的情况下，都能出现特别好的信号质量或特别高的信噪比。因而按照本发明的多比特δ-∑转换器也可以特别适用于需要高带宽和极高时钟频率的系统，例如在xDSL或UMTS中的应用。
本发明进一步的有利的改进和扩展是从属权利要求和参考附图所作说明的主题。
下面根据示意图和典型实施方案，对本发明进行更详细的说明。在图中图1表示现有技术的多比特δ-∑转换器；图2表示现有技术的3比特数字转换器；
图3表示按照本发明的节能多比特δ-∑转换器的一个实施方案；图4表示按照本发明的数字转换装置的一个实施方案；图5表示按照本发明的节能多比特δ-∑转换器的第二个实施方案；图6表示按照本发明的比较装置的一个典型实施方案；图7表示按照本发明的节能多比特δ-∑转换器的第一个扩展方案；图8表示按照本发明的节能多比特δ-∑转换器在两个工作模式下特有的输出信号；图9表示按照本发明的节能多比特δ-∑转换器的第二个扩展方案；图10表示按照本发明的节能多比特δ-∑转换器的第三个扩展方案；图11表示按照本发明的数字转换装置的扩展方案。
同样的元件或功能相同的元件在图中具有相同的参考符号。
图3表示按照本发明的节能多比特δ-∑转换器。
多比特δ-∑转换器1具有一个用来接入模拟输入信号ZA的输入2，以及用来接出数字输出信号ZD的输出3。此外配备有数字-模拟转换器4，用来将数字输出信号ZD转换为模拟反馈信号Z3。数字-模拟转换器4的比特宽为N。差分放大器5用来作为求和装置，用来从模拟输入信号ZA中减去反馈信号Z3，并且将模拟输入信号ZA和反馈信号Z3之间的差别放大。这一放大的差分信号Z1由一个滤波器积分，这个滤波器在此具体为积分器6。一个计时数字转换装置7根据已滤波或已积分的差分信号Z2，形成数字输出信号ZD。
数字转换装置提供数字输出信号，其比特宽与数字-模拟转换器4所具有的比特宽N相同。
温度计代码构成常规的数字格式。在这种情况下，2N个状态对应于2N个有序数位，每个数位表示逻辑状态0或1。设定的数字的数量和相应的数字信号的十进比特值相对应。十进制的4在N＝3比特宽二进制码中为011，在2N＝8数位温度计代码中则映射为00001111。由于0在这种情况下被表示为00000000温度计代码符号，则每次传输所需的数据线要比数字少1条，即2N-1条数据线。
数字转换装置7具有一个开关和比较装置8，比较装置有一个用来接入积分信号Z2的输入9，和一个用来接出数字输出信号ZD的输出10，以及用于一个或多个控制信号SCT的控制输入11。开关和控制信号SCT由与缓冲存储器13连结的控制逻辑部分12产生。缓冲存储器13存储来自以前的时钟周期的数字输出信号ZD。因而数字转换装置7根据以前的时钟周期的数字转换结果，对积分信号Z2进行数字转换。一个开关和比较装置的优选实施方案的工作模式在图4中说明。
图4表示本发明的开关和比较装置8的一个优选实施方案。图中的开关和比较装置8是设计来提供N＝3比特宽数字输出信号ZD的数字转换装置，这是一个示例。在一个3比特的2N-1数字转换装置中，就是说通常必须保持7个比较器能够使用。
开关和比较装置8具有一个用于接入积分信号Z2的输入9，一个用于接出数字输出信号ZD的输出10，用于接收一个或多个控制信号SCT的控制输入11。
更进一步的设备包含7个电阻14-20，这些电阻在上参考电位VREFP和下参考电位VREFN之间串联连接。6个参考电位U1，U2，U3，U4，U5，U6可在电阻14-20之间分出。此外下参考电位VREFN还作为0参考电位U0。
设备包含y＝3个比较器21、22、23，每个比较器具有第一输入24、25、26，在上面施加积分信号Z2；每个比较器还具有第二输入27、28、29，以及用于输出各自的比较结果V1、V2、V3的输出30、31、32。
比较结果被传到解码器，解码器根据译码控制信号SCD，产生数字输出信号ZD。解码控制信号SCD，和控制信号SCT一样，可以由控制逻辑部分12提供。由开关信号SCT控制的开关装置34，每次将参考电位U0，U1，U2，U3，U4，U5，U6中的一个，接到比较器21、22、23的第二输入27、28、29。
控制信号SCT或相应的控制逻辑部分12对开关装置34进行控制，其方式如下，如果从一个时钟周期到下一个时钟周期，积分信号Z2发生变化，中间或第二个比较器22的开关点总是最接近于积分信号Z2的电平。举例来说，如果在第一个转换器周期或时钟周期期间，积分信号Z2的电平处于参考电位U1和U2之间，并且第一个比较器21的开关阈值在U3，第二个比较器22的开关阈值在U2，第三个比较器的开关阈值在U1，则比较结果为V1＝L，V2＝L，V3＝H。如果在第二个、后来的时钟周期，积分信号Z2的电平提高到U2和U3之间，而阈值电压不变，比较器提供的比较结果为V1＝L，V2＝H，V3＝H。
三个比较器21、22、23的阈值电压设置为覆盖完整的3比特宽温度计代码(8个数位，每个具有H或L)所占的部分，其中，从H到L发生变化，从较少的有效比特到较多的有效比特。然而，由于以前的比较结果被认为是缓冲存储的结果，例如，图3所示的缓冲存储器中的结果，一个完整的温度计代码3个比特宽，即具有8个数位，可由编码器33重建，编码器也可产生一个相应的例如二进制的数字输出信号ZD。
参考电位U0-U6总是接通到比较器21、22、23的第二输入27、28、29，从而使第一个比较器21的开关阈值高于第二个比较器22，第二个比较器的开关阈值高于第三个比较器23。
第一和第二个比较器21、22之间的开关阈值，及第二和第三个比较器22和23之间开关阈值的差别，每个正好对应于温度计代码中的一个数位，这是由等距的参考电位U0-U6预先确定的。
从时钟周期到时钟周期，比较器21、22、23的参考电位或开关阈值或者向上或者向下偏移温度计代码中的一个数位，或者，如果在比较结果V1和U2或V2和U3之间已经存在从H到L电平的转变，则该参考电位或开关阈值保持不变。
由控制逻辑部分12控制的开关装置34对参考电位进行跟踪，而控制逻辑部分12根据以前的比较结果或转换器结果，跟踪各个参考电位，其结果使y＝3个比较器21、22、23的开关阈值得到控制，使之接近积分信号Z2的电平，按照本发明，由此可大大节省比较器。
一个常规的3比特数字转换器，如图2所示，大概应该有7个比较器，每个比较器需要很大的面积，并且消耗很大的能量。
在这种情况下，“接近于电平”被理解为表示积分信号Z2的电平，至少处于第一个比较器的开关阈值的下一个高参考电位和第三个比较器的开关阈值的下一个低参考电位之间的位置。
此外，按照本发明，用于多比特δ-∑转换器中的数字转换装置具有明显的线性，因为数字转换结果只取决于三个或更少的比较器。就是说，数字转换特征曲线总是具有大小相同的数字转换水平。由于现有技术用到许多比较器，这一点通常不能得到保证，因为比较器互相之间可能有波动。因此，减少比较器的数量，也改进了多比特δ-∑转换器的信号质量。
图5表示本发明的多比特δ-∑转换器的第二个实施方案。
本发明的多比特δ-∑转换器107和图3中的元件基本相同，不过数字转换装置107在输入的已滤波或放大的积分信号Z2上要施加一个电位偏移PO。
数字转换装置107具有比较装置108，比较装置108有一个用来接入已滤波信号Z4的输入109，用来接出数字输出信号ZD的输出110，以及用于一个或多个控制信号SCT的控制输入111，已滤波信号Z4上已施加电位偏移PO。
开关和控制信号SCT由连接到缓冲存储器113的控制逻辑部分112产生。电位偏移PO由控制逻辑部分112提供，并通过加法器106加到已滤波信号Z2上。
缓冲存储器13存储来自以前的时钟周期的数字输出信号ZD。数字转换装置107首先对已滤波的信号Z2施加所述电位偏移，因而根据以前的时钟周期的数字转换结果，对已经接受该电位偏移的信号Z4进行数字转换。已滤波信号Z2接受电位偏移后，使经受了该电位偏移的信号Z4所得到的信号电平总是停留在，例如，比较器108中设置的三个比较器的阈值电压或参考电位之间。
图6表示按照本发明的比较装置108的一个典型实施方案。
开关和比较装置108有一个用来接入已接受所述电位偏移的信号Z4的输入109，一个用来接出数字输出信号ZD的输出110，一个用于接收一个或更多控制信号SCT的控制输入111。
设备包括三个比较器121、122、123，每个比较器有一个第一输入124、125、126，已接受所述电位偏移的信号Z4加到第一输入上；每个比较器还有一个第二输入127、128、129，以及用于输出各自的比较结果V101、V102、V103的输出130、131、132。
比较结果被馈送到解码器133，解码器根据编码控制信号SCD，产生数字输出信号ZD。解码控制信号SCD和控制信号SCT一样，可以由控制逻辑部分112提供。参考电位U101、U102、U103中每次有一个接通到比较器121、122、123的第二输入127、128、129。所述参考电位在此以等距的方式建立并提出。
相应的控制逻辑部分112对电位偏移PO进行控制，其结果如果从一个时钟周期到下一个时钟周期，已滤波信号Z2发生变化，则中间或第二个比较器122的开关点总是最接近于已施加电位偏移PO的信号Z4的电平。相应的比较结果V101、V102、V103，由解码装置133根据可能是正值也可能是负值的电位偏移PO以及缓冲存储在缓冲存储器中的以前的比较结果，进行处理。此项操作通过控制信号SCT进行控制。
由于根据以前的比较结果，对电位偏移进行跟踪，按照本发明，与现有技术相比，还可以减少比较器的数量。
图7表示按照本发明的多比特δ-∑转换器的一个有利的扩展方案，带有一个专用数字转换装置207。
多比特δ-∑转换器200的基本结构大体对应于关于图3和图5的说明。但是，数字转换装置207和数字-模拟转换器204可以用不同的比特宽工作。
数字转换装置207具有一个开关和比较装置208，开关和比较装置208带有一个用于已滤波信号Z2的输入209，一个用于数字输出信号ZD的输出210，一个开关装置234，三个比较器221、222、223，以及一个解码器233。从开关装置234向三个比较器221、222、223馈送已滤波信号Z2及适当的参考电位，就象图4中所说明的一样。比较结果V201、V202、V203馈送到解码器233。
解码器233将Y＝3-数位温度计代码或比较结果V201、V202、V203，与2N-Y＝5-数位温度计代码信号、平均值信号X结合，形成输出信号ZD。这项操作在加法器238中进行。
平均值信号X由增减计数器239提供，增减计数器239通过三条数据线连接到比较器221、222、223的输出上。在其输出240，增减计数器239在2N-Y-1条数据线上，提供2N-Y-数位温度计代码的数字信号。如果从一个时钟周期到下一个时钟周期，比较结果V201、V202、V203变大，则增减计数器计数增加；如果比较结果降低，则增减计数器239将平均值信号X减少温度计代码的一个数位。此处如果选定数量y＝3个比较器221、222、223，则一种适当的计数方式如下，如果从一个时钟周期到另一个时钟周期，中间计数器222的比较结果V202发生变化，则增减计数器239的输出240的值保持不变；但是如果上/下比较器221、223的比较结果V201、V202，或者以最高/最低参考电位工作的比较器221、223发生变化，则该值增加/减少温度计代码的一个数位。被三个比较器覆盖的电位窗口总是处于数字转换装置207的输入信号或已滤波的信号Z2的电位附近。
此外，还配备了一个控制逻辑部分212，该电路也用来评价Y＝3个数位温度计代码的比较结果V201、V202、V203。比较结果也可以理解为差分信号。
控制逻辑部分212向开关装置234提供控制信号，并确定分配给比较器221、222、223的参考电位。控制逻辑部分212通过控制信号SCS，对可控开关241进行控制，可控开关241连接到增减计数器239的输出240的下游，在闭合状态下向解码器233馈送平均值信号X，并且不允许平均值信号X在开放状态通过。
控制逻辑部分212也可以通过控制信号SCK，使数字-模拟转换器204在不同的转换比特宽之间切换。
在本发明的多比特δ-∑转换器200的一项有利的扩展方案中，可以有两种工作模式。在跟踪或随动模式下，正如前面图3～图6说明中所描述的一样，数字转换装置207在其输出210提供一个具有2N＝8个数位温度计代码的N＝3比特宽数字输出信号。因此反馈输出信号ZD通常在7条数据线上被传给数字-模拟转换器204。
在第二种工作模式——快速模式下，数字转换装置207象一个2比特快速模拟-数字转换器一样工作。比特宽M＝ln(Y+1)/ln(2)，和所采用的比较器221、222、223的数量Y＝3相对应。这个来自比较结果V201、V202、V203的2比特宽差分信号，如果用温度计代码表示，需要Y＝3条数据线。在快速模式中，控制逻辑部分212打开可控开关241，因此解码器233的求和装置238只是转送差分信号，就是说比较器221、222、223的比较结果V201、V202、V203就作为快速模拟-数字转换器进行工作。在快速模式下，控制逻辑部分212向数字-模拟转换器204发出信号，数字-模拟转换器204可以在一定程度上作为2比特转换器进行工作，只有在相应的Y＝3条数据线上馈送的数字输出信号ZD的温度计代码信号，被规定转换为模拟反馈信号。
多比特δ-∑转换器200的快速模式在多比特δ-∑转换器的起动或接通阶段特别有利。在随动模式的起动期间，比较器221、222、223总是与以前的转换值形成差异，这种差异在接通的情况下是不知道的。然后，计数器在增减计数器239上增加或减少，以便追随数字转换装置207的输入信号Z2。随后产生的输出信号反馈传送到数字-模拟转换器204。如果在跟踪模式下，数字转换器增加输出信号ZD，反向的已滤波信号Z2就减少，从而永远不可能建立稳定的工作点。
因此，控制逻辑部分212可以具体成为一个俘获电路，从而使数字转换装置207在起动阶段作为一个快速转换器工作。这一点在此处所选的典型实施方案中，是由三个比较器221、222、223构成的2比特快速模拟-数字转换器来实现的。
控制逻辑部分在通过控制信号SCT转换开关控制器234时，最好能充分利用由最高参考电位和最低参考电位的差异所给出的全部调制范围。在近似于图4所选择的参考电位设置的情况下，然后选择快速模式，将参考电位U0、U3、U6接通到比较器223、222、221。在这种快速阶段或快速模式下，分辨率变得不太精确。一旦建立了稳定的工作点，控制逻辑部分212就转变为前面已提过的跟踪模式，并将平均值信号X或增减计数器239的结果传递给解码器233，解码器233将来自跟踪比较器的比较结果V201、V202、V203所表示的差分信号的N比特宽输出信号ZD，与平均值信号X相结合。
数字输出信号的一个典型信号分布图示于图8。
控制逻辑部分212比较较器221、222、223的比较结果V201、V202、V203进行监控，并在达到所述差分信号的预定值时，从快速模式转变为随动模式。在快速模式期间，输出信号ZD经数字转换为二比特。如果控制逻辑部分212发现数字转换器输入信号或已滤波信号Z2的零交叉，则控制逻辑部分212将数字转换装置207转变为随动模式。从改变时就开始以三比特进行数字转换。
图9表示多比特δ-∑转换器300的一个有利的扩展方案的替换实施方案。
其构造基本对应于图7中所描述的具体方案。但是，数字转换装置307的配置改为对已滤波信号Z2施加一个电位偏移PO。设备包括带有比较器321、322、323的比较装置308，解码器333，加法器306。比较器321、322、323的比较结果V301、V302、V303馈送到解码器333、控制逻辑部分312、以及一个增减计数器339。
在一个输出340，增减计数器339在2N-Y-1条数据线上，提供带有2N-Y个数位的温度计代码的平均值信号X。后者通过在控制输入311的可控开关341，被馈送到比较装置308，从比较装置308再馈送到解码器333。
另外平均值信号X被传给参考数字-模拟转换器342，从参考数字-模拟转换器342产生模拟电位偏移PO。所述电位偏移通过加法器306，加到已滤波信号Z2上。
控制逻辑部分312通过开关信号STS，对第一可控开关341和第二可控开关243进行转换，第二可控开关连接在参考数字-模拟转换器342的下游。
在快速模式下，控制逻辑部分312通过可控开关343，使电位偏移PO从加法器306中分离出来；而且控制逻辑部分312通过可控开关341，使平均值信号X从解码器333中分离出来。
因此，正如前面关于图7的说明中所描述的，多比特δ-∑转换器300的有利的扩展方案的替换实施方案，在快速模式下作为2比特多比特δ-∑转换器进行工作，而在随动模式下则作为3比特δ-∑转换器进行工作，每次只有三个比较器321、322、323在两种模式下都要保持可以使用。数字-模拟转换器304，同样可以由控制逻辑部分312通过控制信号SCK，在2比特和3比特转换器模式之间切换。
图10表示多比特δ-∑转换器400的另一个有利的扩展方案。
其构造基本对应于图5所描述的实施方案，配备了一个补偿模拟-数字转换器404，用来补偿数字转换装置407的取样时间和反馈数字-模拟转换器4的取样时间之间的时间偏移，所述补偿模拟-数字转换器，将形成数字温度计代码信号Z6的比较结果V401、V402、V403，转换为补偿信号ZK1。计时数字转换装置407具有一个用于已滤波模拟信号Z2或已滤波差分信号Z2的输入410，以及用于数字输出信号ZD的输出411。
在此处所描述的实施方案中，配备了三个比较器21、22、23，比较器的参考连接端27、28、29连接到参考信号发生单元406。参考信号发生单元406提供适当的恒定的参考电位。已施加电位偏移PO和补偿信号ZK2的已滤波模拟信号Z5，被馈送到比较器21、22、23的第二输入24、25、26。
三个分别的比较结果V401、V402、V403形成比特减少数字信号Z6，该信号被馈送到计数装置439，并馈送到3比特宽反馈数字-模拟转换器404和求和装置438。
计数装置439在其输出440，提供一个前面的典型实施方案中已知的平均值信号X，该信号也馈送到求和装置438。
求和装置438加上平均值信号X和比较结果，或者由比较结果V401、V402、V403构成的数字信号Z6，而形成相应的多比特δ-∑转换器400的数字输出信号ZD，并传送到数字转换装置407的输出411。
平均值信号X还被馈送到参考数字-模拟转换器442，从参考数字-模拟转换器442形成模拟偏移电位PO，所述偏移电位PO通过加法器409，施加到已滤波模拟信号Z2上。
比特减少数字信号Z6还被馈送到补偿数字-模拟转换器404，补偿数字-模拟转换器404的比特宽与比较器21、22、23的数量相符。补偿数字-模拟转换器404提供第一补偿信号ZK1，该信号通过补偿或增益系数，被放大器405放大。已放大的第一补偿信号ZK1，通过第二加法器408，与已被施加电位偏移PO的已滤波信号结合，成为补偿信号ZK2。第二模拟补偿信号ZK2，基本上是从已被施加所述电位偏移的已滤波信号中减去而得来的。
由补偿数字-模拟转换器404、放大器405、第二加法器408等构成的路径，对反馈数字-模拟转换器4的取样时间和数字转换装置407的比较器21、22、23的取样时间之间的时间偏移进行了补偿。由此可以获得特别高的信号质量。
按照本发明在数字转换装置407内部配备了补偿路径，在这种情况下非常有利，因为这表示在补偿数字-模拟转换器404中只需配备三个数字-模拟转换器单元。
显然，按照本发明的方法也同样可以和图3、5、7、9中的典型实施方案相结合。比特减少补偿数字-模拟转换器404的应用，在图10中仅仅是用实例来表示，数字转换器窗口的跟踪，是通过用于输入信号Z2的电位偏移PO实现的。
图11举例说明数字转换装置507的第二个有利的扩展方案。
数字转换装置507具有一个用于已滤波模拟信号Z2的输入509和一个用于数字输出信号ZD的输出510。此处图示说明用来形成随动或跟踪模拟-数字转换器的电路装置504。
串联连接的七个电阻器501-506、508组成的电阻链，连接在上参考电位VREFP和下参考电位VREFN之间。正如图4所示的类似示例，参考电位可从电阻器501-506、508之间分出，并馈送到可控开关装置534。开关装置534同样接收模拟已滤波信号Z2，作为输入信号。
开关装置534由控制逻辑部分512控制，分别通过电容器510、511，将模拟已滤波信号Z2，或者将相应的跟踪或选定的参考电位，接通到一个上线路节点和一个下线路节点XP、XN。另外两个电容器513、514在线路节点XP、XN之间串联连接。第三个，即中间的线路节点XM设置在另外两个电容器513、514之间。
第一个(工作的)放大器515连接到上线路节点XP，第二个放大器516连接到中间线路节点XM，第三个放大器517连接到下线路节点XN。放大器515、516、517可通过可控开关518、519、520分别反馈连接。
第一、第二、第三个比较器521、522、523分别连接在放大器515、516、517的进一步信号路径中，每个所述比较器提供比较结果V501、V502、V503。三个比较结果V501、V502、V503形成数字信号Z6，此处作为示例，具有三个比特宽。数字信号Z6馈送到编码逻辑电路524，编码逻辑电路524由此产生一个电压上升或下降的信号UD，并馈送到计数装置539。如果从一个时钟周期到下一个时钟周期，以温度计代码形式存在的数字信号Z6升高一个数位，则编码逻辑电路524提供一个电压上升信号，如果温度计代码指示的值低于以前的比较结果，则提供一个电压下降信号。因此计数装置539提供平均值信号X。
所述平均值信号还馈送到控制逻辑部分512，控制逻辑部分512通过按照本发明的方式，转换或跟踪放大器-比较器系统515、521、516、522、517、523的参考电位，从而最后完成了比特减少随动模拟-数字转换器。一个连接到计数装置539下游的加法器538，将平均值信号X和比较器521、522、523的数字信号Z6相加，形成数字输出信号ZD，该信号可从输出510分出。
对于已滤波模拟信号Z2的转换来说，例如，在取样和保持阶段，在时钟周期的上半时，模拟已滤波信号Z2接通到上和下线路节点XP、XN，放大器515、516、517的反馈开关518、519、520闭合。因此应转换的信号Z2或其电位出现在放大器515、516、517的所有输入上。作为反馈的结果，在包含一个放大器和一个比较器的每个信号路径中建立了一种平衡状态。在各个比较器的输入上，这种情况也被称为虚拟接地。
在转换阶段，就是说在各个时钟周期的后半时，模拟已滤波信号Z2从线路节点XP、XN断开，而通过电容器510、511连接上可以在七个电阻器501-508构成的电阻链中分出的各个参考电位，以代替上述信号。在这个转换阶段，反馈开关518、519、520打开，放大器515、516、517放大出现在各个输入的线路节点XP、XM、XN的电位。
然后，连接在下游的比较器521、522、523检查在线路节点XP、XM、XN的相应的输入信号是否大于或小于以前出现的电位，即模拟已滤波信号Z2的电位。然后一个相应的比较结果可以作为比较信号V501、V502、V503，从比较器521、522、523的输出分出。从而三个比较信号501、502、503形成一个3比特温度计代码信号Z6。
此处所示的数字转换装置507的典型实施方案中，中间的比较器522和放大器516每次被馈送一个处于转换阶段的参考电位，该参考电位处于馈送到上面的放大器515和下面的放大器517的参考电位之间。此处这项操作通过电容性连接的513、514或分压器完成。
可控反馈开关518、519、520可以通过一个时钟信号转换，例如，开关在前半时钟周期闭合，在后半时钟周期打开。
在数字转换装置507的一个有利的扩展方案中，还设置了一个电路装置504，对于数字转换装置507的取样时间和在多比特δ-∑转换器的相关电路中使用的数字-模拟转换器4的取样时间之间的时间偏移，电路装置504提供了补偿。
电路装置504基本对应于3比特数字-模拟转换器。数字温度计代码信号Z6馈送到开关控制器525，开关控制器525对第二开关设置526进行控制。
用于所述补偿数字-模拟转换器4的电路装置具有一个包含七个电阻器527-533的电阻链，此处所选电阻都是完全一样的，并且在上、下补偿参考电位VREFP0和VREFN0之间串联连接。每个补偿参考电位可从电阻器527-533之间分出，并且馈送到开关装置526。另一个补偿参考电位VREF0也馈送到开关装置526。
开关装置526在两个输出534、535，分别供给上、下补偿信号ZK1、ZK2。上补偿信号ZK1通过上面的电容器536，连接到上线路节点XP，下补偿信号ZK2通过下面的电容器537，连接到下线路节点XN。
控制逻辑部分525控制开关装置526中的转换，使上或下补偿信号ZK1、ZK2分别对应于数字温度计代码信号Z6的一个模拟值。而且，开关控制器525转换开关装置526，使上、下补偿信号ZK1、ZK2的电位之间经常发生电压漂移，此电压漂移与带有放大器和比较器515、516、517、521、522、523的数字转换装置在转换状态下相应的参考电位的漂移成比例。分别的比例因数或补偿因数可通过改变补偿参考电位VREFP0、VREFN0来实现。
因此，按照本发明，数字-模拟反向转换的比较结果或数字转换装置的数字信号Z6，和具有补偿因数的补偿信号ZK1、ZK2一样，加到要转换的已滤波模拟信号Z2上，或者从其中减去。
因此电路装置504对应于具有比特宽为3的反馈数字-模拟转换器，通过可调参考电位VREFP0和VREFN0，电路装置504同时按比例放大或缩小ZK1、ZK2，或给其提供一个补偿因数。
数字转换装置507的一个有利的扩展方案特别有利地利用了下列事实依靠数字转换装置的减比特形式，亦即仅仅采用三个比较器521、522、523和放大器515、516、517，就可以只需要一个装置起来成本有利的3比特宽反馈数字-模拟转换器504。
一个有利的扩展方案中的数字转换装置507，提出了特别节能而且成本特别有利的多比特δ-∑转换器的实施方案，并且，依靠作为部分电路装置504的过度延迟补偿，还能够得到特别大的信噪比，并提供具有高质量的稳定的数字输出信号。
尽管在上面根据优选典型实施方案，已对本发明进行了说明，但是并不受其限制，可以按不同的方式进行修改。
因此，本发明将不限于具有三个比较器或比特宽为N＝3的数字转换装置。反之，本发明关于跟踪单个比较器的开关阈值或参考电位的概念，在极端的情况下，也可以在只有一个单独的比较器的情况下实现，单一比较器的开关阈值每次可以跟踪到要比较的信号的电平，使比较结果在每个时钟周期改变。
快速模式和随动模式之间的改变也可以逐渐实现。通过保持许多随时可以使用的参考电压，通过压缩比较器在其中工作的电位窗的简单方式，并且同时增加平均值信号的温度计代码中的数字的数量，就可以增加本发明的多比特δ-∑转换器的比特宽，作为示例，可以完成一系列的快速工作模式和多比特模式，或比特宽增加的跟踪模式。
根据相应的多比特δ-∑转换器的转换器结构，滤波器可以具体化为时间连续或时间不连续方式。
当然，温度计代码的参考电位的装备不是必须通过电阻器阶梯来实现，而是可以用不同的方式完成。而且，解码器可以偏离典型实施方案，而输出温度计代码，以取代二进制代码。
本发明使得可以实现特别节能的并具有高分辨率的多比特δ-∑转换器。减少比较器的数量可以节省半导体芯片的面积。按照本发明，增加多比特δ-∑转换器的比特宽，不会引起所需比较器数量的指数增加。反之，本发明可应用于任何期望的比特宽。按照本发明的起动模式和跟踪模式之间的改变，表示多比特δ-∑转换器总是能够达到稳定的工作点，并且确保可靠的功能。
附图标记列表1 多比特δ-∑转换器2 输入3 输出4 数字-模拟转换器5 求和装置6 滤波器7 数字转换装置8 比较和开关装置9 输入10输出11控制输入12控制逻辑部分13缓冲存储器14-20 电阻器21、22、23比较器
24、25、26 输入27、28、29 输入30、31、32 输出33 解码器34 开关装置35 差分放大器107 数字转换装置108 比较装置109 输入110 输出111 控制输入112 控制逻辑部分113 缓冲存储器121、122、123比较器124、125、126输入127、128、129输入130、131、132输出133 解码器200 多比特δ-∑转换器204 数字-模拟转换器207 数字转换装置208 比较装置209 输入210 输出212 控制逻辑部分221、222、223比较器233 解码器234 开关装置238 求和装置239 增减计数器240 输出241 可控开关
300多比特δ-∑转换器304数字-模拟转换器306加法器307数字转换装置308比较装置309输入310输出311控制输入312控制逻辑部分321、322、323 比较器333解码器339增减计数器340输出341可控开关342参考数字-模拟转换器343可控开关400多比特δ-∑转换器404反馈数字-模拟转换器405放大器406参考电位发生单元407数字转换装置408加法器409加法器410输入411输出438求和装置439计数装置440输出441参考数字-模拟转换器504反馈数字-模拟转换器501-506、508 电阻器507数字转换装置
509 输入510 输出511 电容器512 控制逻辑部分513、514 电容器515、516、517放大器518、519、520可控开关521、522、523比较器524 编码逻辑电路525 开关控制器526 开关装置527-533 电阻器534、535 输出536、537 电容器538 求和装置539 计数装置551 电容器A输出AD 加法器DEK 解码器DV 差分放大器E输入FBE 放大器GND 接地K1-K7比较器KADW 补偿模拟-数字转换器L1-L7输入M1-M7输入MDSW 多比特δ-∑转换器01-07输出P1-P7比较结果Q数字转换器
R1-R7 电阻器S 加法器SCD 编码控制信号SCK 开关信号SCS 控制信号SCT 控制信号U0-U6 参考电位U101-U103 参考电位V1、V2、V3 比较结果V201、V202、V203比较结果V301、V302、V303比较结果V401、V402、V403比较结果V501、V502、V503比较结果VREFP 参考电位VREFN 参考电位VREFN0 补偿参考电位VREF0 补偿参考电位VREFP0 补偿参考电位UD 电压上升/下降信号PO 电位偏移X 平均值信号XN、XM、XP 线路节点Z1 差分信号Z2 已滤波信号Z3 反馈信号Z4 接受施加的信号Z6 数字温度计代码信号ZA 模拟输入信号ZD 数字输出信号ZK、ZK1、ZK2补偿信号权利要求书(按照条约第19条的修改)1、节能的多比特δ-∑转换器(1)，包含(a)一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3)；(b)一个具有N比特宽并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字-模拟转换器(4)；(c)用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5)；(d)用来对差分信号(Z1)进行滤波的滤波器(6)；(e)用来对已滤波差分信号(Z2)进行数字转换，以形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)；数字转换装置(7)具有少于2N-1个比较器(21、22、23)，所述比较器将已滤波信号(Z2)与相应比较器(21、22、23)所属的各个参考电位(U0、...U6)进行比较，每个比较器向解码器(33)输出一个比较结果(V1、V2、V3)，解码器由比较结果(V1、V2、V3)产生数字输出信号(ZD)，并且根据以前的比较结果对参考电位(U0、...U6)进行跟踪。
2、权利要求1的多比特δ-∑转换器(1)，其特征在于求和装置(6)具有一个用来放大输入信号(ZA)和反馈信号(Z3)之间差别的差分放大器(35)。
3、权利要求2的多比特δ-∑转换器(1)，其特征在于滤波器(6)具有一个用来积分已放大差分信号(Z1)的积分器。
4、上述权利要求之一的多比特δ-∑转换器(1)，其特征在于数字转换装置(7)具有开关控制器(8、12)，所述开关控制器(8、12)根据以前的比较结果，将参考电位(U0、...U6)接通到比较器(21、22、23)，从而，如果输入信号(ZA)发生变化，则至少有一个比较器(21、22、23)改变其比较结果。
5、上述权利要求之一的多比特δ-∑转换器(1)，其特征在于设置了一个用来缓冲存储数字输出信号(ZD)的存储器(13)。
6、上述权利要求之一的多比特δ-∑转换器(1)，其特征在于开关控制器(8、12)连接到存储器(13)，并根据缓冲存储的输出信号(ZD)，将参考电位(U0、...U6)接通到比较器(21、22、23)。
7、上述权利要求之一的多比特δ-∑转换器(1)，其特征在于数字转换装置(7)具有至少一个第一、第二、第三个比较器(21、22、23)，每个比较器具有第一和第二个输入(24-29)和一个输出(30、31、32)，已滤波信号(Z2)被施加到第一输入(24、25、26)，这些输出(30、31、32)分别提供一个比较结果(V1、V2、V3)，并且第一、第二和第三个参考电位(U0、...U6)接通到第二输入...(27、28、29)，第二参考电位处于第一和第三参考电位之间，并最接近于已滤波信号(Z2)的电位。
8、上述权利要求之一的多比特δ-∑转换器(1)，其特征在于参考电位(U0、...U6)是等距的。
9、上述权利要求之一的多比特δ-∑转换器(1)，其特征在于2N-1个差分参考电位(U0、...U6)是可以转换的。
10、节能的多比特δ-∑转换器(100)，包含(a)一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3)；(b)具有比特宽为N并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字-模拟转换器(4)；(c)用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5)；(d)用来对差分信号(Z1)进行滤波的滤波器(6)；(e)用来对已滤波差分信号(Z2)进行数字转换，以形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)；数字转换装置(107)对已滤波信号施加电位偏移(PO)，并且具有少于2N-1个比较器，比较器将已施加所述电位偏移的已滤波信号(Z4)与相应的比较器(21、22、23)所属的各个参考电位(U0、...U6)进行比较，这些比较器分别向解码器(33)输出一个比较结果(V1、V2、V3)，解码器由比较结果产生数字输出信号(ZD)，并且根据以前的比较结果，对参考电位进行跟踪。
11、权利要求10的多比特δ-∑转换器(100、300)，其特征在于设置了开关控制器(108、112、113)，开关控制器与比较器(121、122、123)的输出(130、131、132)连接，并且根据比较结果(V301、V302、V303)调节电位偏移(PO)。
12、上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于数字-模拟转换器(204、304)及数字转换装置(207、307)可以按N比特宽和对应于数量为Y个比较器(221、222、223、321、322、323)的比特宽M＝ln(Y+1)/ln(2)进行工作。
13、权利要求12的多比特δ-∑转换器(200、300)，其特征在于数字-模拟转换器(204、304)和数字转换装置(207、307)可在两种比特宽N和M之间切换。
14、上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于开关控制器(208、212、239、308、312、339)具有一个用来根据比较结果(V201、V202、V203、V301、V302、V303)产生2N-Y-数位温度计代码的数字平均值信号(X)的计数装置(239、339)。
15、权利要求14的多比特δ-∑转换器(200、300)，其特征在于计数装置(239、339)具有增减计数器。
16、上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于解码器(33、133)具有求和装置(238、338)，用来通过将比较结果(V201、V202、V203、V301、V302、V303)与平均值信号(X)结合，形成N比特宽输出信号(ZD)。
17、上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于开关控制器(208、212、239、308、312、339)具有一个控制逻辑部分(212、312)，该控制逻辑部分(212、312)根据比较结果(V201、V202、V203、V301、V302、V303)，将比较结果(V201、V202、V203、V301、V302、V303)转换为Y个数位的、N比特宽温度计代码作为数字输出信号，或者将比较结果(V201、V202、V203、V301、V302、V303)与平均值信号(X)结合，作为2N个数位的、N比特宽温度计代码的数字输出信号(ZD)。
18、上述权利要求11-18之一的多比特δ-∑转换器(300)，其特征在于开关控制器(308、312、339、342)具有一个参考数字-模拟转换器(342)，用来从数字平均值信号(X)产生偏移电位(PO)。
19、上述权利要求之一的多比特δ-∑转换器(400、500)，其特征在于数字转换装置(407、507)-具有一个补偿模拟-数字转换器(404、504)，用来将比较结果(V401、V402、V403)转换为至少一个模拟补偿信号(ZK、ZK1、ZK2)；
-具有一个求和装置(408、XP、XN)，用来从已滤波的差分信号(Z2)中减去模拟补偿信号(ZK、ZK1、ZK2)。
20、权利要求19的多比特δ-∑转换器(400、500)，其特征在于补偿模拟-数字转换器(404、504)的比特宽度对应于比较器(21、22、23、521、522、523)的数量。
21、权利要求19或20的多比特δ-∑转换器(400)，其特征在于设置了一个放大器(405)，用来以补偿因数对模拟补偿信号(ZK)进行放大。
权利要求
1.一种节能多比特δ-∑转换器(1)，包含(a)一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3)；(b)一个具有N比特宽并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字-模拟转换器(4)；(c)用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5)；(d)用来对差分信号(Z1)进行滤波的滤波器(6)；(e)用来对已滤波差分信号(Z2)进行数字转换，以形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)；数字转换装置(7)具有数量为Y的比较器(21、22、23)，比较器将已滤波信号(Z2)与相应的比较器(21、22、23)所属的各个参考电位(U0、…U6)进行比较，每个比较器向解码器输出一个比较结果(V1、V2、V3)，解码器由比较结果(V1、V2、V3)产生数字输出信号(ZD)，并且根据以前的比较结果对参考电位(U0、…U6)进行跟踪。
2.权利要求1的多比特δ-∑转换器(1)，其特征在于求和装置(6)具有一个用来放大输入信号(ZA)和反馈信号(Z3)之间差别的差分放大器(35)。
3.权利要求2的多比特δ-∑转换器(1)，其特征在于滤波器(6)具有一个用来积分已放大差分信号(Z1)的积分器。
4.上述权利要求之一的多比特δ-∑转换器(1)，其特征在于数字转换装置(7)具有少于2N-1个比较器(21、22、23)。
5.上述权利要求之一的多比特δ-∑转换器(1)，其特征在于数字转换装置(7)具有开关控制器(8、12)，开关控制器(8、12)根据以前的比较结果，将参考电位(U0、…U6)接通到比较器(21、22、23)，从而如果输入信号(ZA)发生变化，则至少有一个比较器(21、22、23)改变其比较结果。
6.上述权利要求之一的多比特δ-∑转换器(1)，其特征在于设置了一个包含用来缓冲存储数字输出信号(ZD)的存储器(13)。
7.权利要求5的多比特δ-∑转换器(1)，其特征在于开关控制器(8、12)连接到存储器(13)，并根据缓冲存储的输出信号(ZD)，将参考电位(U0、…U6)接通到比较器(21、22、23)。
8.上述权利要求之一的多比特δ-∑转换器(1)，其特征在于数字转换装置(7)至少具有第一、第二、第三个比较器(21、22、23)，每个比较器具有第一和第二个输入(24-29)和一个输出(30、31、32)，已滤波信号(Z2)施加到第一输入(24、25、26)，每个输出(30、31、32)提供一个比较结果(V1、V2、V3)，并且第一、第二和第三个参考电位(U0、…U6)接通到第二输入…(27、28、29)，第二参考电位处于第一和第三参考电位之间，并最接近于已滤波信号(Z2)的电位。
9.上述权利要求之一的多比特δ-∑转换器(1)，其特征在于参考电位(U0、…U6)是等距的。
10.上述权利要求之一的多比特δ-∑转换器(1)，其特征在于有2N-1个差分参考电位(U0、…U6)可以转换。
11.一种节能多比特δ-∑转换器(100)，包含(a)一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3)；(b)具有比特宽为N并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字-模拟转换器(4)；(c)用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5)；(d)用来对差分信号(Z1)进行滤波的滤波器(6)；(e)用来对已滤波差分信号(Z2)进行数字转换，以形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)；数字转换装置(107)对已滤波信号施加电位偏移(PO)，并且具有Y个比较器，比较器将已施加所述电位偏移的已滤波信号(Z4)与相应的比较器(21、22、23)所属的各个参考电位(U0、…U6)进行比较，每个比较器向解码器(33)输出一个比较结果(V1、V2、V3)，解码器由比较结果产生数字输出信号(ZD)，并且根据以前的比较结果，对参考电位进行跟踪。
12.权利要求11的多比特δ-∑转换器(100、300)，其特征在于设置了开关控制器(108、112、113)，开关控制器与比较器(121、122、123)的输出(130、131、132)连接，并且根据比较结果(V301、V302、V303)设置电位偏移(P0)。
13.上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于数字-模拟转换器(204、304)及数字转换装置(207、307)可以按N比特宽和对应于数量为Y个比较器(221、222、223、321、322、323)的比特宽M＝In(Y+1)/In(2)进行工作。
14.权利要求13的多比特δ-∑转换器(200、300)，其特征在于数字-模拟转换器(204、304)和数字转换装置(207、307)可在两种比特宽N和M之间切换。
15.上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于开关控制器(208、212、239、308、312、339)具有一个用来根据比较结果(V201、V202、V203、V301、V302、V303)产生2N-Y-数位温度计代码的数字平均值信号(X)的计数装置(239、339)。
16.权利要求15的多比特δ-∑转换器(200、300)，其特征在于计数装置(239、339)具有增减计数器。
17.上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于解码器(33、133)具有求和装置(238、338)，用来通过将比较结果(V201、V202、V203、V301、V302、V303)与平均值信号(X)结合，形成N比特宽输出信号(ZD)。
18.上述权利要求之一的多比特δ-∑转换器(200、300)，其特征在于开关控制器(208、212、239、308、312、339)具有一个控制逻辑部分(212、312)，控制逻辑部分(212、312)根据比较结果(V201、V202、V203、V301、V302、V303)，或者将比较结果(V201、V202、V203、V301、V302、V303)转换为Y个数位、N比特宽温度计代码，作为数字输出信号，或者将比较结果(V201、V202、V203、V301、V302、V303)与平均值信号(X)结合，作为2N个数位、N比特宽温度计代码的数字输出信号(ZD)。
19.上述权利要求11-18之一的多比特δ-∑转换器(300)，其特征在于开关控制器(308、312、339、342)具有一个参考数字-模拟转换器(342)，用来从数字平均值信号(X)产生偏移电位(P0)。
20.上述权利要求之一的多比特δ-∑转换器(400、500)，其特征在于数字转换装置(407、507)-具有一个补偿模拟-数字转换器(404、504)，用来将比较结果(V401、V402、V403)转换为至少一个模拟补偿信号(ZK、ZK1、ZK2)；-具有一个求和装置(408、XP、XN)，用来从已滤波差分信号(Z2)中减去模拟补偿信号(ZK、ZK1、ZK2)。
21.权利要求20的多比特δ-∑转换器(400、500)，其特征在于补偿模拟-数字转换器(404、504)的比特宽度对应于比较器(21、22、23、521、522、523)的数量。
22.权利要求20或21的多比特δ-∑转换器(400)，其特征在于设置了一个放大器(405)，用来以补偿因数对模拟补偿信号(ZK)进行放大。
全文摘要
本发明涉及一种节能多比特δ－∑转换器(1)，包含一个用于模拟输入信号(ZA)的输入(2)和一个用于数字输出信号(ZD)的输出(3)；一个具有N比特宽并用来将数字输出信号(ZD)转换为模拟反馈信号(Z3)的数字－模拟转换器(4)；一个用来形成输入信号(ZA)和反馈信号(Z3)之间差别的求和装置(5)；一个用来对差分信号(Z1)进行滤波的滤波器(6)；一个用来对已滤波差分信号(Z2)进行数字转换，形成具有N比特宽的数字输出信号(ZD)的计时数字转换装置(7)。所述数字转换装置(7)具有若干比较器(21、22、23)，比较器将已滤波信号(Z2)与每个比较器(21、22、23)所属的相应的参考电位(U0、...U6)进行比较，每个比较器向解码器输出一个比较结果(V1、V2、V3)，解码器由比较结果(V1、V2、V3)产生数字输出信号(ZD)，并且根据以前的比较结果对参考电位(U0、...U6)进行更新。
文档编号H03M3/04GK1943117SQ200580011576
公开日2007年4月4日 申请日期2005年2月4日 优先权日2004年2月27日
发明者L·德雷尔, F·库特纳 申请人:英飞凌科技股份公司