专利名称：射频开关电路和包括它的半导体器件的制作方法
技术领域：
本发明涉及一种射频开关电路，特别涉及一种使用场效应晶体管的射频开关电路。
背景技术：
近年来，随着无线终端等快速流行和发展，在无线终端等中使用的射频开关电路现在需要具有低损耗和低失真特性。在这种情况下，已经常规地提出了包括连接成多个级的场效应晶体管(下文中称为“FET”)的射频开关电路。这种射频开关电路的一个例子在日本特开平专利公报No.2000-277703中有介绍。
图16示出了在日本特开平专利公报No.2000-277703中介绍的射频开关电路。图16所示的射频开关电路包括第一输入/输出端子A、第二输入/输出端子B、第三输入/输出端子C、分流(shunt)FET 161、转移FET 162、控制端D和E、以及级间电位固定电阻器Ra。该电路可以分为包括连接成多个级的分流FET 161的分流基本开关部分和包括连接成多个级的转移FET 162的转移基本开关部分。
关于图16所示的射频开关电路，从第一输入/输出端子A到第二输入/输出端子B经过分流基本开关部分的路径被称为“分流路径”。从第一输入/输出端子A到第三输入/输出端子C经过转移基本开关部分的路径被称为“转移路径”。为了经过转移路径传输信号，将高电压V2施加于控制端E，并将低电压V1施加于控制端D。这样，转移FET 162导通，而分流FET 161截止。结果，输入到第一输入/输出端子A的传输信号从第三输入/输出端子C输出。
在图16所示的射频开关电路中，分流路径和转移路径各包括串联连接的多级FET。因此，将分为级数的输入信号施加于处于截止状态下的路径中包含的每个FET。因此，随着FET的级数变大，FET越容易保持在截止状态。结果，与包括一级FET的电路中的情况相比，提供了更优异的失真特性和更高的输入/输出功率特性。
提供分别连接在每个路径中的相应FET的漏极和源极之间的级间电位固定电阻器Ra，用于将连接成多个级的FET之间的级间电位固定到相等电平。通常，作为级间电位固定电阻器Ra，使用具有大约50kΩ的高电阻值的电阻器。通过将连接成多个级的FET之间的级间电位固定在相等电平，可以将均分的信号电压施加于截止状态下的FET，由此FET容易保持在截止状态。通常，所有的级间电位固定电阻器Ra都具有相等的电阻值。
然而，实际上，仅仅通过将具有高电阻值的电阻器并联连接到每个FET，并不能使截止状态下的多个FET之间的级间电位处于相等电平。相反，施加于更靠近输入该信号的输入/输出端子的FET的信号电压比施加于远离输入/输出端子的FET的信号电压更高。
图17示出当将具有1GHz频率的信号施加于具有图16所示的带有四级FET的结构的射频开关电路时，在截止状态下在一条路径中的每个FET的栅极和源极之间的电压随着时间变化的曲线。如图17所示，在截止状态下，在一条路径中的各个FET之间栅极和源极之间的电压幅度以及DC电位是不同的。级数越大，这个差异越大。这表示在截止状态下的该路径中的FET当中，靠近输入信号的输入/输出端子的FET更可能被导通。这带来一个问题当通过路径之一传输高功率信号时，该信号可能泄漏到截止状态下的其它路径中。这种信号到截止状态下的路径的泄漏使包括插入损耗和失真特性的射频特性退化。
发明内容
因此，本发明的目的是提供一种射频开关电路，通过向截止状态下的路径中的FET施加相等的信号电压，使其具有改进的射频特性。
本发明具有以下特征以实现上述目的。
本发明的第一方案涉及一种用于控制射频信号的流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；和多个电阻器元件，每个电阻器元件的一端连接到多个场效应晶体管当中的相应场效应晶体管的漏极，并且另一端连接到相应场效应晶体管的源极。在多个电阻器当中，连接在一个场效应晶体管的漏极和源极之间的电阻器的电阻值小于连接在其余每一个场效应晶体管的漏极和源极之间的电阻器的电阻值，其中所述场效应晶体管是在多个场效应晶体管当中连接到输入/输出端子的场效应晶体管。
在这种情况下，基本开关部分可以包括串联连接的n个场效应晶体管(n是2或以上的整数)；并且可以满足关系式Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)，其中Rds(i)是连接在从输入/输出端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电阻器的电阻值。
本发明的第二方案涉及一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；和多个电容器，每个电容器的一端连接到多个场效应晶体管当中的相应场效应晶体管的漏极上，另一端连接到相应场效应晶体管的源极上。在多个电容器当中，连接在一个场效应晶体管的漏极和源极之间的电容器的电容值大于连接在其余每一个场效应晶体管的漏极和源极之间的电容器的电容值，其中所述一个场效应晶体管是在多个场效应晶体管当中连接到输入/输出端子的场效应晶体管。
在这种情况下，基本开关部分可以包括串联连接的n个场效应晶体管(n是2或以上的整数)；并且可以满足关系式Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)，其中Cds(i)是连接在从输入/输出端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电容器的电容值。
本发明的第三方案涉及一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；和多个电阻器，每个电阻器的一端连接到多个场效应晶体管当中的相应场效应晶体管的漏极上，另一端连接到相应场效应晶体管的源极上。其中在多个输入/输出端子当中，当基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效(off-time active)端子，在多个电阻器当中，连接在一个场效应晶体管的漏极和源极之间的电阻器的电阻值小于连接在其余每一个场效应晶体管的漏极和源极之间的电阻器的电阻值，其中所述一个场效应晶体管是多个场效应晶体管当中连接到截止时有效端子的场效应晶体管。
在这种情况下，基本开关部分可以包括串联连接的n个场效应晶体管(n是2或以上的整数)；并且可以满足关系式Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)，其中Rds(i)是连接在从截止时有效端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电阻器的电阻值。
本发明的第四方案涉及一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；和多个电容器，每个电容器的一端连接到多个场效应晶体管当中的相应场效应晶体管的漏极上，另一端连接到相应场效应晶体管的源极上。其中在多个输入/输出端子当中，当基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效端子，在多个电容器当中，连接在一个场效应晶体管的漏极和源极之间的电容器的电容值大于连接在其余每一个场效应晶体管的漏极和源极之间的电容器的电容值，其中所述一个场效应晶体管是多个场效应晶体管当中连接到截止时有效端子上的场效应晶体管。
在这种情况下，基本开关部分可以包括串联连接的n个场效应晶体管(n是2或以上的整数)；并且可以满足关系式Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)，其中Cds(i)是连接在从截止时有效端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电容器的电容值。
本发明的第五方案涉及一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；和多个电阻器，每个电阻器的一端连接到至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到该至少一个多栅场效应晶体管的多个栅极间台面(mesa)当中的相应栅极间台面上。在多个电阻器当中，连接到一个栅极间台面上的一个电阻器的电阻值小于连接到其余每一个栅极间台面的电阻器的电阻值，其中所述一个栅极间台面是多个栅极间台面当中位于最靠近输入/输出端子的一个栅极间台面。
在这种情况下，基本开关部分可以包括至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或以上的整数)；并且可以满足关系式Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)，其中Rms(i)是连接在从输入/输出端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电阻器的电阻值。
本发明的第六方案涉及一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；和多个电容器，每个电容器的一端连接到至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到至少一个多栅场效应晶体管的多个栅极间台面当中的相应栅极间台面上。在多个电容器当中，连接到一个栅极间台面上的一个电容器的电容值大于连接到其余每一个栅极间台面上的电容器的电容值，其中所述一个栅极间台面是多个栅极间台面当中位于最靠近输入/输出端子的一个栅极间台面。
在这种情况下，基本开关部分可以包括至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或以上的整数)；并且可以满足关系式Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)，其中Cms(i)是连接到从输入/输出端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电容器的电容值。
本发明的第七方案涉及一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；和多个电阻器，每个电阻器的一端连接到至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到至少一个多栅场效应晶体管的多个栅极间台面当中的相应栅极间台面上。其中在输入/输出端子当中，当基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效端子，在多个电阻器当中，连接到一个栅极间台面上的一个电阻器的电阻值小于连接到其余每一个栅极间台面上的电阻器的电阻值，其中所述一个栅极间台面是多个栅极间台面当中位于最靠近截止时有效端子的一个栅极间台面。
在这种情况下，基本开关部分可以包括至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或以上的整数)；并且可以满足关系式Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)，其中Rms(i)是连接到从截止时有效端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电阻器的电阻值。
本发明的第八方案涉及一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；和多个电容器，每个电容器的一端连接到至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到至少一个多栅场效应晶体管的多个栅极间台面当中的相应栅极间台面上。其中在输入/输出端子当中，当基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效端子，在多个电容器当中，连接到一个栅极间台面上的一个电容器的电容值大于连接到其余每一个栅极间台面上的电容器的电容值，其中所述一个栅极间台面是多个栅极间台面当中位于最靠近截止时有效端子的一个栅极间台面。
在这种情况下，基本开关部分可以包括至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或以上的整数)；并且可以满足关系式Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)，其中Cms(i)是连接到从截止时有效端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电容器的电容值。
本发明的第九方案涉及一种射频开关电路，包括上述任何相同或不同射频开关电路的组合。射频信号的流动任选地在多个输入/输出端子之间切换。
本发明的第十方案涉及一种半导体器件，包括集成在半导体衬底上的上述任何射频开关电路。
根据本发明的射频开关电路和包括它的半导体器件，通过在连接成多级的场效应晶体管中的每一个的漏极和源极之间(或者在至少一个多栅极场效应晶体管的栅极间台面和源极之间)连接具有不同电阻值的电阻器或具有不同电容值的电容器，可以在常规射频开关电路的基础上改进输入/输出功率特性。
从下面结合附图对本发明的详细说明中，本发明的这些和其他目的、特征、方案和优点将变得更加显而易见。
图1是根据本发明第一实施例的射频开关电路的电路图；图2示出当向如图1所示的射频开关电路输入射频信号时在处于截止状态下的FET的栅极和源极之间的电压的特性；图3示出如图1所示的射频开关电路的插入损耗与输入功率的相关性；图4示出如图1所示的射频开关电路的二次谐波失真与输入功率的相关性；图5示出如图1所示的射频开关电路的三次谐波失真与输入功率的相关性；图6是根据本发明第二实施例的射频开关电路的电路图；图7示出如图6所示的射频开关电路的插入损耗与输入功率的相关性；图8示出如图6所示的射频开关电路的二次谐波失真与输入功率的相关性；图9示出如图6所示的射频开关电路的三次谐波失真与输入功率的相关性；图10是根据本发明第三实施例的射频开关电路的电路图；图11示出如图10所示的射频开关电路的插入损耗与输入功率的相关性；图12示出如图10所示的射频开关电路的二次谐波失真与输入功率的相关性；图13示出如图10所示的射频开关电路的三次谐波失真与输入功率的相关性；图14示出连接成两级的单栅FET的结构；图15示出多栅FET的结构；图16是常规射频开关电路的电路图；和图17示出当向常规射频开关电路输入射频信号时在处于截止状态下的FET的栅极和源极之间的电压的特性。
优选实施例第一实施例将参照图1到图5说明根据本发明第一实施例的射频开关电路。根据本实施例的半导体器件包括集成在半导体衬底上的如图1所示的射频开关电路。
图1是根据本发明第一实施例的射频开关电路的电路图。如图1所示的射频开关电路包括FET 11a-11d、12a-12d、13a-13d以及14a-14d；栅极偏置电阻器21a-21d、22a-22d、23a-23d以及24a-24d；级间电位固定电阻器41a-41d、42a-42d、43a-43d以及44a-44d；电容器51-55；第一到第三输入/输出端子1-3以及第一到第四控制端子31-34。提供第一到第三输入/输出端子1-3用于输入和输出射频信号。
如图1所示，在第一基本开关部分中包括连接成四级的FET11a-11d。类似地，在第二基本开关部分中包含FET 12a-12d。在第三基本开关部分中包含FET 13a-13d。在第四基本开关部分中包含FET14a-14d。第一基本开关部分设置在第一输入/输出端子1和第二输入/输出端子2之间，第二基本开关部分设置在第二输入/输出端子2和第三输入/输出端子3之间。第三基本开关部分设置在第一输入/输出端子1和地之间，第四基本开关部分设置在第三输入/输出端子3和地之间。
设置在输入/输出端子之间的第一基本开关部分和第二基本开关部分各用作用于传输射频信号的转移电路。设置在输入/输出端子和地之间的第三基本开关部分和第四基本开关部分各用作用于允许射频信号的泄漏分量排出到地的分流电路。如上所述，射频开关电路100被构造成为两个转移电路和两个分流电路的组合。
下文中，将介绍具有上述结构的射频开关电路100的操作。为了从第一输入/输出端子1向第二输入/输出端子2传输信号，将高电压施加于第一控制端子31和第四控制端子34，并且将低电压施加于第二控制端子32和第三控制端子33。结果，FET 11a-11d和FET 14a-14d导通，而FET 12a-12d以及FET 13a-13d截止。由此，第一输入/输出端子1和第二输入/输出端子2短路。因此，可以将信号从第一输入/输出端子1传输到第二输入/输出端子2。
相反，为了从第二输入/输出端子2向第三输入/输出端子3传输信号，将高电压施加于第二控制端子32和第三控制端子33，并且将低电压施加于第一控制端子31和第四控制端子34。结果，FET 12a-12d和FET 13a-13d导通，而FET 11a-11d以及FET 14a-14d截止。由此，第二输入/输出端子2和第三输入/输出端子3短路。因此，可以将信号从第二输入/输出端子2传输到第三输入/输出端子3。
在截止状态下的包含于分流电路中的FET用作电容部件。例如，当包括FET 13a-13d的第三基本开关部分处于截止状态时，理论上讲，输入到第一输入/输出端子1的信号的电压幅度被均分成四份，即，用于第三基本开关部分中的FET 13a-13d。通过级间电位固定电阻器43a-43d(在这种情况下，与常规例子一样，这四个电阻器43a-43d具有相等的电阻值)将FET 13a-13d之间的级间电位固定到相等电平。因此，理论上讲，在第三基本开关部分中的FET之间，栅极和源极之间的电压的DC电位是相等的。
然而，在射频开关电路100中，与在常规射频开关电路中一样，在所有级间电位固定电阻器具有相等电阻值的情况下，处于截止状态下的基本开关部分中的FET导致其被输送不同电压幅度并且具有不同的DC电位。具体地说，最靠近输入信号的输入/输出端子的FET导致被输送最大电压幅度，并且最远离输入信号的输入/输出端子的FET导致被输送最小的电压幅度(参见图17)。在如上所述施加于处于截止状态下的基本开关部分中的FET的电压幅度不同的情况下，当输入功率增加时，施加最大电压幅度的FET可能导通。此外，当处于截止状态的一个FET导通时，施加于包括这个FET的基本开关部分的电压幅度被其余FET分割。因此，其余FET按照雪崩(avalanching)方式也导通。当应该处于截止状态的基本开关部分导通时，发生信号泄漏。因此，处于上述状态的射频开关电路不能用于处理高功率信号。
在射频开关电路100中，包含在每个分流电路中的级间电位固定电阻器被设置成使得较靠近输入信号的输入/输出端子的级间电位固定电阻器具有较小的电阻值。具体地说，例如，考虑到当第三基本开关部分处于截止状态时(即FET 13a-13d处于截止状态)信号电压施加于第一输入/输出端子1，级间电位固定电阻器43a、43b、43c和43d分别具有2.2kΩ、3kΩ、5kΩ和8kΩ的电阻值。考虑到当第四基本开关部分处于截止状态时(即FET 14a-14d处于截止状态)信号电压施加于第三输入/输出端子3，级间电位固定电阻器44a、44b、44c和44d分别具有2.2kΩ、3kΩ、5kΩ和8kΩ的电阻值。
图2示出了当具有1GHz频率的信号电压施加于具有上述级间电位固定电阻器的分流电路时，在每个FET的栅极和源极之间的电压随着时间的变化。如图2所示，栅极和源极之间的电压幅度和DC电位在各个FET之间是相等的。这表示施加于处于截止状态的基本开关部分的信号电压被均分给包含在其中的FET。因此，与常规射频开关电路中不一样，当输入高功率信号时，没有FET比其它FET更可能较早导通(当需要时，所有FET同时导通)。因此，射频开关电路100可以处理比常规射频开关电路更高功率的信号。
包含在每个转移电路中的级间电位固定电阻器被设置成使得较靠近在转移电路处于截止状态时输入信号电压的输入/输出端子(下文中，这种输入/输出端子将称为“截止时有效端子”)的级间电位固定电阻器具有较小的电阻值。具体地说，例如，考虑到当第二基本开关部分处于截止状态时(即FET 12a-12d处于截止状态)信号电压施加于第二输入/输出端子2，级间电位固定电阻器42a、42b、42c和42d分别具有2.2kΩ、3kΩ、5kΩ和8kΩ的电阻值。考虑到当第一基本开关部分处于截止状态时(即FET 11a-11d处于截止状态)信号电压施加于第二输入/输出端子2，级间电位固定电阻器41d、41c、41b和41a分别具有2.2kΩ、3kΩ、5kΩ和8kΩ的电阻值。
图3示出射频开关电路100的插入损耗与输入功率的相关性。图4和5各示出射频开关电路100的谐波失真与输入功率的相关性。当从第一输入/输出端子1到第二输入/输出端子2的路径有效时和当从第二输入/输出端子2到第三输入/输出端子3的路径有效时，这些特性是相同的。相应地，图3到图5所示的结果可以看作是在任一情况下的特性。
在图3中，纵轴表示插入损耗，横轴表示输入功率。如图3所示，在射频开关电路100中，当输入功率的电平低时的插入损耗与常规射频开关电路(大约0.1dB)中的基本相同。然而，插入损耗开始增加时的输入功率的电平在射频开关电路100中比在常规射频开关电路中的高大约3dBm。这表示射频开关电路100可以处理具有比常规射频开关电路更高的输入电平的信号。
在图4中，纵轴表示二次谐波失真，横轴表示输入功率。如图4所示，在射频开关电路100中，当输入功率的电平低时的二次谐波失真基本上与常规射频开关电路中的(大约-88dBc)相同。然而，二次谐波失真开始增加时的输入功率的电平在射频开关电路100中比在常规射频开关电路中的高大约3dBm。
在图5中，纵轴表示三次谐波失真，横轴表示输入功率。如图5所示，在射频开关电路100中，当输入功率的电平低时的三次谐波失真基本上与常规射频开关电路中的(大约-83dBc)相同。然而，三次谐波失真开始增加时的输入功率的电平在射频开关电路100中比在常规射频开关电路中的高大约3dBm。
上述射频开关电路100的级间电位固定电阻器41a-41d、42a-42d、43a-43d和44a-44d的电阻值只是示例性的，并且级间电位固定电阻器还可以具有其它电阻值。
一般情况下，在基本开关部分是包括串联连接的n个FET(n是2或更大的整数)的分流电路的情况下，Rds(1)小于Rds(2)到Rds(n)中的每一个就足够了，其中Rds(i)是连接在从输入/输出端子的第i个FET(i是大于等于1且小于等于n的整数)的漏极和源极之间的电阻器的电阻值。更优选地，电阻值可以具有由下列表达式(11)表示的关系。更优选地，电阻值可以具有由下列表达式(12)表示的关系。
Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(11)Rds(1)＜Rds(2)＜…＜Rds(n-1)＜Rds(n)……(12)。
在基本开关部分是包括串联连接的n个FET(n是2或更大的整数)的转移电路的情况下，Rds(1)小于Rds(2)到Rds(n)中的每一个就足够了，其中Rds(i)是连接在从截止时有效端子的第i个FET(i是大于等于1且小于等于n的整数)的漏极和源极之间的电阻器的电阻值。更优选地，电阻值可以具有由下列表达式(21)表示的关系。还更优选地，电阻值可以具有由下列表达式(22)表示的关系。
Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(21)Rds(1)＜Rds(2)＜…＜Rds(n-1)＜Rds(n)……(22)。
如上所述，通过使用具有不同电阻值的电阻器作为连接在连接成多级的FET的漏极和源极之间的级间电位固定电阻器，可以提供能够处理比常规射频开关电路更高功率的信号的射频开关电路。
第二实施例将参照图6到图9介绍根据本发明第二实施例的射频开关电路。根据本实施例的半导体器件包括集成在半导体衬底上的如图6所示的射频开关电路。
图6是根据本发明第二实施例的射频开关电路的电路图。如图6所示的射频开关电路200包括FET 11a-11d、12a-12d、13a-13d以及14a-14d；栅极偏置电阻器21a-21d、22a-22d、23a-23d以及24a-24d；级间电位固定电阻器41e-41h、42e-42h、43e-43h以及44e-44h；电容器51-55、61a-61d、62a-62d、63a-63d、64a-64d；第一到第三输入/输出端子1-3以及第一到第四控制端子31-34。提供第一到第三输入/输出端子1-3用于输入和输出射频信号。在本实施例的元件当中，与第一实施例相同的元件采用相同的参考标记表示，并且省略其说明。
与第一实施例中的射频开关电路100相似，如图6所示，在第一基本开关部分中包括连接成四级的FET 11a-11d。类似地，在第二基本开关部分中包含FET 12a-12d。在第三基本开关部分中包含FET13a-13d。在第四基本开关部分中包含FET 14a-14d。第一基本开关部分设置在第一输入/输出端子1和第二输入/输出端子2之间，第二基本开关部分设置在第二输入/输出端子2和第三输入/输出端子3之间。第三基本开关部分设置在第一输入/输出端子1和地之间，第四基本开关部分设置在第三输入/输出端子3和地之间。
在射频开关电路200中，与射频开关电路100相似，第一基本开关部分和第二基本开关部分各用作转移电路。第三基本开关部分和第四基本开关部分各用作分流电路。射频开关电路200被构造成为两个转移电路和两个分流电路的组合。用于传输信号的射频开关电路200的操作与射频开关电路100的操作基本上相同，因此这里不再重复说明。
在射频开关电路200中，与在常规射频开关电路中类似，在所有的级间电位固定电阻器具有相等电阻值的情况下，处于截止状态下的基本开关部分中的FET导致其被输送不同电压幅度并且具有不同的DC电位。在如上所述施加于处于截止状态下的基本开关部分中的FET的电压幅度不同的情况下，当输入功率增加时，施加了最大电压幅度的FET可能导通。当应该处于截止状态的基本开关部分导通时，发生信号泄漏。因此，处于上述状态下的射频开关电路不能用于处理高功率信号。
在射频开关电路200中，在包含在每个分流电路中的每个FET的漏极和源极之间连接电容器。这些电容器被设置成使得较靠近输入信号的输入/输出端子的电容器具有较大的电容值。具体地说，例如，考虑到当第三基本开关部分处于截止状态时(即FET 13a-13d处于截止状态)信号电压施加于第一输入/输出端子1，电容器63a、63b、63c和63d分别具有0.98pF、0.95pF、0.92pF和0.90pF的电容值。考虑到当第四基本开关部分处于截止状态时(即，FET 14a-14d处于截止状态)信号电压施加于第三输入/输出端子3，电容器64a、64b、64c和64d分别具有0.98pF、0.95pF、0.92pF和0.90pF的电容值。
当信号电压施加于具有上述电容器的分流电路时，栅极和源极之间的电压幅度与DC电位在FET之间是相等的(未示出)。因此，与第一实施例中的射频开关电路100类似，射频开关电路200可以处理比常规射频开关电路更高功率的信号。
包含在每个转移电路中的电容器被设置成使得比较靠近截止时有效端子的电容器具有较大的电容值。具体地说，例如，考虑到当第二基本开关部分处于截止状态时(即，FET 12a-12d处于截止状态)信号电压施加于第二输入/输出端子2，电容器62a、62b、62c和62d分别具有0.98pF、0.95pF、0.92pF和0.90pF的电容值。考虑到当第一基本开关部分处于截止状态时(即，FET 11a-11d处于截止状态)信号电压施加于第二输入/输出端子2，电容器61d、61c、61b和61a分别具有0.98pF、0.95pF、0.92pF和0.90pF的电容值。
在射频开关电路200中，级间电位固定电阻器41e-41h、42e-42h、43e-43h、44e-44h具有相等的电阻值。
图7示出射频开关电路200的插入损耗与输入功率的相关性。图8和9各示出射频开关电路200的谐波失真与输入功率的相关性。当从第一输入/输出端子1到第二输入/输出端子2的路径有效时和当从第二输入/输出端子2到第三输入/输出端子3的路径有效时，这些特性是相同的。相应地，图7到图9所示的结果可以看作是在任一情况下的特性。
在图7中，纵轴表示插入损耗，横轴表示输入功率。如图7所示，在射频开关电路200中，当输入功率的电平低时的插入损耗与常规射频开关电路(大约0.1dB)中的基本相同。然而，插入损耗开始增加时的输入功率的电平在射频开关电路200中比在常规射频开关电路中的高大约2.5dBm。这表示射频开关电路200可以处理具有比常规射频开关电路更高的输入电平的信号。
在图8中，纵轴表示二次谐波失真，横轴表示输入功率。如图8所示，在射频开关电路200中，当输入功率的电平低时的二次谐波失真基本上与常规射频开关电路(大约-88dBc)中的相同。然而，二次谐波失真开始增加时的输入功率的电平在射频开关电路200中比在常规射频开关电路中的高大约2.5dBm。
在图9中，纵轴表示三次谐波失真，横轴表示输入功率。如图9所示，在射频开关电路200中，当输入功率的电平低时的三次谐波失真与常规射频开关电路(大约-83dBc)中的基本相同。然而，三次谐波失真开始增加时的输入功率的电平在射频开关电路200中比在常规射频开关电路中的高大约3dBm。
上述射频开关电路200的电容器61a-61d、62a-62d、63a-63d、64a-64d的电容值只是示例性的，并且这些电容器还可以具有其它电容值。
一般情况下，在基本开关部分是包括串联连接的n个FET(n是2或更大的整数)的分流电路的情况下，Cds(1)大于Cds(2)到Cds(n)中的每一个就足够了，其中Cds(i)是连接在从输入/输出端子的第i个FET(i是大于等于1且小于等于n的整数)的漏极和源极之间的电容器的电容值。更优选地，电容值可以具有由下列表达式(31)表示的关系。还更优选地，电容值可以具有由下列表达式(32)表示的关系。
Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(31)Cds(1)＞Cds(2)＞…＞Cds(n-1)＞Cds(n)……(32)。
在基本开关部分是包括串联连接的n个FET(n是2或更大的整数)的转移电路的情况下，Cds(1)大于Cds(2)到Cds(n)中的每一个就足够了，其中Cds(i)是连接在从截止时有效端子的第i个FET(i是大于等于1且小于等于n的整数)的漏极和源极之间的电容器的电容值。更优选地，电容值可以具有由下列表达式(41)表示的关系。还更优选地，电容值可以具有由下列表达式(42)表示的关系。
Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(41)Cds(1)＞Cds(2)＞…＞Cds(n-1)＞Cds(n)……(42)。
如上所述，通过在连接成多级的FET的漏极和源极之间连接具有不同电容值的电容器，可以提供能够处理比常规射频开关电路更高功率的信号的射频开关电路。
在本实施例的射频开关电路200中，级间电位固定电阻器41e-41h、42e-42h、43e-43h、44e-44h具有相等的电阻值。或者，这些级间电位固定电阻器可以具有不同的电阻值，类似于第一实施例中的射频开关电路100。
第三实施例将参照图10到图13介绍根据本发明第三实施例的射频开关电路。在根据本实施例的射频开关电路中，用多栅FET(在本例中为双栅FET)代替第一实施例中连接成多个级的FET。根据本实施例的半导体器件包括集成在半导体衬底上的如图10所示的射频开关电路。
图10是根据本发明第三实施例的射频开关电路的电路图。如图10所示的射频开关电路300包括多栅FET 101a、101b、102a、102b、103a、103b、104a和104b；栅极偏置电阻器121a-121d、122a-122d、123a-123d以及124a-124d；级间电位固定电阻器111a-111c、112a-112c、113a-113c、114a-114c；电容器51-55；第一到第三输入/输出端子1-3以及第一到第四控制端子31-34。在本实施例的元件当中，与第一实施例相同的元件用相同的参考标记表示，并且省略其说明。
如图10所示，在第一基本开关部分中包括连接成两级的多栅FET101a和101b。类似地，在第二基本开关部分中包含多栅FET 102a和102b。在第三基本开关部分中包含多栅FET 103a和103b。在第四基本开关部分中包含多栅FET 104a和104b。第一基本开关部分设置在第一输入/输出端子1和第二输入/输出端子2之间，第二基本开关部分设置在第二输入/输出端子2和第三输入/输出端子3之间。第三基本开关部分设置在第一输入/输出端子1和地之间，第四基本开关部分设置在第三输入/输出端子3和地之间。
与第一实施例中的射频开关电路100相似，第一和第二基本开关部分各用作转移电路。第三和第四基本开关部分各用作分流电路，并且射频开关电路300被构造成为两个转移电路和两个分流电路的组合。
多栅FET 101a、101b、102a、102b、103a、103b、104a和104b各具有两个栅极。第一基本开关部分包括从第一输入/输出端子1一侧的第一栅极偏置电阻器121a、第二栅极偏置电阻器121b、第三栅极偏置电阻器121c和第四栅极偏置电阻器121d。第二基本开关部分包括从第二输入/输出端子2一侧的第一栅极偏置电阻器122a、第二栅极偏置电阻器122b、第三栅极偏置电阻器122c和第四栅极偏置电阻器122d。第三基本开关部分包括从第一输入/输出端子1一侧的第一栅极偏置电阻器123a、第二栅极偏置电阻器123b、第三栅极偏置电阻器123c和第四栅极偏置电阻器123d。第四基本开关部分包括从第三输入/输出端子3一侧的第一栅极偏置电阻器124a、第二栅极偏置电阻器124b、第三栅极偏置电阻器124c和第四栅极偏置电阻器124d。
第一基本开关部分还包括在多栅FET 101a的源极和栅极间台面之间的级间电位固定电阻器111a、在多栅FET 101a和多栅FET 101b之间的级间电位固定电阻器111b、和在多栅FET 101b的源极和栅极间台面之间的级间电位固定电阻器111c。第二基本开关部分还包括在多栅FET 102a的源极和栅极间台面之间的级间电位固定电阻器112a、在多栅FET 102a和多栅FET 102b之间的级间电位固定电阻器112b、和在多栅FET 102b的源极和栅极间台面之间的级间电位固定电阻器112c。第三基本开关部分还包括在多栅FET 103a的源极和栅极间台面之间的级间电位固定电阻器113a、在多栅FET 103a和多栅FET 103b之间的级间电位固定电阻器113b、和在多栅FET 103b的源极和栅极间台面之间的级间电位固定电阻器113c。第四基本开关部分还包括在多栅FET 104a的源极和栅极间台面之间的级间电位固定电阻器114a、在多栅FET 104a和多栅FET 104b之间的级间电位固定电阻器114b、和在多栅FET 104b的源极和栅极间台面之间的级间电位固定电阻器114c。
下文中，将介绍具有上述结构的射频开关电路300的操作。为了从第一输入/输出端子1向第二输入/输出端子2传输信号，将高电压施加于第一控制端子31和第四控制端子34，并将低电压施加于第二控制端子32和第三控制端子33。结果，多栅FET 101a、101b、104a和104b导通，并且多栅FET 102a、102b、103a和103b截止。因此，第一输入/输出端子1和第二输入/输出端子2短路。因此，可以将信号从第一输入/输出端子1传输到第二输入/输出端子2。
相反，为了从第二输入/输出端子2向第三输入/输出端子3传输信号，将高电压施加于第二控制端子32和第三控制端子33，并且将低电压施加于第一控制端子31和第四控制端子34。结果，多栅FET102a、102b、103a和103b导通，并且多栅FET 101a、101b、104a和104b截止。因此，第二输入/输出端子2和第三输入/输出端子3短路。因此，可以将信号从第二输入/输出端子2传输到第三输入/输出端子3。
在射频开关电路300中，与第一实施例的射频开关电路100相似，包含于处于截止状态下的分流电路中的多栅FET用作电容部件。例如，当包括多栅FET 103a和103b的第三基本开关部分处于截止状态时，理论上讲，输入到第一输入/输出端子1的信号的电压幅度被均分成两份，即，用于第三基本开关部分中的FET 103a和103b。通过级间电位固定电阻器113a-113c(在这种情况下，三个电阻器113a-113c具有相等的电阻值)，将多栅FET 103a和103b之间的极间电位以及多栅FET 103a和103b中的每一个的栅极间台面的电位固定到相等的电平。因此，理论上讲，栅极和源极之间的电压的DC电位在第三基本开关部分中的FET之间是相等的。
然而，在射频开关电路300中，与在常规射频开关电路中类似，在所有的级间电位固定电阻器具有相等电阻值的情况下，处于截止状态下的基本开关部分中的多栅FET导致其被输送不同电压幅度并且具有不同的DC电位。具体地说，在最靠近输入信号的输入/输出端子的多栅FET的源极和栅极间台面之间施加的电压幅度是最大的，并且最远离输入信号的输入/输出端子的多栅FET的栅极间台面和漏极之间施加的电压幅度是最小的。在如上所述施加于处于截止状态下的基本开关部分中的多栅FET的电压幅度不同的情况下，当输入功率增加时，由施加了最大电压幅度的多栅FET的源极和栅极间台面提供的FET部分可能导通。此外，当已经处于截止状态的一个这样的FET部分导通时，施加于包括这个FET部分的基本开关部分的电压幅度被其余FET部分分割。因此，其余FET部分按照雪崩方式也导通。当应该处于截止状态的基本开关部分导通时，发生信号泄漏。因此，处于上述状态下的射频开关电路不能用于处理高功率信号。
在射频开关电路300中，包含在每个分流电路中的级间电位固定电阻器被设置成使得较靠近输入信号的输入/输出端子的级间电位固定电阻器具有较小的电阻值。具体地说，例如，考虑到当第三基本开关部分处于截止状态时(即，多栅FET 103a和103b处于截止状态)信号电压施加于第一输入/输出端子1，级间电位固定电阻器113a、113b和113c分别具有3kΩ、5kΩ和8kΩ的电阻值。考虑到当第四基本开关部分处于截止状态时(即，多栅FET 104a和104b处于截止状态)信号电压施加于第三输入/输出端子3，级间电位固定电阻器114a、114b和114c分别具有3kΩ、5kΩ和8kΩ的电阻值。
当将信号电压施加于具有如上所述的级间电位固定电阻器的分流电路时，栅极和源极之间的电压幅度以及DC电位在多栅FET(未示出)之间是相等的。因此，与第一实施例中的射频开关电路100相似，射频开关电路300可以处理比常规射频开关电路更高功率的信号。
包含在每个转移电路中的级间电位固定电阻器被设置成使得比较靠近在转移电路处于截止状态时输入信号电压的输入/输出端子(下文中，这种输入/输出端子将被称为“截止时有效端子”)的级间电位固定电阻器具有较小的电阻值。具体地说，例如，考虑到当第二基本开关部分处于截止状态时(即，多栅FET 102a和102b处于截止状态)信号电压施加于第二输入/输出端子2，级间电位固定电阻器112a、112b和112c分别具有3kΩ、5kΩ和8kΩ的电阻值。考虑到当第一基本开关部分处于截止状态时(即，多栅FET 101a和101b处于截止状态)信号电压施加于第二输入/输出端子2，级间电位固定电阻器111c、111b和111a分别具有3kΩ、5kΩ和8kΩ的电阻值。
图11示出本实施例中的射频开关电路300的插入损耗与输入功率的相关性。图12和13各示出射频开关电路300的谐波失真与输入功率的相关性。当从第一输入/输出端子1到第二输入/输出端子2的路径有效时和当从第二输入/输出端子2到第三输入/输出端子3的路径有效时，这些特性是相同的。相应地，图11到图13所示的结果可以看作是在任一情况下的特性。
在图11中，纵轴表示插入损耗，横轴表示输入功率。如图11所示，在射频开关电路300中，当输入功率的电平低时的插入损耗与常规射频开关电路(大约0.1dB)中的基本相同。然而，插入损耗开始增加的输入功率的电平在射频开关电路300中比在常规射频开关电路中的高大约3dBm。这表示射频开关电路300可以处理具有比常规射频开关电路更高输入电平的信号。
在图12中，纵轴表示二次谐波失真，横轴表示输入功率。如图12所示，在射频开关电路300中，当输入功率的电平低时的二次谐波失真基本上与常规射频开关电路(大约-78dBc)中的相同。然而，二次谐波失真开始增加时的输入功率的电平在射频开关电路300中比在常规射频开关电路中的高大约3dBm。
在图13中，纵轴表示三次谐波失真，横轴表示输入功率。如图13所示，在射频开关电路300中，当输入功率的电平低时的三次谐波失真与常规射频开关电路(大约-74dBc)中的基本相同。然而，三次谐波失真开始增加时的输入功率的电平在射频开关电路300中比在常规射频开关电路中的高大约3dBm。
上述射频开关电路300的级间电位固定电阻器111a-111c、112a-112c、113a-113c和114a-114c的电阻值只是示例性的，并且级间电位固定电阻器还可以具有其它电阻值。
一般情况下，在基本开关部分是包括串联连接的n个多栅FET(n是2或更大的整数)的分流电路的情况下，Rms(1)小于Rms(2)到Rms(n)中的每一个就足够了，其中Rms(i)是连接在从输入/输出端子的第i个多栅FET(i是大于等于1且小于等于n的整数)的源极和栅极间台面之间的电阻器的电阻值。更优选地，电阻值可以具有由下列表达式(51)表示的关系。还更优选地，电阻值可以具有由下列表达式(52)表示的关系。
Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(51)Rms(1)＜Rms(2)＜…＜Rms(n-1)＜Rms(n)……(52)。
在基本开关部分是包括串联连接的n个多栅FET(n是2或更大的整数)的转移电路的情况下，Rms(1)小于Rms(2)到Rms(n)中的每一个就足够了，其中Rms(i)是连接在从截止时有效端子的第i个多栅FET(i是大于等于1且小于等于n的整数)的源极和栅极间台面之间的电阻器的电阻值。更优选地，电阻值可以具有由下列表达式(61)表示的关系。还更优选地，电阻值可以具有由下列表达式(62)表示的关系。
Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(61)Rms(1)＜Rms(2)＜…＜Rms(n-1)＜Rms(n)……(62)。
在本实施例的射频开关电路300中，与第二实施例一样具有不同电容值的电容器可以连接在多栅FET的源极和栅极间台面之间，来代替级间电位固定电阻器。
更加具体而言，在基本开关部分是包括串联连接的n个多栅FET(n是2或更大的整数)的分流电路的情况下，Cms(1)大于Cms(2)到Cms(n)中的每一个就足够了，其中Cms(i)是连接在从输入/输出端子的第i个多栅FET(i是大于等于1且小于等于n的整数)的源极和栅极间台面之间的电容器的电容值。更优选地，电容值可以具有由以下表达式(71)所表示的关系。还更优选地，电容值可以具有由以下表达式(72)所代表的关系。
Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(71)Cms(1)＞Cms(2)＞…＞Cms(n-1)＞Cms(n)……(72)。
在基本开关部分是包括串联连接的n个多栅FET(n是2或更大的整数)的转移电路的情况下，Cms(1)大于Cms(2)到Cms(n)中的每一个就足够了，其中Cms(i)是连接在从截止时有效端子的第i个多栅FET(i是大于等于1且小于等于n的整数)的源极和栅极间台面之间的电容器的电容值。更优选地，电容值可以具有由以下表达式(81)所代表的关系。还更优选地，电容值可以具有由以下表达式(82)所代表的关系。
Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(81)Cms(1)＞Cms(2)＞…＞Cms(n-1)＞Cms(n)……(82)。
图14示出连接成两级的单栅FET的结构。在如图14所示的连接成两级的FET中，将施加用于控制FET为导通或截止的控制电压的栅极插入在流过信号的源极和漏极之间。图15示出多栅FET(本例中为双栅FET)的结构。在图15所示的多栅FET中，将两个栅极201和202插入在信号流过的源极和漏极之间。在这种情况下，第一栅极201和第二栅极202之间的台面将包括第一栅极201的FET部分和包括第二栅极202的FET部分彼此连接在一起。在特性方面，一个这样的多栅FET对应于两个单栅FET。
比较图14和图15，理解到图15所示的多栅FET具有与串联连接的两个单栅FET相同的特性，但是具有比这两个单栅FET小的尺寸。实际上，与使用单栅FET的射频开关电路相比，使用多栅FET的SPDT(单极双闸(Single Pole Double Throw))射频开关电路可以使芯片尺寸减小30％。
如上所述，通过在连接成多级的多栅FET的源极和栅极间台面之间连接具有不同电阻值的电阻器或连接具有不同电容值的电容器，可以提供能够处理比常规射频开关电路更高功率信号的射频开关电路。通过使用多栅FET，与使用单栅FET相比，可以减小芯片尺寸。
在第一到第三实施例中，结合相同类型的射频开关电路，从而任选地在多个输入/输出端子之间切换射频信号的流动。或者，可以组合不同类型的射频开关电路，从而任选地在多个输入/输出端子之间切换射频信号的流动。
根据本发明的射频开关电路具有优于常规射频开关电路的改进的输入/输出功率特性，因此可用于处理高功率信号的各种类型的射频开关电路或者类似装置。
尽管已经详细介绍了本发明，但是前面的说明在所有方面都是示意性的，而不是限制性的。应该理解，在不脱离本发明范围的情况下可以做出许多其他修改和变化。
权利要求
1.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；以及多个电阻器元件，每个电阻器元件的一端连接到所述多个场效应晶体管当中的相应场效应晶体管的漏极上，另一端连接到所述相应场效应晶体管的源极上；其中，在所述多个电阻器当中，连接在一个场效应晶体管的漏极和源极之间的电阻器的电阻值小于连接在其余每一个场效应晶体管的漏极和源极之间的电阻器的电阻值，其中所述一个场效应晶体管是在所述多个场效应晶体管当中连接到所述输入/输出端子的场效应晶体管。
2.根据权利要求1所述的射频开关电路，其中所述基本开关部分包括串联连接的n个场效应晶体管(n是2或更大的整数)；并且满足关系式(1)，其中Rds(i)是连接在从所述输入/输出端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电阻器的电阻值Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(1)。
3.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；以及多个电容器，每个电容器的一端连接到所述多个场效应晶体管当中的相应场效应晶体管的漏极上，另一端连接到所述相应场效应晶体管的源极上；其中，在所述多个电容器当中连接在一个场效应晶体管的漏极和源极之间的电容器的电容值大于连接在其余每一个场效应晶体管的漏极和源极之间的电容器的电容值，其中所述一个场效应晶体管是在所述多个场效应晶体管当中连接到所述输入/输出端子的场效应晶体管。
4.根据权利要求3所述的射频开关电路，其中所述基本开关部分包括串联连接的n个场效应晶体管(n是2或更大的整数)；并且满足关系式(2)，其中Cds(i)是连接在从所述输入/输出端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电容器的电容值Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(2)。
5.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；以及多个电阻器，每个电阻器的一端连接到所述多个场效应晶体管当中的相应场效应晶体管的漏极上，另一端连接到所述相应场效应晶体管的源极上；其中，在所述输入/输出端子当中，当所述基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效端子，在所述多个电阻器当中，连接在一个场效应晶体管的漏极和源极之间的电阻器的电阻值小于连接在其余每一个场效应晶体管的漏极和源极之间的电阻器的电阻值，其中所述一个场效应晶体管是所述多个场效应晶体管当中连接到所述截止时有效端子的场效应晶体管。
6.根据权利要求5所述的射频开关电路，其中所述基本开关部分包括串联连接的n个场效应晶体管(n是2或更大的整数)；并且满足关系式(3)，其中Rds(i)是连接在从所述截止时有效端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电阻器的电阻值Rds(1)＜Rds(2)≤…≤Rds(n-1)≤Rds(n)……(3)。
7.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括串联连接的多个场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；以及多个电容器，每个电容器的一端连接到所述多个场效应晶体管当中的相应场效应晶体管的漏极上，另一端连接到所述相应场效应晶体管的源极上；其中，在所述输入/输出端子当中，当所述基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效端子，在所述多个电容器当中，连接在一个场效应晶体管的漏极和源极之间的电容器的电容器大于连接在其余每一个场效应晶体管的漏极和源极之间的电容器的电容值，其中所述一个场效应晶体管是所述多个场效应晶体管当中连接到所述截止时有效端子的场效应晶体管。
8.根据权利要求7所述的射频开关电路，其中所述基本开关部分包括串联连接的n个场效应晶体管(n是2或更大的整数)；并且满足关系式(4)，其中Cds(i)是连接在从所述截止时有效端子的第i个场效应晶体管(i是大于等于1且小于等于n的整数)的漏极和源极之间的电容器的电容值Cds(1)＞Cds(2)≥…≥Cds(n-1)≥Cds(n)……(4)。
9.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；以及多个电阻器，每个电阻器的一端连接到所述至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到所述至少一个多栅场效应晶体管的多个栅极间台面当中的相应的栅极间台面上；其中，在所述多个电阻器当中，连接到一个栅极间台面上的一个电阻器的电阻值小于连接到其余每一个栅极间台面上的电阻器的电阻值，其中所述一个栅极间台面是所述多个栅极间台面当中位于最靠近所述输入/输出端子的一个栅极间台面。
10.根据权利要求9所述的射频开关电路，其中所述基本开关部分包括所述至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或更大的整数)；并且满足关系式(5)，其中Rms(i)是连接到从所述输入/输出端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电阻器的电阻值Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(5)。
11.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子和地之间；以及多个电容器，每个电容器的一端连接到所述至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到所述至少一个多栅场效应晶体管的多个栅极间台面当中的相应栅极间台面上；其中，在所述多个电容器当中，连接到一个栅极间台面上的一个电容器的电容值大于连接到其余每一个栅极间台面上的电容器的电容值，其中所述一个栅极间台面是所述多个栅极间台面当中位于最靠近所述输入/输出端子的一个栅极间台面。
12.根据权利要求11所述的射频开关电路，其中所述基本开关部分包括所述至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或更大的整数)；并且满足关系式(6)，其中Cms(i)是连接到从所述输入/输出端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电容器的电容值Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(6)。
13.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；以及多个电阻器，每个电阻器的一端连接到所述至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到所述至少一个多栅场效应晶体管的多个栅极间台面当中的相应栅极间台面上；其中，在所述输入/输出端子当中，当所述基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效端子，在所述多个电阻器当中连接到一个栅极间台面上的一个电阻器的电阻值小于连接到其余每一个栅极间台面上的电阻器的电阻值，其中所述一个栅极间台面是所述多个栅极间台面当中位于最靠近所述截止时有效端子的一个栅极间台面。
14.根据权利要求13所述的射频开关电路，其中所述基本开关部分包括所述至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或更大的整数)；并且满足关系式(7)，其中Rms(i)是连接到从所述截止时有效端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电阻器的电阻值Rms(1)＜Rms(2)≤…≤Rms(n-1)≤Rms(n)……(7)。
15.一种用于控制射频信号流动的射频开关电路，包括基本开关部分，其包括至少一个多栅场效应晶体管并设置在用于输入和输出射频信号的输入/输出端子之间；以及多个电容器，每个电容器的一端连接到所述至少一个多栅场效应晶体管当中的相应多栅场效应晶体管的漏极或源极上，另一端连接到所述至少一个多栅场效应晶体管的多个栅极间台面当中的相应栅极间台面上；其中，在所述输入/输出端子当中，当所述基本开关部分处于截止状态时输入信号电压的一个输入/输出端子是截止时有效端子，在所述多个电容器当中连接到一个栅极间台面上的一个电容器的电容值大于连接到其余每一个栅极间台面上的电容器的电容值，其中所述一个栅极间台面是所述多个栅极间台面当中位于最靠近所述截止时有效端子的一个栅极间台面。
16.根据权利要求15所述的射频开关电路，其中所述基本开关部分包括所述至少一个多栅场效应晶体管，每个多栅场效应晶体管包括n个栅极(n是2或更大的整数)；并且满足关系式(8)，其中Cms(i)是连接到从所述截止时有效端子的第i个栅极间台面(i是大于等于1且小于等于n的整数)上的电容器的电容值Cms(1)＞Cms(2)≥…≥Cms(n-1)≥Cms(n)……(8)。
17.一种射频开关电路，包括各自根据权利要求1到16中的任一项所述的相同或不同的射频开关电路的组合，其中射频信号的流动任选地在多个输入/输出端子之间切换。
18.一种半导体器件，包括集成在半导体衬底上的根据权利要求1到17中的任一项所述的射频开关电路。
全文摘要
提供一种具有改进的输入/输出功率特性的射频开关电路。该电路包括基本开关部分，每个基本开关部分包括串联连接的多个FET13a－13d、14a－14d、11a－11d或12a－12d。基本开关部分分别设置在输入/输出端子1和地之间、输入/输出端子3和地之间、输入端子1和2之间、以及输入端子2和3之间。该电路还包括多个电阻器43a－43d、44a－44d、41a－41d、42a－42d，每个电阻器的一端连接到相应FET的漏极上，另一端连接到相应FET的源极上。连接在一个FET的漏极和源极之间的电阻器具有较小的电阻值，其中所述一个FET是包含在处于截止状态下的基本开关部分中的FET当中较靠近输入信号的输入/输出端子的FET。
文档编号H03K17/687GK1870433SQ200610084840
公开日2006年11月29日 申请日期2006年5月23日 优先权日2005年5月23日
发明者宫城雅, 中塚忠良 申请人:松下电器产业株式会社