专利名称：准循环ldpc译码器中的边信息安排方法
技术领域：
本发明涉及一种通信信道编码技术领域，尤指一种准循环LDPC译码器中的边信息安排方法。
背景技术：
数据在存储以及传输过程中会引发各种差错，而这些差错的存在大大限制了信息传输速率和传输质量，为了解决该问题，通常采用信道编码的方法，由于LDPC码具有低ERROR FLOOR和并行译码性在现代科技发展中受到极大的重视。对于短码块，A.J.Blanksby和C.J.Howland在“A 690-mw 1-gb/s 1024-b，rate-1/2 low_density parity_check codedecoder”，IEEE J.Solid-state Circuits，vol.37，pp.404-412，Mar.2002.中设计了一个完全并行译码实现方案，但当码块很大时，变量节点和校验节点间的复杂性使得完全并行译码几乎不可行。
zhongfeng Wang，Yanni Chen和Keshab K.Parhi在“Area efficientdecoding of Quasi_Cyclic Low density parity check”，Acoustics，Speech andSignal Processing，Vol.，5，May2004中的设计，以及G..Al-Rawi和J.Cioffi两人在“A highly efficient domain_programmable parallel architecture forLDPC decoding”，in Proc.ITCC，2001，pp569-577中的设计是通过把存储器分成一些小的部分来进行并行译码，其缺点是处理器芯片面积变大。
MustafaEroz，Feng-Wen Sun和Lin-Nan Lee在“An innovativeLow_Density Parity_Check Code Design with Near-shannon_Limitperformance and simple implementation”，IEEE Trans.Communications，Vol.54，No.1，Jan 2006中的设计提出了具有结构读写特点即可完全并行译码的码设计，但目前对LDPC码的译码仍是部分并行译码，即在ZhigangCao Jingyu Kang和Pingyi Fan..，在“An FPGA implementation ofstructured irregular LDPC Decoder”，2005IEEE international Symposium onMicrowave，Antenna，Propagation and EMC Technologies for WirlessCommunication Proceedings中的设计就是此例。
发明内容
本发明的目的是提供一种准循环LDPC译码器中的边信息安排方法，其可以解决上述的不足，使得在减少存储器和处理芯片的尺寸的同时实现完全并行译码。
为了实现上述目的，本发明的技术解决方案是一种准循环LDPC译码器中的边信息安排方法，该方法包括以下步骤(1)首先将变量节点和校验节点分别分成nb和mb个组，其中一个变量节点组由准循环LDPC的校验矩阵中一个列块所对应的的变量节点组成，同理，一个校验节点组由准循环LDPC的校验矩阵中一个行块所对应的校验节点组成，每组皆含L个元素，L是准循环LDPC的放大因子。
(2)其次将一个变量节点组中某一变量节点的邻点位置放在一起形成行向量或列向量，则与之在同一列块的变量节点的相应向量放在与该向量平行的位置，其分量之值由该向量的分量和式子[al/L]*L+(amodL+(I-1))modL给出，I-1为该变量与第一变量标号之差，[al/L]是对al/L取整。
所述的准循环LDPC译码器中的边信息安排方法，其中上述步骤(2)还可用另一放法把一校验节点组的某一校验节点的邻点的位置放在一起形成行向量或列向量，则把与之在同一列块的校验节点的相应向量放在与该向量平行的位置，其分量之值由该向量的分量和式子[al/L]*L+(amodL+(I-1))modL给出，I-1为该变量与第一变量标号之差，[al/L]是对al/L取整。
所述的准循环LDPC译码器中的边信息安排方法，其中上述变量节点分组是依校验矩阵中列块来分组的，校验节点分组是依校验矩阵中行块来分组的。
所述的准循环LDPC译码器中的边信息安排方法，其中上述步骤(2)中的同一块对应的节点相关分量是根据式子[al/L]*L+(amodL+(I-1))modL给出的，I-1为该变量与第一变量标号之差，[al/L]是对al/L取整。
所述的准循环LDPC译码器中的边信息安排方法，其中方案的变量节点组个数n1＜＝nb，校验节点组个数n2＜＝mb。
所述的准循环LDPC译码器中的边信息安排方法，其中所述的边信息按所提方案的方式存储在RAM中，校验节点组中第一个节点在W中的位置存储在ROM中。
采用上述方案后，本发明通过对变量节点和校验节点的分组和相关边信息安排，解决了对存储器译码的复杂性，使用此方案减少了存储器和处理器的尺寸大小及译码实现的复杂度，并能大大提高译码速度，应用本发明，通过仿真测试结果可知，此方案是可行的，本发明应用简单。
具体实施例方式
本发明给出了一种准循环LDPC译码器中的边信息安排方法，该方法将准循环LDPC的校验矩阵中一个列块所对应的变量节点和准循环LDPC的校验矩阵中一个行块所对应的校验节点分别分在一个变量节点组和一个校验节点组，每组含L个元素，L是准循环LDPC的放大因子，若准循环LDPC的基矩阵是mb*nb阵，则变量节点可分为nb组，校验节点可分为mb组；将一个变量组中的某个变量节点邻点位置放在一起形成行向量或列向量，与之在同一列块的其它变量节点的相应向量放在与该向量平行的位置，其放法是各分量之值由第一向量的分量和式子[al/L]*L+(amodL+(I-1))modL给出，[al/L]表示对al/L取整，I-1为该变量与第一变量标号之差，a mod L表示a关于L求模；另一放法是把一校验节点组中的一个校验节点的邻点的位置放在一起形成行向量或列向量，与之在同一列块的校验节点的相应向量放在与该向量平行的位置，分量值与第一向量的关系同变量节点情形。
上述变量节点的邻点是指该变量节点所在列中的非“0”元素所在的行号的集合。
上述校验节点的邻点是指该变量节点所在行中的非“0”元素所在的列号的集合。
下面通过公式对边信息的安排做一个解释设第k个校验节点集合中的第一个节点的邻点是a1，a2，L，adc*，有准循环LDPC码的特点知该集合中的第i个的邻点是
准循环LDPC的校验阵中循环阵是L*L，L又称为放大因子。
边信息安排如下W=V0LVL-1VLLV2L-1MMMV(nb-1)LLVnbL-1---(2).]]>Vi是由第i个变量节点的邻点构成的列向量，[VkLVkL+1VkL+2L VkL+L-1]对应分块阵H的第k列块，VkL是该列块中的第一个变量节点的邻点组成的列向量，而VkL+i的分量则由VkL之相应分量和(3)式 给出。
下面再结合具体实施例，对本发明再做进一步的详细说明。
设QC-LDPC马的校验矩阵如下 (1)由上述方法有V0=1235,V1=(1+1)mod3(2+1)mod33+(3mod3+1)mod33+(5mod3+1)mod3=2043,V2=(1+2)mod3(2+2)mod33+(3mod3+2)mod33+(5mod3+2)mod3=0154,.]]>
其中a modb表示a关于b取模。上述节点在存储器中的摆放所对应的矩阵设为WW=V0V1V2V3V4V5.]]>(2)确定校验节点集合中节点在W中的位置在本例中，校验节点集c-groups和变量节点集v-groups各有2个，其中c_groups
＝{c0，c1，c2}，c_groups[1]＝{c3，c4，c5}.c0的邻点集是{1，2，3，5}，c1的邻点集是{0，2，3，4}，i是第i个变量节点.
由(1)和(2)可知，c0和c1的按次序对应邻点在W相同行上，c1邻点所在的列＝(c0邻点的列+1)mod L，因而只需保存该集合中的第一个邻点的位置，同时也说明所提方案具有结构读写特性。
这里说明如何确定校验节点组中的第一个点的邻点在W中的位置。如第二个校验节点集中的c3，它的第一个邻点是v0，由于它在H中第0列块中第0列，故它位于W中的v0，v0中元素为3的行是2，故该邻点在W中的位置为(2，0)，其中3是c3的标号，再如它的第二个邻点为v1，位于H中第0列块中第1列，故它位于W中的第1列和第0行块，即V1，V1中元素为3的行是3，故该邻点在W中的位置为(3，1)，其余类似。
以上所述确定校验节点集合中节点在W中的位置方法属于本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
权利要求
1.一种准循环LDPC译码器中的边信息安排方法，其特征在于该方法包括以下步骤(1)首先将变量节点和校验节点分别分成nb和mb个组，其中一个变量节点组由准循环LDPC的校验矩阵中一个列块所对应的的变量节点组成，同理，一个校验节点组由准循环LDPC的校验矩阵中一个行块所对应的校验节点组成，每组皆含L个元素，L是准循环LDPC的放大因子。(2)其次将一个变量节点组中某一变量节点的邻点位置放在一起形成行向量或列向量，则与之在同一列块的变量节点的相应向量放在与该向量平行的位置，其分量之值由该向量的分量和式子[al/L]*L+(amodL+(I-1))modL给出，I-1为该变量与第一变量标号之差，[al/L]是对al/L取整。
2.如权利要求1所述的准循环LDPC译码器中的边信息安排方法，其特征在于上述步骤(2)还可用另一放法把一校验节点组的某一校验节点的邻点的位置放在一起形成行向量或列向量，则把与之在同一列块的校验节点的相应向量放在与该向量平行的位置，其分量之值由该向量的分量和式子[al/L]*L+(a modL+(I-1))modL给出，I-1为该变量与第一变量标号之差，[al/L]是对al/L取整。
3.如权利要求1所述的准循环LDPC译码器中的边信息安排方法，其特征在于上述变量节点分组是依校验矩阵中列块来分组的，校验节点分组是依校验矩阵中行块来分组的。
4.如权利要求1所述的准循环LDPC译码器中的边信息安排方法，其特征在于上述步骤(2)中的同一块对应的节点相关分量是根据式子[al/L]*L+(a modL+(I-1))modL给出的，I-1为该变量与第一变量标号之差，[al/L]是对al/L取整。
5.如权利要求1所述的准循环LDPC译码器中的边信息安排方法，其特征在于方案的变量节点组个数n1＜＝nb，校验节点组个数n2＜＝mb。
6.如权利要求1所述的准循环LDPC译码器中的边信息安排方法，其特征在于所述的边信息按所提方案的方式存储在RAM中，校验节点组中第一个节点在W中的位置存储在ROM中。
全文摘要
一种准循环LDPC译码器中的边信息安排方法，其将变量节点和校验节点分别分成nb和mb个组，其中一个变量节点组由准循环LDPC的校验矩阵中一个列块所对应的的变量节点组成，一个校验节点组由准循环LDPC的校验矩阵中一个行块所对应的校验节点组成，每组皆含L个元素，L是准循环LDPC的放大因子；将一个变量组中的某个变量节点邻点位置放在一起形成行向量或列向量，与之在同一列块的其它变量节点的相应向量放在与该向量平行的位置，其放法是各分量之值由第一向量的分量和式子[al/L]＊L+(a modL+(I－1))modL给出，借之减少了存储器和处理器的尺寸大小及结构性的读写完全并行译码，从而提高译码速度。
文档编号H03M13/00GK1897511SQ20061008693
公开日2007年1月17日 申请日期2006年6月19日 优先权日2006年6月19日
发明者胡家义, 王文博 申请人:北京邮电大学