专利名称：延迟电路的制作方法
技术领域：
本发明有关于一种延迟电路，特别是有关于一种分别延迟输入信号的上
升沿(rising edge)和下降沿(falling edge)的延迟电路。
背景技术：
图1显示传统延迟电路100的示意图。延迟电路100包括延迟反相器 101、 102和103以及延迟反相电路110。延迟反相电路110是由P型金属氧 化物半导体晶体管(Positive-channel Metal Oxide Semiconductor Transistor, PMOS Transistor) 111 、N型金属氧化物半导体晶体管(Negative-channel Metal Oxide Semiconductor Transistor, NMOS Transistor)晶体管112和缓冲器104 所组成。另外，PMOS晶体管111和NMOS晶体管112组成互补金属氧化物 半导体(Complementary Metal-Oxide Semiconductor, CMOS)反相器。
延迟电路100是通过PMOS晶体管充电能力和NMOS晶体管放电能力 (也就是P/N Ration)来调整信号上升和下降的速度和所延迟的时间，然而 延迟电路IOO并无法分别调整信号上升沿和下降沿的延迟时间。有鉴于此， 本发明主要是解决如何分别调整信号上升沿和下降沿的延迟时间。
发明内容
有鉴于此，本发明提供一种延迟电路分别调整输入信号的上升沿(rising edge)和下降沿(fallingedge)的延迟时间，延迟电路包括第一延迟线、第二延 迟线、控制电路、第一逻辑电路以及第二逻辑电路。第一延迟线接收第一输 入信号并延迟第一输入信号第一延迟时间以输出第一延迟输出信号。第二延 迟线接收第一输入信号并延迟第一输入信号第二延迟时间以输出第二延迟 输出信号。控制电路接收第一输入信号以输出控制信号。第一逻辑电路接收 第一延迟输出信号并根据控制信号和第一输入信号输出第一输出信号。第二 逻辑电路接收第二延迟输出信号并根据控制信号和第一输入信号输出第二
输出信号。其中第一逻辑电路和第二逻辑电路不会同时输出第一输出信号和 第二输出信号。
如上所述的延迟电路，其中当上述第一输入信号为低电位时，上述第一 逻辑电路根据上述控制信号导通以输出上述第一输出信号，当上述第一输入 信号为高电位时，上述第二逻辑电路根据上述控制信号导通以输出上述第二 输出信号。
如上所述的延迟电路，其中上述第一延迟时间和上述第二延迟时间的长 度不同。
如上所述的延迟电路，其中还包括反相电路，反相上述输入信号以产 生上述第一输入信号；第一反相电路，反相上述第一输出信号或上述第二输
出信号以输出反相输出信号；以及第二反相电路，反相上述反相输出信号以
输出输出信号。
如上所述的延迟电路，其中上述控制电路为第三反相电路。
如上所述的延迟电路，其中上述第一逻辑电路为第一反相器，当上述第 一输入信号为低电位时，上述第一反相器反相上述第一延迟输出信号以输出 上述第一输出信号。
如上所述的延迟电路，其中上述第二逻辑电路为第二反相器，当上述第 一输入信号为高电位时，上述第二反相器反相上述第二延迟输出信号以输出 上述第二输出信号。
本发明还提供一种延迟电路分别调整输入信号的上升沿和下降沿的延 迟时间，延迟电路包括反相电路、第一延迟线、第二延迟线、控制电路、第 一逻辑电路、第二逻辑电路、第一反相电路以及第二反相电路。反相电路反 相输入信号以产生第一输入信号。第一延迟线接收第一输入信号并延迟第一 输入信号第一延迟时间以输出第一延迟输出信号。第二延迟线接收第一输入 信号并延迟第一输入信号第二延迟时间以输出第二延迟输出信号。控制电路 接收第一输入信号以输出控制信号。第一逻辑电路接收第一延迟输出信号并 根据控制信号和第一输入信号输出第一输出信号。第二逻辑电路接收第二延 迟输出信号并根据控制信号和第一输入信号输出第二输出信号。第一反相电 路反相第一输出信号或第二输出信号以输出反相输出信号。第二反相电路反 相该反相输出信号以输出一输出信号。其中第一逻辑电路和第二逻辑电路不会同时输出第一输出信号和第二输出信号，第一延迟时间和第二延迟时间的 长度不同。
如上所述的延迟电路，其中当上述第一输入信号为低电位时，上述第一 逻辑电路根据上述控制信号导通以输出上述第一输出信号，当上述第一输入 信号为高电位时，上述第二逻辑电路根据上述控制信号导通以输出上述第二 输出信号。
如上所述的延迟电路，其中上述控制电路为第三反相电路。
如上所述的延迟电路，其中上述第一逻辑电路为第一反相器，当上述第 一输入信号为低电位时，上述第一反相器反相上述第一延迟输出信号以输出 上述第一输出信号。
如上所述的延迟电路，其中上述第二逻辑电路为第二反相器，当上述第 一输入信号为高电位时，上述第二反相器反相上述第二延迟输出信号以输出 上述第二输出信号。
本发明能够分别调整信号上升沿和下降沿的延迟时间。
图1显示传统延迟电路的示意图2显示根据本发明实施例的延迟电路的示意图；以及
图3显示根据本发明另一实施例的输入信号和输出信号的示意图。
其中，附图标记说明如下-
100、 200 延迟电路
101、 102、 103 延迟反相器 110 延迟反相电路 104 缓冲器 111 PMOS晶体管 112 NM0S晶体管 Vcc 电压源 205 反相电路 215 控制电路 221 第一延迟线222 第二延迟线
241 第一逻辑电路
242 第二逻辑电路
261 第一反相电路
262 第二反相电路
Ctn 控制信号
SrN 输入信号
Sout 瑜出信号
S2(h 第一输入信号
S2U 第一延迟输出信号
S222 第二延迟输出信号
S25i 第一输出信号
S252 第二输出信号
S26, 反相输出信号
Tf 第一延迟时间
t 第二延迟时间
1\、 丁2 延迟时间
具体实施例方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举 出优选实施例，并配合所附附图，作详细说明如下
图2显示根据本发明实施例的延迟电路200的示意图，延迟电路200可 分别调整输入信号S2()1的上升沿和下降沿的延迟时间，延迟电路200包括反 相电路205、第一延迟线221、第二延迟线222、控制电路215、第一逻辑电 路241、第二逻辑电路242、第一反相电路261、第二反相电路262。
反相电路205反相输入信号SjN以产生第一输入信号S2()1，第一延迟线 221接收第一输入信号S加并延迟第一输入信号S加第一延迟时间Tf以输出 第一延迟输出信号S2U，第二延迟线222接收第一输入信号S2()1并延迟第一 输入信号S加第二延迟时间Tr以输出第二延迟输出信号S222，控制电路215 接收第一输入信号S加以输出控制信号Ctrl，第一逻辑电路241接收第一延
迟输出信号S211，并根据控制信号和第一输入信号S2(H输出第一输出信号S251，第二逻辑电路242接收第二延迟输出信号S222，并根据控制信号Cw和 第一输入信号S2(h输出第二输出信号S252，第一反相电路261反相第一输出 信号S^或第二输出信号S252以输出反相输出信号S261，第二反相电路262 反相该反相输出信号S261以输出输出信号SoUT。
第一逻辑电路241和第二逻辑电路242不会同时输出第一输出信号S251 和第二输出信号S252，并且第一延迟时间Tf和第二延迟时间l的长度不同。 当第一输入信号S2Q1为低电位(逻辑为O)时，也就是输入信号SxN为高电位时， 第一逻辑电路241根据控制信号Qn和第一输入信号S2()1导通以输出第一输 出信号Sw，当第一输入信号Sw为高电位(逻辑为l)时，也就是输入信号 SrN为低电位时，第二逻辑电路242根据控制信号Ctrl和第一输入信号S2Q1导 通以输出第二输出信号S252。因此延迟电路200可以分别调整信号上升沿和 下降沿的延迟时间。根据本发明另一实施例，控制电路215为反相电路。根 据本发明另一实施例，第一逻辑电路241为第一反相器，当第一输入信号S， 为低电位(逻辑为O)时，第一反相器241反相第一延迟输出信号S211以输出 第一输出信号S251，第二逻辑电路242为第二反相器，当第一输入信号S201
为高电位(逻辑为l)时，第二反相器242反相第二延迟输出信号S222以输出
第二输出信号S252。
因此，当第一输入信号S2(n具有上升沿(输入信号S!n具有下降沿)时，输
入信号S^会通过第二逻辑电路242以输出第二输出信号S252，进而在输出
端输出输出信号S0UT。当第一输入信号S2(h具有下降沿(输入信号Sjn具有上
升沿)时，输入信号S!n会通过第一逻辑电路241以输出第一输出信号S251，
进而在输出端输出输出信号Sc)UT。当输入信号S!n同时具有上升沿和下降沿
时，信号会分别从第一逻辑电路241或第二逻辑电路242输出第一输出信号
S^和第二输出信号S252。
图3显示根据本发明另一实施例的输入信号和输出信号的示意图。从图
3得知，输入信号Sin和输出信号S。ut的上升沿的时间差为延迟时间T,，(延 迟时间Ti对应于延迟时间Tf)，输入信号Sin和输出信号S。ut的下降沿的时间 差为延迟时间T2，(延迟时间T2对应于延迟时间Tr)。延迟电路200可以通过
调整第一延迟线221和第二延迟线222的延迟时间长度l和Tf来分别调整 延迟输入信号Sin的上升沿和下降沿以输出输出信号S。ut。
本发明虽以优选实施例公开如上，然其并非用以限制本发明的范围，本 领域技术人员在不脱离本发明的精神和范围内，当可做些许的变更与修饰， 因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
权利要求
1.一种延迟电路，用以分别调整输入信号的上升沿和下降沿的延迟时间，包括第一延迟线，接收第一输入信号并延迟上述第一输入信号第一延迟时间以输出第一延迟输出信号；第二延迟线，接收上述第一输入信号并延迟上述第一输入信号第二延迟时间以输出第二延迟输出信号；控制电路，根据上述第一输入信号以输出控制信号；第一逻辑电路，接收上述第一延迟输出信号，根据上述控制信号输出第一输出信号；以及第二逻辑电路，接收上述第二延迟输出信号，根据上述控制信号输出第二输出信号，其中上述第一逻辑电路和上述第二逻辑电路不会同时输出上述第一输出信号和上述第二输出信号。
2. 如权利要求1所述的延迟电路，其中当上述第一输入信号为低电位 时，上述第一逻辑电路根据上述控制信号导通以输出上述第一输出信号，当 上述第一输入信号为高电位时，上述第二逻辑电路根据上述控制信号导通以 输出上述第二输出信号。
3. 如权利要求1所述的延迟电路，其中上述第一延迟时间和上述第二延 迟时间的长度不同。
4. 如权利要求1所述的延迟电路，还包括 反相电路，反相上述输入信号以产生上述第一输入信号； 第一反相电路，反相上述第一输出信号或上述第二输出信号以输出反相输出信号；以及第二反相电路，反相上述反相输出信号以输出输出信号。
5. 如权利要求1所述的延迟电路，其中上述控制电路为第三反相电路。
6. 如权利要求1所述的延迟电路，其中上述第一逻辑电路为第一反相 器，当上述第一输入信号为低电位时，上述第一反相器反相上述第一延迟输 出信号以输出上述第一输出信号。
7. 如权利要求1所述的延迟电路，其中上述第二逻辑电路为第二反相 器，当上述第一输入信号为高电位时，上述第二反相器反相上述第二延迟输 出信号以输出上述第二输出信号。
8. —种延迟电路，用以分别调整输入信号的上升沿和下降沿的延迟时间，包括反相电路，反相上述输入信号以产生第一输入信号；第一延迟线，接收上述第一输入信号并延迟上述第一输入信号第一延迟时间以输出第一延迟输出信号；第二延迟线，接收上述第一输入信号并延迟上述第一输入信号第二延迟 时间以输出第二延迟输出信号；控制电路，根据上述第一输入信号以输出控制信号；第一逻辑电路，接收上述第一延迟输出信号，根据上述控制信号输出第 一输出信号；第二逻辑电路，接收上述第二延迟输出信号，根据上述控制信号输出第 二输出信号，第一反相电路，反相上述第一输出信号或上述第二输出信号以输出反相输出信号；以及第二反相电路，反相上述反相输出信号以输出输出信号， 其中上述第一逻辑电路和上述第二逻辑电路不会同时输出上述第一输出信号和上述第二输出信号，上述第一延迟时间和上述第二延迟时间的延迟长度不同。
9. 如权利要求8所述的延迟电路，其中当上述第一输入信号为低电位 时，上述第一逻辑电路根据上述控制信号导通以输出上述第一输出信号，当 上述第一输入信号为高电位时，上述第二逻辑电路根据上述控制信号导通以 输出上述第二输出信号。
10. 如权利要求8所述的延迟电路，其中上述控制电路为第三反相电路。
11. 如权利要求8所述的延迟电路，其中上述第一逻辑电路为第一反相 器，当上述第一输入信号为低电位时，上述第一反相器反相上述第一延迟输 出信号以输出上述第一输出信号。
12. 如权利要求8所述的延迟电路，其中上述第二逻辑电路为第二反相 器，当上述第一输入信号为高电位时，上述第二反相器反相上述第二延迟输 出信号以输出上述第二输出信号。
全文摘要
一种延迟电路，分别延迟输入信号的上升沿和下降沿，延迟电路包括第一和第二延迟线、控制电路以及第一和第二逻辑电路。第一延迟线接收第一输入信号并延迟第一输入信号第一延迟时间以输出第一延迟输出信号。第二延迟线接收第一输入信号并延迟第一输入信号第二延迟时间以输出第二延迟输出信号。控制电路接收第一输入信号以输出控制信号。第一逻辑电路接收第一延迟输出信号并根据控制信号输出第一输出信号。第二逻辑电路接收第二延迟输出信号并根据控制信号输出第二输出信号。第一和第二延迟时间的长度不同。本发明能够分别调整输入信号的上升沿和下降沿的延迟时间。
文档编号H03K5/13GK101345518SQ20071013600
公开日2009年1月14日 申请日期2007年7月10日 优先权日2007年7月10日
发明者郑文昌 申请人:南亚科技股份有限公司