电荷畴滤波器电路的制作方法

专利名称：电荷畴滤波器电路的制作方法
技术领域：
本发明涉及电荷畴滤波器电路。
背景技术：
互补金属氧化物半导体(CMOS)工艺的小型化具有的缺点在于，使用 已知电珞忮术实现RF电路以降低供电电压的方式由于存在小电压容差而 降低了信号幅度的动态范围。另一方面，由于小型化提高了晶体管的截止 频率，所以适于例如必须以精确定时执行的高速开关的^Mt。另一个优点 是，由于高精度执行平版印刷，所以可以准确地指定电容器的电容比。
数字RF技术是消除CMOS工艺的小型化对RF电路造成的缺点并 且将它们转换成优点的技术。其中将数字RF技术用于接收器的离散时间 接收器(DTR)中的主要电路是电荷畴滤波器。电荷畴滤波器包含在指定周 期积聚和释放电荷的电容器。在电荷畴滤波器电路中，滤波器只由跨导器 和开关配置而成，所以能够直接对千兆赫频带的RF信号进行采样和滤波。
已经提出电荷畴滤波器的滤波器特征可通过改变滤波器的时钟信号 的频率和波形来进行重新配置(参考R. Bagheri等人的"An 800 MHz to 5 GHz Software-Defined Radio Receiver in 90 nm CMOS" ， IEEE Int. Solid State Circuits Conf. Dig. Tech. Papers, Feb. 2006, pp.480國481)。图20是示 出由Bagheri等人提出的、具有可重新配置滤波器特征的已知电荷畴滤波 器电路的说明性图例。图21是示出输入到图20中的电荷畴滤波器电路 10的时钟信号的波形的说明性图例。图21中示出的时钟信号被分别输入 到图20中的电荷畴滤波器电路10中示出的各个开关。每个开关在对应时钟信号(由开关旁边的字符指示)为高时闭合。
图20中示出的电荷畴滤波器电路10是能够将其抽取率切换到2和3 的sine滤波器。图20中示出的电荷畴滤波器电路10进行操作，使得当 输入图21B中示出的时钟信号时抽取率为2，并且当输入图21C中示出 的时钟信号时抽取率为3。因而，电荷畴滤波器电路10具有可重新配置 的滤波器特征。
下面说明电荷畴滤波器电路IO的操作。电荷畴滤波器电路IO中的四 个电容器按时间顺序累积和释放电荷。以电容器Q为例，当时钟信号A, r为高时，电容器d的两个端子被短路并且电荷被复位。当时钟信号^ 为高时，电荷从输入端累积。当时钟信号Ki为高时，电荷被从电容器d 释放到输出端。
在抽取率为2的情况下，重复电容器d和C2的电荷由时钟信号K4
和K2同时释放的^Mt,并且电容器Q和C4的电荷由时钟信号K3和Kt
同时释放。因此，如图21B所示，时钟信号Id到K4变成简单矩形波的 重复。
相对比地，在抽取率为3的情况下，当时钟信号甲i为高时，电容器
C2、 Q和C4的电荷被时钟信号K2、 K3和K4同时释放。当时钟信号平4 为高时，电容器d、 C2和C3的电荷被时钟信号K" K2和K3同时释放。 当时钟信号平3为高时，电容器Q、 C2和C4的电荷被时钟信号Kp K2和 K4同时释放。当时钟信号平2为高时，电容器d、 Cs和C4的电荷被时钟
信号Id、 K3和K4同时釋，放。因此，如图21C所示，时钟信号K4到K4
变成具有长周期的不规则矩形波的重复。

发明内容
图21A到21C中示出的、输入到电荷畴滤波器电路10的时钟信号具 有与图21B和21C中的信号完全不同的波形。尤其是，图21C中的时钟 信号具有较长周期。因此,为了生成这种时钟信号，需要只读存储器(ROM) 或例如多级段移位寄存器等等的逻辑电路。例如，在以大约千兆赫的高速 操作时钟信号的情况下，逻辑电路中耗用的电流量的增加导致所耗用的电 能量的增加。此外，如果时钟信号的周期较长，则信号中包含低频镨，其 往往导致时钟信号频谱被混入电荷畴滤波器的通带，使得当在接收器中使 用电荷畴滤波器电路时妨碍接收的问题。本发明解决了这些问题，并且提供了新型和改进的、具有可重新配置 的滤波器特征并且能够低功耗操作的电荷畴滤波器电路。
为了解决上述问题，根据本发明的实施例，提供了包含第一信号输出 部分、至少一个第二信号输出部分、第三信号输出部分和加法器部分的电 荷畴滤波器电路。第一信号输出部分包含对信号进行采样的采样电容器， 并且输出按指定时间间隔采样的第 一信号。每个第二信号输出部分包含对 信号进行采样的采样电容器，并且输出在第一信号被采样之后经过指定时
间间隔的n倍的延迟后采样的第二信号，n是正整数，所述第二信号的采 样被相继执行。第三信号输出部分包含对信号进行采样的采样电容器，并 且输出第三信号，所述第三信号是在所述至少一个第二信号输出部分中进 行时间上最后的采样的第二信号输出部分所釆样的第二信号的采样之后 经过所述指定时间间隔的n倍的延迟之后被采样的。加法器部分将第一信 号、第二信号和第三信号加在一起并且输出结果。第一信号输出部分中包 含的采样电容器与所述至少一个第二信号输出部分的每个中包含的釆样 电容器的电容比是连续改变的或离散改变的。
根据这个配置，第一信号输出部分包含对信号进行釆样的采样电容 器，并且输出按指定时间间隔采样的第一信号。每个第二信号输出部分包 含对信号进行采样的采样电容器，并且输出在第一信号被采样之后经过指 定时间间隔的n倍的延迟后采样的第二信号，n是正整数。第二信号的采 样被相继执行。第三信号输出部分包含对信号进行采样的釆样电容器，并 且输出第三信号，所述第三信号是在所述至少一个第二信号输出部分中进 行时间上最后的采样的第二信号输出部分所采样的第二信号的采样之后 经过指定时间间隔的n倍的延迟后采样的。加法器部分将第一信号、第二 信号和第三信号加在一起并且输出结果。第一信号输出部分中包含的采样 电容器与所述至少一个第二信号输出部分的每个中包含的采样电容器的
电容比是连续改变的或离散改变的。不管是连续的还是离散的，改变各信 号输出部分中采样电容器的电容比使得能够提供可低功耗操作并且滤波 器特征可以连续改变或离散改变的电荷畴滤波器电路。
电荷畴滤波器电路中的第二信号输出部分的数目可以为一，并且第一 信号输出部分中的釆样电容器和第三信号输出部分中的采样电容器可以 具有相同电容。这使得能够提供新型和改进的、通过将三个信号加在一起 来改变滤波器特征的电荷畴滤波器电路。
第一信号输出部分中包含的采样电容器与第二信号输出部分中包含的采样电容器的电容比可以在1:0到l:2的范围内连续改变或离散改变。
第一信号输出部分中包含的采样电容器的电容可以是固定的，并且第 一信号输出部分中包含的采样电容器与第二信号输出部分中包含的采样 电容器的电容比可以是连续改变的或离散改变的，其中通过连续或离散地 改变第二信号输出部分中包含的采样电容器的电容进行所述连续改变或
离散改变。
通过改变n的值来改变频率特征中凹口的位置。
第二信号输出部分的数目可以为一。第一信号输出部分的采样和第三 信号输出部分的采样可以同相，并且第二信号输出部分的采样可以反相。 第一信号输出部分中包含的采样电容器和第三信号输出部分中包含的采 样电容器可以具有相同电容。这使得能够提供新型和改进的、通过将其中 一个为反相的三个信号加在一起来改变滤波器特征的电荷畴滤波器电路。
第一信号输出部分中包含的采样电容器与第二信号输出部分中包含 的采样电容器的电容比可以在1:0到l:2的范围内连续改变或离散改变。
第一信号输出部分中包含的采样电容器的电容可以是固定的，并且第 一信号输出部分中包含的采样电容器与第二信号输出部分中包含的采样 电容器的电容比可以是连续改变的或离散改变的，其中通过连续或离散地 改变第二信号输出部分中包含的采样电容器的电容进行所述连续改变或 离散改变。
通过改变n的值来改变频率特征中凹口的位置。
电荷畴滤波器电路中的第二信号输出部分的数目可以为二，并且第二 信号输出部分中的两个采样电容器可以具有相同电容。第一信号输出部分 中的采样电容器和第三信号输出部分中的采样电容器可以具有相同电容。 这使得能够提供新型和改进的、通过将4个信号加在一起来改变滤波器特 征的电荷畴滤波器电路。
第二信号输出部分的数目可以为二。第一信号输出部分的采样和第三 信号输出部分的采样可以同相，并且第二信号输出部分的采样可以反相。 第一信号输出部分中包含的采样电容器和第三信号输出部分中包含的采 样电容器可以具有相同电容。这使得能够提供新型和改进的、通过将其中 两个为反相的4个信号加在一起来改变滤波器特征的电荷畴滤波器电路。
根据上述本发明的实施例，可以提供新型和改进的电荷畴滤波器电 路，其能够低功耗操作，并且可以重新配置频率特征。


图1是示出根据本发明第 一实施例的电荷畴滤波器电路100的结构的 说明性图例；
图2是示出在图l所示的电荷畴滤波器电路100中只闭合开关S3的 情况下的归 一化频率特征的说明性图例；
图3是示出在电荷畴滤波器电路100中的归一化频率特征中的凹口的 位置变^t的i兌明性图例；
图4是示出在根据本发明第一实施例的电荷畴滤波器电路100被实现 成实际电路的情况下电路的例子的说明性图例；
图5是示出输入到图4所示的根据本发明第一实施例的电荷畴滤波器 电路IOO的时钟信号的波形的说明性图例；
图6是示出选##:输入到图4所示的根据本发明第一实施例的电荷畴 滤波器电路100的时钟信号的电路的说明性图例；
图7是示出根据本发明第二实施例的电荷畴滤波器电路200的结构的 说明性图例；
图8是示出图7所示电荷畴滤波器电路200的归一化频率特征的例子 的i兌明，性图例；
图9是示出图7所示电荷畴滤波器电路200的归一化频率特征的另一 个例子的i兌明性图例；
图10是示出在根据本发明第二实施例的电荷畴滤波器电路200被实 现成实际电路的情况下电路的例子的说明性图例；
图ll是示出输入到图IO所示的根据本发明第二实施例的电荷畴滤波 器电路200的时钟信号的波形的说明性图例；
图12是示出根据本发明第二实施例的电荷畴滤波器电路200的归一 化频率特征的说明性图例；
图13是示出根据本发明第三实施例的电荷畴滤波器电路300的结构 的{兌明，性图例；
图14是示出图13所示的电荷畴滤波器电路300的归一化频率特征的 例子的说明性图例；图15是示出图13所示的电荷畴滤波器电路300的归一化频率特征的 另 一个例子的iJL明性图例；
图16是示出根据本发明第四实施例的电荷畴滤波器电路400的结构 的i兑明性图例；
图17是示出在根据本发明第四实施例的电荷畴滤波器电路400被实 现成实际电路的情况下电路的例子的说明性图例；
图18是示出输入到图17所示的根据本发明第四实施例的电荷畴滤波 器电路400的时钟信号的波形的说明性图例；
图19是示出根据本发明第四实施例的电荷畴滤波器电路400的归一 化频率特征的说明性图例；
图20是示出具有可重新配置的滤波器特征的已知电荷畴滤波器电路 的"i兌明，性图例；
图21A是示出输入到图20中的电荷畴滤波器电路10的时钟信号的 波形的说明性图例；
图21B是示出输入到图20中的电荷畴滤波器电路10的时钟信号的 波形的说明性图例；
图21C是示出输入到图20中的电荷畴滤波器电路10的时钟信号的 波形的说明性图例；
图22是示出实现等式2给出的传递函数的sine滤波器的模块图的说 明性图例；和
图23是示出图22所示的sine滤波器的归一化频率特征的说明性图例。
具体实施例方式
下面参照附图详细描述本发明的优选实施例。注意，在本i兌明书和附 图中，实质上具有相同功能和结构的结构单元用相同附闺标记表示，并且 省略对这些结构单元的重复说明。
第一实施例
首先说明根据本发明第一实施例的电荷畴滤波器电路。图l是使用模 块图说明根据本发明第一实施例的电荷畴滤波器电路100的结构的说明性图例。下面使用图1说明根据本发明第一实施例的电荷畴滤波器电路
100。
如图1所示，根据本发明的第一实施例的电荷畴滤波器电路100是有 限脉冲响应(FIR)滤波器的例子，并且被配置使得它包含延迟寄存器110a， 110b, 110c， 110d， 110e， U0f，开关Sl， S2, S3, S4， S5，乘法器120a， 120b和加法器130。
从输入端IN将按采样间隔T由连续时间信号采样的离散时间信号输 入到电荷畴滤波器电路100。将采样频率表示成fs(l/T)。延迟寄存器110a， llOb， 110c， U0d， 110e， llOf均输出从采样输入信号的时间开始经过时 间T的延迟后采样的输入信号。来自延迟寄存器110a的输出被输入到乘 法器120a。只选择来自延迟寄存器110b到110f输出中的一个，如下所述， 并且输入到乘法器120b。注意，采样间隔T可以是能够根据需要设置的 可变值。也可以改变采样间隔T以便获得所期望的频率特征。
只选择开关S1， S2， S3， S4， S5中的一个转变到接通状态。只选择 开关SI, S2, S3, S4, S5中的一个转变到接通状态使得从延迟寄存器110b 到110f中选择一个以输出到乘法器120b。
乘法器120a将来自延迟寄存器110a的输出减半，并且输出它.乘法 器120b将来自延迟寄存器110b到110f中选定的一个的输出减半，并且 输出它.将来自乘法器120a， 120b的输出输入到加法器130。加法器130 输入来自乘法器120a， 120b的输出，将两个输入加在一起，并且输出总 和。
通过下面的等式l表示如图l所示配置的电荷畴滤波器电路100的传 递函数。
等式l
(注意"2, 3， 4, 5， 6。)
例如，在n=4的情况下，电荷畴滤波器电路100 ii^只闭合开关S3 的状态。图2示出了在这种情况下的归一化频率特征。在图2示出的曲线 图中，由dB—H(f)指示的线表示在只闭合开关S3的状态下的归一化频率 特征。如图2所示，在11=4的情况下，可以看出凹口在信号频率f除以采 样频率fs的归一化频率f/fs为0.167(1/6)和0.5的位置处形成。在4吏用sinc滤波器并且凹口在归一化频率为1/6的位置处形成的情况 下，需要例如等式2中的传递函数。
等式2
<formula>formula see original document page 11</formula>
图22中示出了实现等式2所示的传递函数的sinc滤波器的模块图。 图23示出了图22所示的sine滤波器的归一化频率特征。比较图2中的 归一化频率特征和图23中的归一化频率特征，可以看出两者示出了在直 到归一化频率0.167的低频范围内的相同频率特征。然而，等式l和等式 2的比M明，不同于等式2示出的、需要将具有6个不同延迟时间的6 个样本加在一起的sine滤波器传递函数，等式1示出的电荷畴滤波器电 路100的传递函数只需要将两个样本加在一起。此外，在直到归一化频率 0.167的低频范围内，图1中示出的电荷畴滤波器电路100的优点在于， 可以4吏用比图22所示sine滤波器具有更少部件的结构来实现与图22中 示出的sine滤波器相同的频率特征。
另外，图1所示的电荷畴滤波器电路100的归一化频率特征中的凹口 的位置对应于传递函数的零点，从而为电荷畴滤波器电路100提供能够通 过改变等式1中的n的值(即，只接通开关Sl到S5中的一个开关)来改变 归一化频率特征中的凹口的位置的优点。图3是示出如何通过改变n的值 来改变电荷畴滤波器电路100的归一化频率特征中凹口的位置的说明性 图例。在图3中，dB—Hl(f)示出当n=2时的特征，dB—H2(f)示出当n=3 时的特征，dB一H3(f)示出当n=4时的特征，dB一H4(f)示出当n=5时的特 征，dB一H5(f)示出当n=6时的特征。如图3所示，通过改变等式1中的n 的值(即，只接通开关Sl到S5中的一个开关)可以改变归一化频率特征中 的凹口的位置。
上面描述了根据本发明第一实施例的电荷畴滤波器电路100。接着， 说明根据本发明第一实施例的电荷畴滤波器电路100的实现的例子。
图4是示出在图1所示的、根据本发明第一实施例的电荷畴滤波器电 路100被实现成根据开关和电容器配置的实际电路的情况下，电路的例子 的说明性图例。下面参考图4说明根据本发明笫一实施例的电荷畴滤波器 电路IOO的结构。
如图4所示，根据本发明的第一实施例的电荷畴滤波器电路100具有8层结构，其中每个层包含6个开关和2个电容器。通过根据需要切换图 4所示的开关，重复地将电荷从输入端IN输入到电容器，以及重复地将 电荷从电容器释放到输出端OUT。
图5是示出输入到图4所示的根据本发明第一实施例的电荷畴滤波器 电路100的时钟信号的波形的说明性图例。在图5所示的时钟信号中，相 邻时钟信号的上升沿之间的间隔对应于上述采样间隔T。图5中的时钟信 号((h到(t)8分别对应于图4中的各个开关的符号((lh，小2， <|)3，小4,小5，小6, 小7, (M。当图5中的时钟信号ijh到(l)8中的任何一个变高时，图4中示出的 对应于时钟信号的开关闭合。例如，当时钟信号(lh变成高时，图4中的开 关151a， 151b， 158c和158d闭合。因此，重复地将图5中的时钟信号(lh 到小8变为高和低以使电荷在图4中示出的各个电容器中累积并且导致进 行信号采样。
在图4中使用符号\|/指示通过一个时钟信号接通的开关。例如,\|/"小4， 小s， ^，傘7，小8)指示当时钟信号<|)4到(|)8中的任何一个变成高时开关151f 闭合，并且\|/115(<|)3)指示当时钟信号<|)3变成高时开关1518闭合。此外，i|/la
到vi^指示当对应位置示出的时钟信号变成高时开关闭合。例如，当时钟 信号小6变成高时开关151f闭合，当时钟信号(h变成高时开关152f闭合， 和当时钟信号(J)8变成高时开关153f闭合的情况.下文中这适用于用符号v 标记的所有开关。
图6是示出选择输入到图4所示的根据本发明第一实施例的电荷畴滤 波器电路100的时钟信号的电路的说明性图例。如图6所示，将时钟信号 输入到电荷畴滤波器电路100的每个开关可以用互补金属氧化物半导体 (CMOS)传送门来配置。用CMOS传送门配置每个开关使得可以将所有 开关对准相同延迟时间。图6中的电路被配置成使得\|/13的时钟信号中的 一个为高，并且当开关Sl到S5中的任何一个接通时开关151f闭合。图 6说明了开关S3接通并且时钟信号小6为高的情况。
注意，图4所示的16个电容器中的每个优选地具有相同电容。也可 以将金属氧化物场效应晶体管(MOSFET)和CMOSFET之一用于图4所 示的根据本发明第一实施例的电荷畴滤波器电路100中的每个开关。
图4所示的电荷畴滤波器电路100是输入和输出具有相同采样速率的 滤波器，从而使得能够通过切换输入的时钟信号用5种不同方式切换归一 化频率特征的凹口位置。上面描述了才艮据本」良明第一实施例的电荷畴滤波 器电路100的结构。接着，下面说明根据本发明第一实施例的电荷畴滤波器电路IOO的操作。
首先关注电容器Cla， Clb，当时钟信号(K为高时，开关151a， 151b 都闭合，将电容器da， db接地。因此，释放了电容器da， C化中的残 留电荷，并且复位电容器Cla， Clb。当时计信号(h为高时，开关151a， 151b断开，并且开关151c, 151d都闭合，将电容器da, db连接到输入 端IN， 4吏得电荷在电容器da， db中累积。
当时钟信号<|)3为高时，开关151c， 151d都断开，并且开关151e闭合， 使在电容器Cib中累积的电荷被输出到输出端OUT。此外，当时钟信号 小4到(|)8中的任何一个为高时，开关151f闭合，使在电容器da中累积的电 荷被输出到输出端OUT。在这个例子中，当时钟信号小6为高时，开关151f 接通，并且在电容器da中累积的电荷^L输出到输出端OUT。
仅在时钟信号(|)6为高时闭合的开关为开关154e。当开关154e闭合时， 电容器C4b中的电荷被输出到输出端OUT。当时钟信号(h在时钟信号小6
变成高的时间之前一个采样周期的时间处为高时，在电容器C4b中累积电荷。
在一个采样操作中，在具有相同电容的两个电容器中累积电荷，使得
电容器C4b的传递函数为Z力2，电容器Cb的传递函数为Z力2。因此，当 时钟信号小6为高时，在电容器Cla中累积的电荷和在电容器C4b中累积的
电荷被同时输出到输出端OUT,所以这种情况相当于上述等式1中n=4 的情况。因而，如下面等式3所示，传递函数变成电容器C4b的传递函数 和电容器Ch的传递函数的总和。
等式3
这种情况相当于上述等式1中n=4的情况的说法等价于所述图1所 示的电荷畴滤波器电路100处于仅开关S3闭合的状态的说法。因此，可 见图1所示的电荷畴滤波器电路100可以通过图4所示的开关和电容器的 电路结构来实现。
即使针对电容器C2a， C2b等等，在每个采样周期中以相同方式重复 执行电荷的累积和释放，所以输入和输出的采样速率相同。作为整个电路, 图4所示的电路相当于在图1所示的电荷畴滤波器电路100中只有开关S3闭合的状态。周此，在只有开关S3闭合的情况下，图4所示的电荷畴 滤波器电路100的归一化频率特征具有与图2所示归一化频率特4M目同的 特征。
上面描述了根据本发明第一实施例的电荷畴滤波器电路100的操作。 如上所述，根据本发明第一实施例，通过仅将两个电荷加在一起，可以实 现和必须将大量电荷加在一起的sine滤波器的归一化频率特征等价的归 一化频率特征。此外，释放电荷的定时可以通过控制时钟信号的输出来控 制，这使得易于改变频率特征。另外，输入到电荷畴滤波器电路100的时 钟信号是具有相同波形并且仅其相位不同的短周期时钟信号，所以时钟信 号易于生成，并且所耗用的电能量即使以高速操作电路时仍保持较低。最 终，输入电荷畴滤波器电路100的时钟信号是简单的具有短周期的矩形 波，并且时钟信号频镨中不包含低频分量。因此，即使时钟信号频镨临时 混入滤波器的通带，其可以轻易被消除。
第二实施例
在本发明第一实施例中说明的电荷畴滤波器电路100可以通过集成 在不同时间采样的两个信号并且切换这些信号中的一个的采样定时来改 变频率特征。在本发明第二实施例中，说明可以通过集成在不同时间采样 的三个信号来改变频率特征的电荷畴滤波器电路。
图7是使用模块图说明根据本发明第二实施例的电荷畴滤波器电路 200的结构的说明性图例。下面使用图7说明根据本发明第二实施例的电 荷畴滤波器电路200。
如图7所示，根据本发明第二实施例的电荷畴滤波器电路200是FIR 滤波器的例子，并且被配置使得它包含延迟寄存器210a, 210b， 210c， 乘法器220a， 220b, 220c和加法器230。
以和根据本发明第 一实施例的电荷畴滤波器电路100中相同的方式， 按采样间隔T从连续时间信号采样的离散时间信号被从输入端IN输入到 电荷畴滤波器电路200。以相同方式，将采样频率表示成fs(l/T)。延迟寄 存器210a输出从釆样输入信号的时间开始经过时间T的延i^采样的输 入信号。M迟寄存器210a输出的信号被输入到延迟寄存器210b和乘法 器220a。注意，采样间隔T是能够根据需要设置的可变值。也可以改变 采样间隔T以便获得所期望的频率特征。
在经过时间nxT(T的n倍，其中n是整数1或大于1的整数)的延迟200810173076.9 说明书第12/25页
之后，延迟寄存器210b输出M迟寄存器210a输出的信号。即，来自延 迟寄存器210b的输出信号是从采样信号的时间开始经过T(n+1)的延迟的 信号。来自延迟寄存器210a的输出信号被输入到延迟寄存器210c和乘法 器220b。在延迟另外的时间nxT之后，延迟寄存器210c输出M迟寄存 器210b输出的信号。即，来自延迟寄存器210c的输出信号是从釆样信号 的时间开始经过T(2n+1)的延迟的信号。来自延迟寄存器210c的输出信 号被输入到乘法器220c。
乘法器220a将从延迟寄存器210a输出的信号乘以l/(2+|a|),并且输 出结果。以相同的方式，乘法器220b将从延迟寄存器210b输出的信号乘 以a/(2+lal)并且输出结果，并且乘法器220c将M迟寄存器210c输出的 信号乘以1/(2+lal)并且输出结果。加法器230将来自乘法器220a, 220b， 220c的输出信号加在一起并且输出结果。
注意，将a的值作为绝对值处理的原因是a可能得到负数值.具体地， 通过差分(differentiating)图7所示的电荷畴滤波器电路200并且向延迟寄 存器210b输X^相信号使a的值成为负数值。
在这种情况下，a满足下面的等式4。
等式4
<formula>formula see original document page 15</formula>其中 一 4
这里，frel是当在a为零的情况下形成凹口处的最低频为1.0时的相 关频率。这意味着图7所示的电荷畴滤波器电路200的传递函数如下面等 式5所示。
等式5
<formula>formula see original document page 15</formula>
例如，当在n=l时将系数a设置成零的情况下，上述等式5变成下 面的等式6。
等式6<formula>formula see original document page 16</formula>
针对在n=l时将系数a设置成零的情况，在图8中示出通过采样频 率fs归一化的频率特征。图8中由dB—H3(f)指示的线指示在这种情况下 的频率特征。如图8所示，当在n-l时^F系数a设置成零的情况下，可见 凹口在归一化频率f/fs为0.25(1/4)处形成。当系数a为零时，来自乘法器 220b的输出也为零，这使得电荷畴滤波器电路200成为集成和输出两个 信号的电荷畴滤波器。当集成和输出两个信号时，凹口位置形成处的频率 (凹口频率)限于下述频率在这样的频率处，采样频率的整数部分为l。
接着，考虑凹口频率提高百分之二十的情况。为了将凹口频率提高百 分之二十，通过在等式4中将frel设置成1.2导出a。 (n的值仍然为1.) 这产生0.618的a值。下面的等式7示出了当a的值为0.618时电荷畴滤 波器电路200的传递函数。
等式7
<formula>formula see original document page 16</formula>
在这种情况下，图9示出了由采样频率f;归一化的频率特征。图9 中由dBJI3(f)指示的线指示在这种情况下的频率特征。由此可见凹口频 率的位置—(0.3)比图8中的位置高出百分之二十。
注意，从上述等式4可以理解，所得到的a值在从-2到2的范围内。 在这个范围内改变a的值4吏得能够改变凹口频率而不受采样频率fs的限 制。
上面描述了根据本发明第二实施例的电荷畴滤波器电路200。接着， 说明根据本发明第二实施例的电荷畴滤波器电路200的结构的例子。
图IO是示出在图7所示的根据本发明第二实施例的电荷畴滤波器电 路200被实现成根据开关和电容器配置的实际电路的情况下，电路的例子 的说明性图例。下面参考图IO说明根据本发明第二实施例的电荷畴滤波 器电路200的结构。
图10示出的电荷畴滤波器电路200是具有根据开关和电容器配置的 实际电路形式的结构的例子，其中图7示出的结构中的n的值设置为1。 如图IO所示，根据本发明第二实施例的电荷畴滤波器电路200具有6层 结构，其中每个层包含12个开关和4个电容器。通过根据需要切换各个开关，重复地将电荷从输入端IN输入到电容器，并且重复地将电荷从电 容器释放到输出端OUT。
图ll是示出输入到图IO所示的根据本发明第二实施例的电荷畴滤波 器电路200的时钟信号的波形的说明性图例。在图11所示的时钟信号中， 相邻时钟信号的上升沿之间的间隔对应于上述采样间隔T。图11中的时 钟信号(Jh到(l)6分别对应于图IO中的各个开关的符号((K， (|>2,小3， *4， *5,
(|)6)。以和本发明第一实施例中相同的方式，当图11中的时钟信号(lh到(1)6
中的任何一个变成高时，对应于时钟信号的图IO所示的开关闭合。因此，
重复地将图11中的时钟信号^到小6变为高和低，使电荷在图10中示出的
各个电容器中累积并且使得进行信号采样。
除了用于开关和对应于时钟信号的符号之外，字母A和B也祝故置 在一些开关旁。例如，开关251e的标记AHh指示由控制逻辑A对时钟信 号(lh进行时钟选通。具体地，如果控制逻辑A为1，则开关251e根据时 钟信号(lh处于高或低状态接通和断开，并且如果控制逻辑A为零，则不 管时钟信号(K是否处于高或低状态，开关251e断开。
注意，对于图10所示的24个电容器，优选地，所有垂直对齐的电容 器具有相同电容。例如，优选地，所有电容器da， C2a， C3a， C4a， C5a， Qa具有相同电容。优选地，每个层内的c和d电容器、电容器Ck和Cld、
电容器C2c和C2d、电容器C3c和C3d、电容器C4c和Ctd、电容器Csc和 Csd和电容器C6e和C6d具有相同电容。将第一层作为一个例子，上述等式
5中a的值可以通过用电容器Clc的电容归一化电容器Cla和Clb的电容来 确定。
以和本发明第一实施例中相同的方式，可以将MOSFET和 CMOSFET之一用于图10所示的根据本发明第二实施例的电荷畴滤波器 电路200中的每个开关。
以和图4示出的根据本发明第 一实施例的电荷畴滤波器电路100中相 同的方式，图10所示的电荷畴滤波器电路200是输入和输出具有相同釆 样速率的滤波器。电荷畴滤波器电路200也可以根据电容器的电容和控制 逻辑A， B的状态切换归一化频率特征的凹口位置。上面描述了根据本发 明第二实施例的电荷畴滤波器电路200的结构。接着，下面说明根据本发 明第二实施例的电荷畴滤波器电路200的操作。
首先关注电容器C2a, C2b, C2e， C2d,当时钟信号(h变成高时，开关252a, 252b, 252c, 252d全部闭合,将电容器C2a, C2b， C2c， C^接地。 因此，释放电容器C2a， C2b， C2c， C2d中的残留电荷，并且复位电容器
C2aC2bC2c， C2d。
当时钟信号(h变成高时，开关252a, 252b， 252c， 252d 4^P变成断 开，并且开关252g， 252h都闭合，将电容器C2e， C2d连接到输入端IN
使得电荷在电容器C2c, C2d中累积。通过控制逻辑A， B的状态确定开关
252e， 252f是否闭合。控制逻辑A, B的状态也确定电荷是否在电容器 C2a, C2b中累积。为了使说明更易于理解，通过将控制逻辑A， B都设置 为1来说明本例子。在控制逻辑A， B都为1的情况下，当时钟信号(|)2 变成高时，开关252e， 252f闭合，使得电容器C2a， C2b被连接到输入端 IN并且电荷在电容器C2a， C2b中累积。
当时钟信号(h为高时，开关252e， 252f， 252g， 252h全部断开，并 且开关252k闭合,使得在电容器C2c中存储的电荷被输出到输出端OUT。 当时钟信号(h为高时也闭合的其它开关是开关251i， 251j， 2561。因此，
当时钟信号小3变成高时，电容器da， Clb， C6d中存储的电荷也被输出到
输出端OUT.当时钟信号(K变成高时，即时钟信号(h之前两个采样周期
处，电容器Cla, db中存储的电荷被累积。当时钟信号小6变成高时，即
时钟信号(h之前三个采样周期处，电容器C6d中存储的电荷被累积。
即使针对其它层中的电容器，在每个采样周期中以相同方式重复进行 电荷的累积和释放，所以输入和输出的采样速率相同。
接着，使用a说明在每个层中的电容器的电容比。例如，电容器da 和Clb的电容总和与电容器Clc的电容的比值可以是a:l。在这种情况下， 由于电容器Ck的电容和电容器dd的电容优选iiM目同，所以电容器Cla 和Clb的电容总和与电容器Clc的电容与电容器Cld的电容的比值是a: 1:1 。 因此，如果电容器Ck的电容为1,则所有层中的电容器的电容的总和为 2+a，所以其可被用于上面所示的等式5中的t學。
在已经说明的n=l的情况下，等式5的分子中的第一项表示从采样 时间开始经过一个周期的延迟，分子中的第二项表示经过两个周期的延 迟，分子中的第三项表示经过三个周期的延迟。因此，等式5的分子中的
第一项对应于电容器C2c中存储的电荷的输出，分子中的第二项对应于电
容器da和db中存储的电荷，并且分子中的第三项对应于电容器CW中
存储的电荷的输出。由于电容器da和db的电容的总和与电容器C2c(和
电容器C6d)的电容的比值是a:l，所以可以在上面示出的等式5中的分子中使用各电荷。
因此，可见图10示出的电荷畴滤波器电路200满足等式5并且图7 示出的电荷畴滤波器电路200可以通过图10示出的电路结构来实现。
注意，等式5中a的值由电容器da和db的电容总和与电容器Clc 的电容的比值来确定。通过筒单例子来说明，假定电容器Cla， C化的电 ^L二进制加权，使得电容器da与电容器de的电容比为0.5:1并且电容 器db与电容器Ck的电容比为1:1。假定电容器Ck的电容为1，通过改 变控制逻辑A， B的状态，可以将电容器da和db的电容总和(即，等式 5中a的值)"j殳置成0， 0.5， 1和1.5这4个值中的任何一个。注意，等式 5中a的值也可以通过使用具有连续改变的电容的可变电容器而不是电容 器Cu和db连续改变。使用可变电容器使得能够连续改变归一化频率特 征。
图12是示出在a的值在0， 0.5, 1和1.5这4个值间改变的情况下， 根据本发明第二实施例的电荷畴滤波器电路200的归一化频率特征的说 明性图例。在图12中，dB—HO(i)示出当a的值为0时的归一化频率特征， dB—Hl(f)示出当a的值为0.5时的归一化频率特征，dB一H2(f)示出当a的 值为1时的归一化频率特征，和(18_113(0示出当a的值为1.5时的归一化 频率特征。如图12所示，可以通ii改变a的值实现凹口频率具有不同位 置的归一化频率特征。
上面描述了根据本发明第二实施例的电荷畴滤波器电路200的操作。 注意，在本发明中，通过差分电荷畴滤波器电路200，可以将反相信号输
入到从电容器Ch和db到电容器C&和C6b的系列电容器。将^^目信号输
入到从电容器C^和C化到电容器C&和C6b的系列电容器使a的值变成负， 可以配置电荷畴滤波器电路200使其满足等式5示出的传递函数。
如上所述，根据本发明第二实施例，像第一实施例中的情况那样，通 过切换电容器的电容来改变等式5中a的值使得能够设置凹口频率的位 置，而无需限于下述频率在这样的频率处，采样频率的整数部分为l。 此外，以和第一实施例中相同的方式，输入到电荷畴滤波器电路200的时 钟信号是具有相同波形并且仅其相位不同的短周期时钟信号，所以时钟信 号易于生成，并且所耗用的电能量即使以高速操作电路时仍保持较低。最 终，输入到电荷畴滤波器电路200的时钟信号的波形是简单的具有短周期 的矩形波，并且在时钟信号频镨中不包含低频分量。因此，即使时钟信号 频谱临时混入滤波器的通带，其可以轻易被消除。第三实施例
在本发明第二实施例中说明的电荷畴滤波器电路200可以通过将在 不同时间采样的三个信号集成来改变频率特征。在本发明第三实施例中， 说明可以通过集成在不同时间采样的4个信号来改变频率特征的电荷畴 滤波器电路。
图13是使用模块图说明根据本发明第三实施例的电荷畴滤波器电路 300的结构的说明性图例。下面使用图13说明根据本发明第三实施例的 电荷畴滤波器电路300。
如图13所示，根据本发明第三实施例的电荷畴滤波器电路300是FIR 滤波器的例子，并且被配置使得它包含延迟寄存器310a, 310b， 310c， 310d，乘法器320a， 320b， 320c， 320d和加法器330。
以和根据本发明第一实施例的电荷畴滤波器电路100和根据本发明 第二实施例的电荷畴滤波器电路200中相同的方式，按采样间隔T从连 续时间信号采样的离散时间信号被从输入端IN输入到电荷畴滤波器电路 300。以相同方式，将采样频率表示成f;(l/T)。延迟寄存器310a输出从采 样输入信号的时间开始经过时间T的延迟后采样的输入信号。从延迟寄 存器310a输出的信号被输入到延迟寄存器310b和乘法器320a。注意， 采样间隔T是可以根据需要设置的可变值。也可以改变采样间隔T以便 获得所期望的频率特征。
在经过nxT(T的n倍，其中n是整数1或大于1的整数)的延迟之后， 延迟寄存器310b输出从延迟寄存器310a输出的信号。即，来自延迟寄存 器310b的输出信号是从采样信号的时间开始经过T(n+1)的延迟的信号。 来自延迟寄存器310b的输出信号被输入到延迟寄存器310c和乘法器 320b 。
在经过另外的时间T的延迟之后，延迟寄存器310c输出从延迟寄存 器310b输出的信号。即，来自延迟寄存器310c的输出信号是从采样信号 的时间开始经过T(n+2)的延迟的信号。来自延迟寄存器310c的输出信号 被输入到延迟寄存器310d和乘法器320c。在经过时间nxT的延迟之后， 延迟寄存器310d输出M迟寄存器310c输出的信号。即，来自延迟寄存 器310d的输til信号是从采样信号的时间开始经过T(2n+2)的延迟的信号。 来自延迟寄存器310d的输出信号被输入到乘法器320d。
乘法器320a将从延迟寄存器310a输出的信号乘以l/(2+|2a|)，并且输出结果。以相同的方式，乘法器320b将从延迟寄存器310b输出的信号 乘以a/(2+l2al)并且输出结果，并且乘法器320c也将从延迟寄存器310c 输出的信号乘以a/(2+l2al)并且输出结果。乘法器320d将M迟寄存器 310d输出的信号乘以l/(2+|2a|),并且输出结果。加法器330将来自乘法 器320a, 320b， 320c， 320d的输出信号加在一起并且输出结果。
注意，以和第二实施例中相同的方式将a值作为绝对值处理的原因是 a可得到负数值。具体地，通过差分该电路200并且向延迟寄存器310b， 310d输A^jt目信号，使a的值成为负数值。
在这种情况下，a满足下面的等式8。
等式8
<formula>formula see original document page 21</formula>
其中 <formula>formula see original document page 21</formula>这里，frel是当在a为零的情况下形成凹口处的最低频为1.0时的相 关频率。这意味着图13所示的电荷畴滤波器电路300的传递函数如下面 等式9所示。
等式9
<formula>formula see original document page 21</formula>
例如，当在n=l时将系数a设置成零的情况下，上述等式9变成下 面的等式IO。
等式IO
<formula>formula see original document page 21</formula>
在这种情况下，图14示出了由采样频率fs归一化的频率特征。图14 所示的曲线图中由dB—H4(f)指示的线指示当在n4时将系数a设置成零 的情况下通过釆样频f fs归一化的频率特征。如图14所示，当在11=1时 将系数a设置成零的情况下，可见凹口在归一化频率f/fs为0.167(1/6)处形 成。当系数a为零时，来自乘法器320b, 320c的输出也为零，其使电荷畴滤波器电路300成为集成和输出两个信号的电荷畴滤波器。当集成和输 出两个信号时，凹口位置形成处的频率(凹口频率)限于下述频率在这样 的频率处，采样频率的整数部分为1。
接着，考虑凹口频率提高百分之二十的情况。为了将凹口频率提高百 分之二十，通过在等式8中将&61设置成1.2导出a。 (n的值仍然为l。) 这产生0.382的a值。下面的等式11示出了当a的值为0.382时电荷畴滤 波器电路300的传递函数。
等式ll
z—1 + 0.382z—+ 0.382z—(肝2) + z一(: 2.764
在这种情况下，图15示出了由采样频率fs归一化的频率特征。在图 15所示的曲线图中由dB一H4(f)指示的线指示在这种情况下的归一化频率 特征。由此可见凹口频率的位置(0.2)比图14中的位置高出百分之二十。
上面描述了根据本发明第三实施例的电荷畴滤波器电路300。
如上所述，根据基于本发明第三实施例的电荷畴滤波器电路300，电 荷畴滤波器电路300的频率特征可以通过集成在不同时间采样的4个信号 和改变采样定时使得a值改变来改变。
第四实施例
接着，说明根据本发明第四实施例的电荷畴滤波器电路。下面说明的 本发明第四实施例通过合并两个在本发明第二实施例中示出的电荷畴滤 波器电路来改变频率特征。
图16是示出根据本发明第四实施例的电荷畴滤波器电路400的说明 性图例。图17是示出在图16示出的根据本发明第四实施例的电荷畴滤波 器电路400被实现成实际电路的情况下，电路的例子的说明性图例。下面 参考图16和17说明电荷畴滤波器电路400的结构。
如图16所示，作为本发明第四实施例的例子的电荷畴滤波器电路400 被配置为包含延迟寄存器410a， 410b， 410c， 410d， 410e，乘法器420a, 420b， 440a， 4杨,和加法器430a, 430b。
以和第一到第三实施例中相同的方式，按采样间隔T从连续时间信 号采样的离散时间信号被从输入端IN输入到图16所示的电荷畴滤波器电路400。将采样频率表示成fs(l/T)。延迟寄存器410a, 410b, 410c， 410d, 410e均在经过时间T的延迟之后输出输入信号。注意，采样间隔T是可 以根据需要设置的可变值。也可以改变采样间隔T以便获得所期望的频 率特征。
乘法器420a， 420b均将M迟寄存器410c输出的信号乘以系数a， 并且输出结果。加法器430a将来自延迟寄存器410a,乘法器420a和延 迟寄存器410e的输出加在一起，并且输出结果。以相同方式，加法器430b 将来自延迟寄存器410b、乘法器420b和延迟寄存器410d的输出加在一 起并且输出结果。乘法器440a， 440b分别将^法器430a， 430b输出的 信号乘以l/(2+|a|)，并且输出结果。
通过进行开关Sl， S2闭合和断开的切换，在n的值被设置成1和2 的情况下，可以使图16所示的电荷畴滤波器电路400对应于图7所示的 根据本发明第二实施例的电荷畴滤波器电路200。
图17是示出在图16所示的根据本发明第四实施例的电荷畴滤波器电 路400被实现成根据开关和电容器配置的实际电路的情况下，电路的例子 的说明性图例。如图17所示，根据本发明第四实施例的电荷畴滤波器电 路400具有8层结构，其中每个层被配置成组合12个开关和4个电容器。 根据需要，通过切换各个开关，重复地将电荷从输入端IN输入到电容器， 并且重复地将电荷从电容器释放到输出端OUT。
图18是示出输入到图17所示的根据本发明第四实施例的电荷畴滤波 器电路400的时钟信号的波形的说明性图例。在图18所示的时钟信号中， 相邻时钟信号的上升沿之间的间隔对应于上述釆样间隔T。图18中的时 钟信号^到(l)8分别对应于图17中的各个开关的符号((lh,小2， (|)3， <|)4，小5， 小6，小7， (|)8)。当图18中的时钟信号^到小8中的任何一个变高时，图17 所示的对应于时钟信号的开关闭合。因此，重复地将图18中的时钟信号 ^到令8变为高和低使得电荷在图17中示出的各个电容器中累积并且使得 进行信号采样。
除了用于开关和对应于时钟信号的符号之外，字母A和B也乾故置 在一些开关旁。例如，开关451e的标记A峙i指示由控制逻辑A对时钟信 号(K进行时钟选通。具体地，如果控制逻辑A为1，则开关451e根据时 钟信号(th处于高或低状态接通和断开，并且如果控制逻辑A为零，则不 管时钟信号f是否处于高或低状态，开关451e断开。在图17中使用符号v指示通过一个时钟信号接通的开关。例如，
Vlc(小3，小2)指示开关451k在时钟信号小2， (|)3中的任意一个变成高时闭合。 此外，Vlc到\|/8c和V^d到l|/8d指示当对应位置中示出的时钟信号变成高时开 关闭合。例如，当时钟信号小3变成高时开关451k闭合，当时钟信号(|)5变
成高时开关4511闭合，当时钟信号小4变成高时开关452k闭合，和当时钟 信号())6变成高时开关4521闭合的情况。下文中这适用于用符号v标记的所 有开关。
注意，对于用符号\|/标记的开关，根据相应时钟信号的接通和断开对 应于图16所示的开关S1， S2的接通和断开。因此，通iti^择开关所对应 的时钟信号，能够选择n的值被设置成l和2的情况的每个。
对于图17所示的24个电容器，优选地，以和图10所示的根据本发 明第二实施例的电荷畴滤波器电路200中相同的方式，所有垂直对齐的电 容器具有相同电容。例如，优选地，所有电容器da, C2a， C3a， C4a, C5a， C^具有相同电容。优选地，以和图IO所示的根据本发明第二实施例的电 荷畴滤波器电路200中相同的方式，每个层内的c和d电容器、电容器
Ck和dd、电容器C2e和C2d、电容器C3c和C3d、电容器C化和C4d、电 容器Cse和C5d，和电容器C6e和C6d具有相同电容。将笫一层作为一个例
子，上述等式5中a的值可以通过用电容器dc的电容归一化电容器Cla
和db的电容来确定。
可以将MOSFET和CMOSFET之一用于图17所示的棉^据本发明第 四实施例的电荷畴滤波器电路400中的每个开关。
图17所示的电荷畴滤波器电路400是输入和输出具有相同采样速率 的滤波器，使得能够用8种不同方式切换归一化频率特征的凹口位置。上 面描述了根据本发明第四实施例的电荷畴滤波器电路400的结构。接着， 说明根据本发明第四实施例的电荷畴滤波器电路400的操作.
首先关注电容器Ch， C2b， C2e， C2d,当时钟信号(lh变成高时，开关 452a， 452b， 452c, 452d全部闭合，将电容器C2a， C2b， C2c， <:2(1接地。 因此，释放电容器C2a, C2b， C2c， C2d中的残留电荷，并且复位电容器
C2aC2bC2C C2d0
当时钟信号小2变成高时，开关452a， 452b， 452c， 452d全部断开， 并且开关452g， 452h都闭合，将电容器C2e， C2d连接到输入端1N使得 电荷在电容器C2c， C2d中累积。通过控制逻辑A, B的状态确定开关452e，452f是否闭合。控制逻辑A， B的状态也确定电荷是否在电容器C2a， C2b 中累积。为了使说明更易于理解，通过将控制逻辑A， B都设置为l来说 明本例子。在控制逻辑A， B都为l的情况下，当时钟信号小2变成高时， 开关452e， 452f闭合，使得电容器C2a， <:21)被连接到输入端IN并且电荷
在电容器Ch， C2b中累积。
当时钟信号小3和(|)4中的一个为高时，开关452e, 452f， 452g, 452h 全部断开，并且开关452k闭合，使得在电容器C2c中存储的电荷被输出 到输出端OUT。为了进行说明，当时钟信号(|)4变成高时，假定开关452k 闭合，并且电容器C2c中存储的电荷被输出到输出端OUT。即，说明与 图7中的电荷畴滤波器电路200中的n=l的情况对应的情况。
在这种情况下，当时钟信号小4变成高时也闭合的其它开关是开关 451i， 451j， 4581。因此，当时钟信号(|)4变成高时，电容器Cla， Clb, C8d 中存储的电荷也被输出到输出端OUT。当时钟信号(jh变成高时，即时钟 信号小4之前三个采样周期处，电容器Cla， Clb中存储的电荷被累积。当 时钟信号 变成高时，即时钟信号(|)4之前4个采样周期处，电容器Csd中 存储的电荷被累积。
即使针对其它层中的电容器，在每个采样周期中以相同方式重复地进 行电荷的累积和释放，所以输入和输出的采样速率相同。
接着，使用a说明在每个层中的电容器的电容比。例如，电容器Cu 和db的电容总和与电容器C^的电容的比值可以是a:l。在这种情况下， 由于电容器Ck的电容和电容器dd的电容优选^f目同，所以电容器Cla 和Clb的电容总和与电容器Cle的电容与电容器Cld的电容的比值是a:l:l。 因此，如果电容器de的电容为1，则所有层中的电容器的电容的总和为 2+a,所以其可被用于上面所示的等式5中的t學。
在已经说明的n=l的情况下，等式5的分子中的第一项表示从采样 时间开始经过一个周期的延迟，分子中的第二项表示经过两个周期的延 迟，分子中的第三项表示经过三个周期的延迟。因此，等式5的分子中的 第 一项对应于电容器C2c中存储的电荷的输出，分子中的第二项对应于电
容器da和db中存储的电荷，并且分子中的第三项对应于电容器Csd中
存储的电荷的输出。由于电容器Cla和Clb的电容的总和与电容器C2c (和 电容器Csd)的电容的比值是a:l，所以可以在上面示出的等式5中的分子 中使用各个电荷。等式12示出传递函数。等式12
<formula>formula see original document page 26</formula>
注意，在等式12中，除了用l替换等式5中的n，所有采样时间被 延迟一个周期，但是由于所有采样时间^J^迟一个周期，所以对频率特征 绝对没有影响。
上面描述了 n=l的情况。接着，当在其它时钟信号(h变成高时开关 452k闭合并且电容器C2c中存储的电荷被输出到输出端OUT的情况下， 即在与图7的电荷畴滤波器电路200中n=2的情况对应的情况下，说明相 同种类的操作。
当时钟信号(l)3为高时也闭合的其它开关是开关458i， 458j， 4561。因
此，当时钟信号(j)3变成高时，电容器Csa， C8b， Qd中存储的电荷也被输
出到输出端OUT。当时钟信号小8变成高时，即时钟信号(|)3之前三个采样
周期处，电容器Qa， C8b中存储的电荷被累积。当时钟信号())6变成高时，
即时钟信号&之前5个采样周期处，电容器C6d中存储的电荷被累积。
接着，使用a说明在每个层中的电容器的电容比。例如，电容器Qa 和db的电容总和与电容器dc的电容的比值可以是a:l。在这种情况下， 由于电容器Ck的电容和电容器dd的电容优选^M目同，所以电容器Cla 和Clb的电容总和与电容器Cle的电容与电容器Cld的电容的比值是a:l:l。 因此，如果电容器Clc的电容为1 ，则所有层中的电容器的电容总和为2+a， 所以可以用和n=l的情况中相同的方式将其用于上面所示的等式5中的 輯。
在已经说明的11=2的情况下，等式5的分子中的第一项表示从采样 时间开始经过一个周期的延迟，分子中的第二项表示经过两个周期的延 迟，并且分子中的第三项表示经过5个周期的延迟。因此，等式5的分子 中的第一项对应于电容器C2c中存储的电荷的输出，分子中的第二项对应 于电容器Csa和C8b中存储的电荷，并且分子中的第三项对应于电容器C6d 中存储的电荷的输出。由于电容器C&和Csb的电容的总和与电容器C2c (和电容器C6d)的电容的比值是a:l，所以可以在上面示出的等式5中的分 子中使用相应电荷。等式13示出传递函数。
等式13上面描述了11=2的情况。因而，可见图17所示的才艮据本发明第四实 施例的电荷畴滤波器电路400可以被用于配置图16示出的电荷畴滤波器 电路400。
注意，以与等式5中的a值相同的方式，通过电容器da和db的电 容的总和与电容器C1<:的电容的比值来确定等式12和等式13中的a的值。 通过简单例子来说明，假定电容器Cla， db的电M二进制加权，使得 电容器Cla与电容器Clc的电容比为0.5:1并且电容器Clb与电容器Clc的 电容比为1:1。假定电容器Ck的电容为1，通过改变控制逻辑A， B的状 态，可以将电容器Ch和db的电容总和(即，等式12和等式13中的a值) 设置成O, 0.5, 1和1.5这4个值中的任何一个。注意，等式12和等式 13中的a的值也可以通过使用具有连续改变的电容的可变电容器而不是 电容器Ch和db连续改变。使用可变电容器使得能够连续改变归一化频 率特征。
当在11=1时a的值^Ci殳置成0， 0.5， 1和1.5的情况下的归一化频率 特征具有与当在图12所示的根据本发明第二实施例的电荷畴滤波器电路 200中的a值被j殳置成0， 0.5， 1和L5这4个值的情况下的归一化频率 特似目同的特征。图19是示出当a值在0， 0.5， 1和1,5这4个值间改变 的情况下，根据本发明第四实施例的电荷畴滤波器电路400的归一化频率 特征的说明性图例。在图19中，dB—H4(f)示出当a值为0时的归一化频 率特征，dB—H5(f)示出当a值为(K5时的归一化频率特征，dB—H6(f)示出 当a值为1 S"的归一化频率特征，和dB—H7(f)示出当a值为1.5时的归一 化频率特征。如图19所示，可以通过^变a值实现凹口频率具有不同位 置的归一化频率特征。另外，改变n的值改变了滤波器的阶，并且明显改 变了凹口频率。
上面描述了根据本发明第四实施例的电荷畴滤波器电路400的操作。 注意，在本发明中，可以通过差分电荷畴滤波器电路400将反相信号输入 到从电容器Cla和Clb到电容器C8a和C8b的系列电容器。将反相信号输入 到从电容器Cla和Clb到电容器C8a和C8b的系列电容器使a的值变成负， 可以配置电荷畴滤波器电路400使其满足等式12和等式13示出的传递函 数。
如上所述，根据基于本发明第四实施例的电荷畴滤波器电路400，像 本发明第一实施例中的情况那样，通过切换电容器的电容来改变等式12和等式13中a的值使得能够设置凹口频率的位置，而无需限于下述频率 在这样的频率处，釆样频率的整数部分为1。此外，以和本发明第一实施 例中相同的方式，输入到电荷畴滤波器电路400的时钟信号是具有相同波 形并且仅其相位不同的短周期时钟信号，所以时钟信号易于生成，并且所 耗用的电能量即使以高速操作电路时仍保持较低。最终，输入到电荷畴滤 波器电路400的时钟信号的波形是简单的具有短周期的矩形波，并且在时 钟信号频镨中不包含低频分量。因此，即使时钟信号频镨临时混入滤波器 的通带，其可以轻易被消除。
本领域的技术人员应当理解，根据设计需求和其它因素，可以进行各 种修改，组合，子组合和变化，只要它们在所附权利要求书或其等同表述 的范围内。
权利要求
1. 一种电荷畴电路，包括第一信号输出部分，其包含对信号进行采样的采样电容器，并且输出按指定时间间隔采样的第一信号；至少一个第二信号输出部分，每个第二信号输出部分包含对信号进行采样的采样电容器，并且输出在第一信号被采样之后经过指定时间间隔的n倍的延迟后采样的第二信号，n为正整数，所述第二信号的采样被相继执行；第三信号输出部分，其包含对信号进行采样的采样电容器，并且输出第三信号，所述第三信号是在所述至少一个第二信号输出部分中进行时间上最后的采样的第二信号输出部分所采样的第二信号的采样之后经过所述指定时间间隔的n倍的延迟后被采样的；和加法器部分，其将第一信号，第二信号和第三信号加在一起并输出结果，其中，第一信号输出部分中包含的采样电容器与所述至少一个第二信号输出部分的每个中包含的采样电容器的电容比是连续改变的或离散改变的。
2. 如权利要求1所述的电荷畴电路，其中，所述至少一个第二信号 输出部分的数目为一。
3. 如权利要求2所述的电荷畴电路，其中，第一信号输出部分中包 含的采样电容器与所述第二信号输出部分中包含的采样电容器的电容比 是连续改变的或离散改变的，并且在1:0到l:2的范围内。
4. 如权利要求2所述的电荷畴电路，其中，第一信号输出部分中包含的采样电容器的电容是固定的，并且第一信号输出部分中包含的采样电 容器与第二信号输出部分中包含的采样电容器的电容比是连续改变的或离散改变的，其中通过连续或离散地改变第二信号输出部分中包含的采样 电容器的电容来进行所述连续改变或离散改变。
5. 如权利要求2所述的电荷畴电路，其中，通过改变n的值来改变 频率特征中凹口的位置。
6. 如权利要求1所述的电荷畴电路，其中，所述至少一个第二信号输出部分的数目为一，第一信号输出部分的采样和第三信号输出部分的采样同相，并且第二 信号输出部分的采样反相，并且第一信号输出部分中包含的采样电容器和第三信号输出部分中包含 的采样电容器具有相同电容。
7. 如权利要求6所述的电荷畴电路，其中，第一信号输出部分中包 舍的采样电容器与所述第二信号输出部分中包含的采样电容器的电容比 是连续改变的或离散改变的，并且在1:0到1:2的范围内。
8. 如权利要求6所述的电荷畴电路，其中，第一信号输出部分中包含的采样电容器的电容是固定的，并且第一信号输出部分中包含的采样电 容器与第二信号输出部分中包含的采样电容器的电容比是连续改变的或离散改变的，其中通过连续或离散地改变第二信号输出部分中包含的釆样 电容器的电容来进行所述连续改变或离散改变。
9. 如权利要求6所述的电荷畴电路，其中，通过改变n的值来改变 频率特征中凹口的位置。
10. 如权利要求l所述的电荷畴电路，其中，所述至少一个第二信号 输出部分的数目为二。
11. 如权利要求l所述的电荷畴电路，其中， 所述至少一个第二信号输出部分的数目为二，第一信号输出部分的采样和第三信号输出部分的采样同相，并且第二 信号输出部分的采样反相，加法器部分将第一信号，第二信号和第三信号加在一起并输出结果，并且第一信号输出部分中包含的采样电容器和第三信号输出部分中包含 的采样电容器具有相同电容。
全文摘要
电荷畴滤波器电路包含第一信号输出部分、至少一个第二信号输出部分、第三信号输出部分和加法器部分。第一信号输出部分输出按指定时间间隔采样的第一信号。每个第二信号输出部分输出在采样第一信号之后经过指定延迟后采样的第二信号。在包含复数个第二信号输出部分的情况下，相继采样第二信号。第三信号输出部分输出在采样最后的第二信号之后经过指定延迟之后采样的第三信号。加法器部分将第一、第二和第三信号加在一起并且输出结果。第一信号输出部分和第二信号输出部分中的采样电容器的电容比是连续改变的或离散改变的。
文档编号H03H17/02GK101447779SQ20081017307
公开日2009年6月3日 申请日期2008年11月26日 优先权日2007年11月26日
发明者吉泽淳, 饭田幸生 申请人:索尼株式会社