专利名称：使用多个可变节点度分布码的低密度奇偶校验解码器的制作方法
技术领域：
本发明总地涉及低密度奇偶校验解码器。
背景技术：
低密度奇偶校验(LDPC)码是一类能用迭代解码器有效解码的线性纠错码 (ECC)。这类解码器可通过Tanner图来表示，其中与码字码元或码元矢量对应的 可变节点以及与奇偶约束对应的奇偶约束节点通过代表将码字码元引入各奇偶约 束的边互连。可通过可变节点度分布引用LDPC码，这关联于与各可变节点相连的 边的数目。例如，码可具有可变节点度分布，其中x百分比的可变节点为度三，100x 百分比为度4。各可变节点的度数在本例中表示相应码字码元关联于三个或四个奇 偶约束。LDPC码如果具有较大数目的较高度可变节点，它就具有较高的可变节点 度分布。
奇偶约束节点也由度表示，它表示引入到关联的奇偶校验等式中的码字码元 的数目。LDPC码可代替地由奇偶校验H矩阵来表示。
相比其它线性ECC，例如里德所罗门码，LDPC码具有良好的dB性能，即在低 信噪比下表现良好。然而，LDPC也具有相对高的误差下限或扇区故障率，这即使 在较高的信噪比下也保持相对恒定。在感兴趣的信道中，对具有较高度可变节点的 LDPC码来说，误差下限较低。因此在更佳dB性能或更低误差下限的优化中存在妥 协。 一般来说，数据存储系统必须满足规定的扇区故障率最小值，并基于其误差下 限选择LDPC码。对于LDPC码的猝发纠错能力也存在同样的妥协。
发明内容
一种解码系统，包括迭代解码器，它以多个可变节点和多个奇偶约束节点 为特征；以及处理器，它在各次迭代中禁用一个或多个选择的奇偶约束节点以通过 选择的可变节点度分布码运作迭代解码器并在其它迭代中启用一个或多个选择的
5奇偶约束节点以通过一个或多个更高可变节点度分布码来运作迭代解码器。
一种解码方法，包括步骤禁用一个或多个选择的奇偶约束节点并用选择的
可变节点度分布码运作迭代解码器，进行若干次迭代，启用一个或多个选择的 奇偶约束码并以一个或多个更高的可变节点度分布码来运作迭代解码器。
一种解码系统，包括迭代解码器，它利用奇偶约束来迭代地解码由多个码
字构成的数据块；处理器，它控制迭代解码器对若干次解码器迭代有选择地去 除奇偶约束的子集，并在其它解码器迭代中引入一个或多个有选择地去除的奇 偶约束。
本发明下面的描述参照附图，在附图中
图1是根据本发明构造的解码系统的功能性方框图2和图3是示出多个权重LDPC码的代码图4是示出多个权重LDPC和SPC码的代码图；以及
图5是根据本发明构造的另一代码系统的功能性方框图。
具体实施例方式
参照图1，解码系统100包括码间干扰(ISI)检测器102，例如维特比检测 器；以及迭代解码器104，在附图中为LDPC解码器。检测器102从磁记录信道(未 示出)接收码字数据块并以已知方式将相应的软信息提供给LDPC解码器。对给 定次数的解码器迭代，处理器106控制LDPC解码器利用选择的可变节点度分布 LDPC码运作解码器。
在处理器106的控制下，LDPC解码器104使用选择的可变节点度分布LDPC 码执行达预定次数的解码器迭代。如果码字数据不收敛，解码器将更新的软信息提 供给检测器102。于是，检测器以已知方式运作以进一步更新软信息，并将进一步 更新的信息提供给解码器104。
处理器控制LDPC解码器104，以使解码器使用选择的相同可变节点度分布 LDPC码或根据需要使用一个或多个不同的可变节点度分布LDPC码执行预定次数 的进一步解码器迭代。如果码字数据仍不收敛，则解码器再次将更新的软信息提供 给检测器，检测器重复其检测和更新操作并将结果提供给解码器。处理器106随后确定用于下一次解码器迭代的一个或多个LDPC码的可变节点度分布，解码器执 行迭代。在处理器106的控制下，解码器和检测器之间更新的软信息的交换继续， 就象由解码器执行的解码器迭代那样，直到数据收敛或满足停止条件为止。下面更 详细地描述处理器的操作。
在阐述处理器106的操作前，我们参照图2和图3讨论可选择的可变节点度 分布LDPC码。LDPC解码器104中利用的LDPC码被表示为Tanner图200。多个 可变节点202i (统一由附图标记202表示)对应于码字码元或码元矢量，而多个约 束节点204j (统一由附图标记204表示)对应于奇偶约束。可变节点和约束节点由 边206k (统一由附图标记206表示)互连。如图所示，LDPC码具有100%的可变 节点具有度数三的可变节点度分布，这由连接于各可变节点202i的三个边表示。 LDPC码具有一个或多个可变节点具有不同度数的可变节点分布，例如20%度数为 四的节点和80%度数为三的节点等。为便于理解，下面针对可变节点是100%度数 为三的节点的LDPC码来阐述本示例系统。
LDPC码还包括若干度数为五的约束节点204P 2042、……204^以及一个或 多个较高度数的奇偶约束节点204n、 204n+1、……204n+t。注意边将每个可变节点 202与一个或多个较高度数的约束节点互连。尽管为便于说明，图2和图3中示出 具有度数三的可变节点和度数二的可变节点的可变节点度分布码，然而可使用任何 可变节点度分布码。如上所述，给定的码包括各个不同度数的可变节点。
在某些应用中，例如较低可变节点度分布LDPC码优于较高可变节点度分布 LDPC码。 一种这样的应用是磁记录信道，其较低的可变节点度分布码即使在代码 使用较少的奇偶约束时也具有比较高可变节点度分布码更好的dB性能。对于这些 应用，处理器106禁用较高度数的约束节点204n、 204n+1……204n+t以首先通过较 低可变节点度分布码运行。
参照图1和图3，由于较高度数的约束节点204n被禁用，解码器104通过较 低可变节点度分布码工作，即图示为具有度数二的可变节点202的码。或者，处理 器禁用将可变节点互连至较高度数约束节点204n的边206 (图2)，这在解码器迭 代过程中具有相同的效果。
在上述例子中，解码器104使用较低可变节点度分布LDPC码来执行预定次 数的解码器迭代，并检査收敛情况。如果码字数据不收敛，则解码器将更新的软信 息发送至检测器102。解码器随后进一步更新软信息并以已知方式将该信息返回给 解码器。对于接下来的解码器迭代或之后的解码器迭代，处理器106启用被禁用的约 束节点204n、 204n+1……204n+t，解码器随后用较高可变节点度分布LDPC码执行解 码器迭代。系统因此利用较高可变节点度分布码的较低误差下限进行接下来的解码 器迭代。解码器通过较高可变节点度分布码来执行达预定次数的解码器迭代，并再 次检查收敛情况。解码器根据需要将更新的软信息提供给检测器等。
在另一示例中，处理器106可在预定次数的解码器迭代后——例如己用较低 可变节点度分布码执行20次迭代中的15次迭代后一一启用被禁用的约束节点 204n、 204n+1……204n+t。解码器104随后使用较高可变节点度分布码完成其解码器 迭代。之后，解码器可与检测器102交换更新的软信息，以开始接下来的若干次解 码器迭代。因此，在具有同步检测器的系统中或在具有异步检测器的系统中检测器 更新，在全局迭代之间(即解码器/检测器迭代之间)可使用不同的可变节点度分 布码。
或者，当码字收敛率高于预定比率时，处理器106可启用被禁用的约束节点 204n、 204n+1……204n+t。
处理器106可有选择地启用或禁用约束节点204n、 204n+1……204n+t中的子集， 以使解码器104在各解码器迭代过程中以各种可变节点度分布码工作。处理器106 可有选择地启用或禁用所选择的约束节点以利用提供理想性能的LDPC码，例如 在误差恢复操作中指示猝发误差时更好的猝发误差性能。或者，系统仅在重读或误 差恢复操作过程中启用被禁用的约束节点并通过较低可变节点度分布码匆忙地(on thfly)进行解码。
现在参照图4，用于解码的代码可以是由可变节点202和约束节点204表示的 可变节点度分布LDPC码以及在附图中表示为可变节点402和奇偶约束节点404 的一个或多个级联的单奇偶码(SPC) 。 SPC可变节点仅连接于SPC约束节点， SPC约束节点也连接于每个可变节点202，以使各可变节点202具有度数x+l，而 SPC可变节点402具有度数1。 SPC用来清除误差下限，并根据需要用于之后的解 码器迭代。可利用各种可变节点度分布SPC，包括适当数量的附加SPC可变和奇 偶约束节点402和404。当使用一个以上的SPC时，SPC本质上分割LDPC码可 变节点202。系统可通过启用和禁用不同的SPC约束节点404对具体解码操作采用 各自的SPC，这还禁用相应的SPC可变节点402以及导致关联的LDPC码可变节 点的相应边。
对于预定次数的解码器迭代或直到获得合适的码字收敛率，处理器106通过禁用的SPC奇偶约束节点404运作解码器104，以使解码器仅使用LDPC码。处 理器随后启用SPC奇偶约束节点，以使解码器之后在解码器迭代中使用LDPC和 SPC码。注意，解码器首先利用一个或多个较低密度的代码，并在之后的解码器迭 代中利用一个或多个较高密度的代码。
如果较高可变节点度分布码包括外线性码，则可采用单独的解码器硬件。因 此，如图5所示，SPC操作可在单独的SPC解码器505中执行。SPC解码器与使 用较低可变节点度分布码执行LDPC解码的LDPC解码器504通信。 一旦LDPC 解码器504已执行预定次数的解码器迭代，LDPC解码器将更新的软信息提供给 SPC解码器505， SPC解码器505执行SPC解码以通过检测或纠正一个或多个误 差来更新信息。SPC解码器随后将更新的信息提供给LDPC解码器504，并且LDPC 解码器在下一次解码器迭代开始时利用该信息。LDPC解码器随后将更新的信息提 供给SPC解码器以用于其操作，该操作是同一解码器迭代的一部分。这两个解码 器对余下的解码器迭代以这种方式共同工作。之后，LDPC解码器504将更新的数 据提供给检测器104以进一步更新。
或者，SPC解码器505可包含在ISI检测器104中，处理器在全局迭代开始时 启用SPC解码器，或例如当码字收敛率足够高时，在之后的迭代启用SPC解码器。 在从检测器向LDPC解码器504提供更新的软信息前，SPC解码器用于全局迭代。
再次参照图2，关联于较高可变节点度分布码的约束节点204n、 204n+1…… 204。+t通常具有比关联于较低可变节点度分布码的约束节点更高的度数。使用较高 度数的约束节点的优点在于，码字中所需并因此需要通过信道记录在存储介质和/ 或发送的附加奇偶校验码元更少。可变节点的影响分布在较高度约束节点中，并当 数据中残存少量误差时利用较高度约束节点。否则，较高度附加奇偶约束无法对收 敛提供帮助。
本文中描述的处理器或功能可以软件、固件和/或硬件实现。各处理器或功能 可通过单独的处理器或处理器组予以执行。此外，单独描述或说明的处理器或功能 可结合在一个或多个处理器或功能中。另外，描述为一个或多个SPC的代码可以 是与形成较高密度代码的一个或多个LDPC代码结合的其它代码。
权利要求
1.一种解码系统，包括迭代解码器，所述迭代解码器以多个可变节点和多个奇偶约束节点为特征；处理器，所述处理器在各次迭代中禁用一个或多个选择的约束节点以对若干次迭代使迭代解码器作为选择的可变节点度分布解码器运作，并在其它迭代中启用一个或多个选择的约束节点，用一个或多个更高的可变节点度分布码来运作迭代解码器。
2. 如权利要求1所述的解码系统，其特征在于，所述选择的可变节点度分布码是低密度奇偶校验码，而所述一个或多个更高可变节点度分布码是低密度奇偶校验码和一个或多个单奇偶校验码的结合。
3. 如权利要求2所述的解码系统，其特征在于，所述解码器还包括码间干扰检测器，当处理器启用关联的选择约束节点时，所述码间干扰检测器执行单奇偶校验解码作为用于迭代解码操作中的更新信息的一部分。
4. 如权利要求1所述的解码系统，其特征在于，选择的约束节点具有比其它约束节点更高的度数。
5. 如权利要求1所述的解码系统，其特征在于，所述处理器在预定次数的迭代中禁用选择的约束节点，并在余下的迭代中启用选择的约束节点。
6. 如权利要求l所述的解码系统，其特征在于，选择的可变节点度分布码和更高的可变节点度分布码是低密度奇偶校验码。
7. 如权利要求6所述的解码系统，其特征在于，所述处理器在纠错操作中启用一个或多个选择的约束节点。
8. 如权利要求1所述的解码系统，其特征在于，当码字收敛率超过预定比率时，所述处理器启用一个或多个选择的约束节点。
9. 一种解码方法，包括步骤禁用一个或多个选择的约束节点并用选择的可变节点度分布码实现迭代解码；进行若干次解码器迭代；启用一个或多个选择的约束节点；以及使用更高可变节点度分布码来执行更多次解码器迭代。
10. 如权利要求9所述的解码方法，其特征在于，所述选择的可变节点度分布码是低密度奇偶校验码，而更髙可变节点度分布码是低密度奇偶校验码和一个或多个单奇偶校验码的结合。
11. 如权利要求9所述的解码方法，其特征在于，所述禁用步骤包括对预定次数的迭代禁用选择的约束节点；以及所述启用步骤包括对剩下的迭代启用选择的约束节点。
12. 如权利要求9所述的解码方法，其特征在于，选择的可变节点度分布码和更高的可变节点度分布码是低密度奇偶校验码。
13. 如权利要求9所述的解码方法，其特征在于，所述启用步骤还包括在纠错操作中启用一个或多个选择的约束节点。
14. 如权利要求9所述的解码方法，其特征在于，所述启用步骤还包括当码字收敛率超过预定比率时，启用一个或多个选择的约束节点。
15. —种解码系统，包括迭代解码器，所述迭代解码器利用奇偶约束来迭代地解码由多个码字构成的数据块；处理器，所述处理器控制迭代解码器对若干次解码器迭代有选择地去除奇偶约束的子集，并在其它解码器迭代中引入一个或多个有选择地去除的奇偶约束。
16. 如权利要求15所述的解码系统，其特征在于，当奇偶约束的子集被去除时，所述迭代解码器是具有选择的可变节点度分布的低密度奇偶校验解码器，当引入一个或多个奇偶约束的子集时，所述迭代解码器是低密度奇偶校验解码器和单奇偶码解码器的结合。
17. 如权利要求15所述的解码系统，其特征在于，当奇偶约束的子集被去除时，所述迭代解码器是以选择的可变节点度分布运作的低密度奇偶校验解码器，所述迭代解码器包括码间干扰检测器，当处理器启用所述奇偶约束的子集时，所述码间干扰检测器把单奇偶校验解码作为低密度奇偶校验码迭代的一部分来执行。
18. 如权利要求15所述的解码系统，其特征在于，所述奇偶约束的子集具有比其它奇偶约束更高的度数。
19. 如权利要求15所述的解码系统，其特征在于，所述处理器在预定次数的解码迭代中禁用奇偶约束的子集，而在余下的迭代中启用奇偶约束的子集。
20. 如权利要求15所述的解码系统，其特征在于，当去除奇偶约束的子集时，所述迭代解码器以选择的可变节点度分布的低密度奇偶校验码运作，并当引入奇偶约束的子集时，所述迭代解码器以一个或多个较高可变节点度分布的低密度奇偶校验码运作。
21. 如权利要求15所述的解码系统，其特征在于，所述处理器在纠错操作中引入奇偶约束的子集。
22. 如权利要求15所述的解码系统，其特征在于，所述迭代解码器包括在一个或多个奇偶约束的子集被启用时工作的第二解码器以及以所选可变节点度分布码工作的第一解码器。
全文摘要
一种解码系统，包括利用奇偶约束迭代地解码由多个码字构成的数据块的迭代解码器；以及在若干次解码器迭代中控制迭代解码器有选择地去除奇偶约束的子集并在其它次解码器迭代中引入一个或多个有选择地去除的奇偶约束的处理器。
文档编号H03M13/11GK101645712SQ20081017740
公开日2010年2月10日 申请日期2008年11月17日 优先权日2008年8月4日
发明者A·帕塔波蒂安, A·斯德哈兰 申请人:希捷科技有限公司