专利名称：：伪差动切换电容式电路的制作方法
技术领域：
：本发明涉及一种伪差动切换电容式电路，特别是涉及一种积分形式共模电压稳定技术的伪差动切换电容式电路。
背景技术：
：在高精确度切换电容式电路中，通常需要高增益以及高线性度的放大器，而系统效能往往决定于该放大器的效能。然而，在先进制程中，为了确保电路的可靠度，电路的操作电压必须随之下降，因此，造成放大器的信号范围严重被压縮，增加放大器的设计难度。为了维持足够的信噪比(signal-to-noiseratio)，甚至会增加放大器的消耗功率。请参阅图1A所示，是传统全差动(fullydifferential)放大器电路示意图。传统全差动(fullydifferential)放大器电路10，其可增加电路对抗噪声能力和增加电路信号振幅。全差动放大器电路10使用共模反馈电路(common-modefeedbackcircuit,CMFB)102来稳定(输出端0ut+/0ut_的)输出共模电压。由于电路的总电流是由尾(tail)电流金属氧化物半导体(M0S)Mcl所控制，因此，输入端In+/In-的共模扰动(common-modedisturbance)将不会影响电路的效能。因此，全差动放大器电路10具有极高的共模噪声抑制比(common-moderejectionratio,CMRR)。然而，金属氧化物半导体Mcl会压縮电路的输出信号范围，因此不利于低压电路的操作。为了增加电路的信号输出范围，因此使用如图IB所示的伪差动(pseudo-differential)放大器电路12。图IB是传统伪差动(pseudo-differential)放大器电路示意图。伪差动放大器电路12免除了图1A的尾电流金属氧化物半导体Mcl，但是，此电路将无共模噪声抑制功能。因此，输入端111+/111-的共模噪声将会被伪差动放大器电路12放大，严重影响电路的效能。全差动放大器电路10(如图1A所示)及伪差动放大器电路12(如图1B所示)的操作将在以下段落依序说明。请参阅图2所示，是使用全差动放大器的切换电容式电路的操作示意图。使用全差动放大器104的切换电容式电路20的操作。在这里仅考虑共模电压扰动(AV。J，不考虑其他交流信号。在取样相位(samplephase)时(如图2的左端所示)，共模电压扰动(AV。J被两个电容C取样。在放大相位(amplifyphase)时(如图2的右端所示)，由于有共模反馈电路(CMFB)的关系，因此输出共模电压会维持于V。m。根据电荷守恒原理，可以得到如图2所示的放大器104输入端的共模电压V,。输入共模电压扰动(AV。J会反映到电压V,。然而，只要放大器104具有足够大的输入共模范围，将可容许此共模电压扰动(AV。J的漂移。请参阅图3所示，是使用伪差动放大器的切换电容式电路的操作示意图。使用伪差动放大器124的切换电容式电路30的操作。由于伪差动放大器124并无共模反馈电路(CMFB)，所以其输出缺少一强制力量以控制其输出位准。因此，电路30会对于输入共模电压扰动(AV。J产生二倍的共模增益，其中，共模增益和差模增益是相同的。一旦电路30应用于串联电路中，如图4所示，是传统管路式模拟数字转换器示意图，管路式模拟数字转换器(pipelinedanalog-to-digitalconverter)，由于每一级具有二倍的共模增益，因此后4级电路将会饱和掉，电路将会脱离正常操作。上述管路式模拟数字转换器的细节可参考同一申请人的另一专利申请案中(题为「适用于管路式或循环式模拟数字转换器的前后级解析度可调的共享运算放大器技术」)。上述伪差动切换电容式电路需要一有效稳定共模电压的电路机制，才能够在低压制程下维持足够大的信号振幅。目前文献中有数种方法可达到此目的，分别介绍如下。—、共模反馈电路(CMFB)最直观的的方式便是采用全差动电路常用的共模反馈电路(CMFB)以稳定输出共模电压。请参阅图5所示，是使用共模反馈电路的伪差动切换电容式电路示意图。使用共模反馈电路102的伪差动切换电容式电路50，其为图3的放大相位的示意图。由于共模反馈的关系，输出共模位准可维持在理想的共模电压Vcm。由于没有尾电流源，因此任何的输入共模电压扰动(AV。J将会造成电路50的电流变化，导致电路效能随着输入共模电压而变化，造成电路效能严重衰减。二、差动浮接取样(differentialfloatingsampling,DFS)机制伪差动切换电容式电路之所以会产生放大共模增益，其主要原因在取样相位时，电容会取样到输入共模电压扰动(AV。m)。当电容C大小相同，如此，将会有2xCxAV。m的共模电压变化电荷被电容取样，造成二倍的共模增益。若能减少电容对共模电压扰动(AVM)取样，将可减少共模增益，减轻共模电压变化对于电路的影响程度。此目的的达到可使用图6的差动浮接取样(DFS)电路60，图6是差动浮接取样(DFS)电路示意图。其揭露于J.Li及U.K.Moon，"A1.8-V67_mW10_bitl00MS/spipelinedADCusingtime-shiftedCDStechnique,"IEEEJ.Solid—StateCircuits,vol.39，pp.1468—1476，S印.2004。电路60在正、负路径使用两个单端放大器602A/602B，其功能和图3相似。不同的是，在取样相位时(主动V1)，电容CI及C4的上板(连接至放大器602A/602B的输入端)经由V1控制开关而接收共模电压，而电容C2及C3的上板则因虚线所示的浮接开关形成浮接状态。一旦有输入共模电压扰动(AV。J时，只有电容C1或C4会取样到共模电压变化电荷(1xCxAV。J，而电容C2或C3由于上板处于浮接状态，因而越过(bypass)输入共模电压扰动。藉此，电路60的共模增益将为一，不会放大输入共模电压扰动。差动浮接取样(DFS)电路60不需使用额外的主动电路(例如共模反馈电路)，因而可以减少电路的功率消耗。但是，电路60当中的开关会造成电荷注入(chargeinjection)效应，造成额外的共模电压漂移。当电路60应用于如管路式模拟数字转换器(如图4所示)的串联电路中，后级电路将会存在极大的共模电压漂移，造成电路效能衰减。三、共模前馈(common-modefeed-forward,CMFF)机制请参阅图7A所示，是共模前授(CMFF)电路示意图。共模前馈(CMFF)电路70，其稳定概念类似于图6，但可进一步使共模增益降为0。图7A至图7C揭露于T.Ueno，T.Ito等人，"A1.2V，24mW/ch，10bit，80MSample/spipelinedA/Dconverters,"Proc.OfCICC，pp.501-504，S印.2006。图7B是图7A的共模侦测器的详细电路图，图7C是图7B的模拟加/减法器的详细电路图。使用共模(CM)侦测器702感测输入共模电压，然后藉由一个模拟加/减法器704将共模电压扰动反映至电容的上板。如此，将不会有任何的共模电压扰动(AV)被电容取样，且电路70将不会有任何的共模增益，可更有效消除电路的共模电压漂移问题。然而，电路70仍然存在有因开关的电荷注入(chargeinjection)效应造成共模电压漂移的问题。请参阅图7B所示，是图7A的共模侦测器702的详细电路图，而图7C则是图7A的模拟加/减法器704的详细电路图。模拟加/减法器704为二级放大器，其中第一级电路7041为四个输入的单端放大器，而第二级7042则为共源极放大器。模拟加/减法器704采用米勒(Miller)补偿法进行频率补偿。电路704的输出和输入接成单增益放大器，电路的开回路增益将影响模拟加/减法器704的精确度。由于CMFF电路70没有使用反馈控制以降低电路的共模电压，因此，模拟加/减法器704的有限增益误差及稳定误差(settlingerror)仍会被电路70所放大。为了减低共模电压误差，必须设法增加模拟加/减法器704的开回路增益和频宽，但是如此将会消耗较大的功率。由此可见，上述现有的伪差动切换电容式电路的共模稳定技术在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的伪差动切换电容式电路，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。鉴于上述伪差动切换电容式电路的共模稳定先前技术的缺点，因此本发明提出了一种新颖的技术，以有效降低因电荷注入(chargeinjection)效应造成的共模电压漂移。
发明内容本发明的目的在于，克服现有的伪差动切换电容式电路的共模稳定技术存在的缺陷，而提供一种新型结构的伪差动切换电容式电路，所要解决的技术问题是使其利用积分形式技术，大幅降低因电荷注入(chargeinjection)效应造成的共模电压漂移，非常适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种伪差动切换电容式电路，其包含一差动浮接取样(DFS)电路，其具有伪差动架构且共模增益值为一，该差动浮接取样(DFS)电路具有一差动正输入(Vin+)及一差动负输入(Vin-)，并具有一差动正输出(V。ut+)及一差动负输出(V。ut-);以及一积分器，电性耦接至该差动正输出及该差动负输出，该积分器藉由侦测该差动正输出(V。ut+)及该差动负输出(V。ut-)的共模电压扰动而返馈积分输出至该差动浮接取样(DFS)电路，藉此可稳定该差动正输出(V。ut+)及该差动负输出(V。ut-)的输出共模位准于一预期位准。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的伪差动切换电容式电路，其中所述的积分器包含一积分放大器，具有一正输入及一负输入；一第一取样电容及一第二取样电容，其互相电性并联；以及一积分电容，连接于该积分放大器的输出及该负输入之间；其中上述的积分放大器经由开关连接至该第一取样电容及该第二取样电容。前述的伪差动切换电容式电路，其中所述的积分器在积分相位(UU)时进行积分并将该积分放大器的输出返馈至该差动浮接取样(DFS)电路，因而形成一共模负反馈回路，用以调整该差动正输出(V。ut+)及该差动负输出(v。ut-)。前述的伪差动切换电容式电路，其中所述的积分器在积分器取样相位(V2)时，侦测该差动正输出(V。ut+)及该差动负输出(v。ut-)的共模电压扰动。前述的伪差动切换电容式电路，其中所述的积分器更包含积分相位(UU)控制开关，及包含积分器取样相位(V2)控制开关。前述的伪差动切换电容式电路，当处于积分相位时，该第一取样电容及该第二取样电容经由该积分相位(Vl)控制开关而连接至共模电压，并经由该积分相位(Vl)控制开关而连接至该积分放大器的负输入。前述的伪差动切换电容式电路，当处于积分器取样相位时，该第一及第二电容经由该取样相位(V2)控制开关而分别连接至该差动正输出(V。ut+)及该差动负输出(V。ut-)，并经由该取样相位(V2)控制开关而连接至该积分放大器的正输入。前述的伪差动切换电容式电路，其中所述的差动浮接取样(DFS)电路包含一正路径，包含一第一单端放大器、一第一电容及一第二电容，其中该第一电容及第二电容互为电性并联；以及一负路径，包含一第二单端放大器、一第三电容及一第四电容，其中该第三电容及第四电容互为电性并联；其中上述积分放大器的输出经由该积分相位(Vl)控制开关而连接至该第一单端放大器及该第二单端放大器的输入，且该第一单端放大器及该第二单端放大器的输出分别提供该差动正输出(V。ut+)及该差动负输出(v。ut-)。前述的伪差动切换电容式电路，在取样相位时，上述的第一电容连接于该差动正输入(Vin+)及该积分器的输出之间；在放大相位时，该第一电容的下板连接至该差动正输出(V。ut+);以及该第二电容经由该积分相位(UU)控制开关及该取样相位(V2)控制开关而电性连接于该差动正输入(Vin+)及该第一单端放大器的输入之间，其连接型态如下在取样相位时，该第二电容的下板连接至该差动正输入(Vin+)，且该第二电容的上板为浮接；在放大相位时，该第二电容的下板连接至参考电压，且该第二电容的上板连接至该第一单端放大器的输入。前述的伪差动切换电容式电路，在取样相位时，上述的第四电容连接于该差动负输入(Vin_)及该积分器的输出之间；在放大相位时，该第四电容的下板连接至该差动负输出(V。ut-);以及该第三电容经由该积分相位(UU)控制开关及该取样相位(V2)控制开关而电性连接于该差动负输入(Vin_)及该第二单端放大器的输入之间，其连接型态如下在取样相位时，该第三电容的下板连接至该差动负输入(Vin-)，且该第三电容的上板为浮接；在放大相位时，该第三电容的下板连接至参考电压，且该第三电容的上板连接至该第二单端放大器的输入。本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种伪差动切换电容式电路，使用差动浮接取样(DFS)技术使得伪差动切换电容式电路的增益值为一，因而越过(bypass)输入共模电压扰动。藉此，输入共模扰动及因电荷注入效应所造成的共模误差可以在切换电容式电路的输出端被感测到。使用积分器以感测总输出共模扰动，并返馈积分输出至该使用差动浮接取样(DFS)技术的伪差动切换电容式电路，藉此可稳定输出共模位准于一要求位准。当处于放大相位(V2)时，积分器侦测差动正输出(v。ut+)及负输出(v。ut-)的共模电压扰动。当处于取样相位(m)时，积分器进行积分并将积分放大器的输出返馈至该切换电容式电路，因而形成一共模负反馈回路，用以调整差动正输出(V。ut+)及负输出(v。ut-)。借由上述技术方案，本发明伪差动切换电容式电路至少具有下列优点及有益效果本发明应用伪差动切换电容式电路的共模稳定技术，特别是积分形式技术，可以大幅降低因电荷注入(chargeinjection)效应造成的共模电压漂移。综上所述，本发明是有关于一种使用积分形式共模电压稳定技术的伪差动切换电容式电路。使用差动浮接取样(DFS)技术的伪差动切换电容式电路的增益值为一。积分器电性耦接至差动浮接取样(DFS)电路的差动正/负输出(V。ut+A。ut-)，且积分器藉由侦测差动正输出(V。ut+)及负输出(V。ut-)的共模电压扰动而返馈积分输出至差动浮接取样(DFS)电路，藉此可稳定差动正输出(V。ut+)及负输出(V。ut-)的输出共模位准于一预期位准。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。图IA是传统全差动(fullydifferential)放大器电路示意图。图IB是传统伪差动(pseudo-differential)放大器电路示意图。图2是使用全差动放大器的切换电容式电路的操作示意图。图3是使用伪差动放大器的切换电容式电路的操作示意图。图4是传统管路式模拟数字转换器示意图。图5是使用共模反馈电路的伪差动切换电容式电路示意图。图6是差动浮接取样(DFS)电路示意图。图7A是共模前授(CMFF)电路示意图。图7B是图7A的共模侦测器的详细电路图。图7C是图7B的模拟加/减法器的详细电路图。图8是本发明较佳实施例的伪差动(pseudo-differential)切换电容式电路，其使用积分形式共模电压稳定(IB-CMS)技术的示意图。10:全差动放大器电路12:伪差动放大器电路20:全差动放大器切换电容式电路30:伪差动放大器切换电容式电路50:伪差动切换电容式电路60:差动浮接取样(DFS)电路70:共模前馈电路(CMFF)80:伪差动切换电容式电路102:共模反馈电路(CMFB)104:全差动放大器124:伪差动放大器602A、602B:放大器702:共模(CM)侦测器704:模拟加/减法器802:差动浮接取样(DFS)电路804:积分器7041:(第一级)四输入的单端放大器7042:(第二级)共源极放大器8021:第一单端放大器8022:第二单端放大器8040:积分放大器In+、In_:输入0ut+、0ut_:输出Mcl:尾电流金属氧化物半导体AV。m:共模电压扰动V一共模电压V,:放大器输入端的共模电压C:电容C1、C2、C3、C4:电容V2:放大相位控制信号Vl:取样相位控制信号Vin+:正输入V。ut+:正输出V^参考电压Vin-:负输入V。ut-:负输出Vb:输入偏C。积分电容Cu、Ci2:取样电容cmi:积分放大器的输出具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的伪差动切换电容式电路其具体实施方式、结构、特征及其功效，详细说明如后。有关本发明的前述及其他技术内容、特点及功效，在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。请参阅图8所示，是本发明较佳实施例的伪差动(pseudo-differential)切换电容式电路，其使用积分形式共模电压稳定(IB-CMS)技术的示意图。本发明较佳实施例的伪差动(pseudo-differential)切换电容式电路80，其使用积分形式共模电压稳定(integrator-basedcommon-modestabilization,IB-CMS)技术。在本实施例中，电路80包含一使用差动浮接取样(DFS)技术的伪差动切换电容式电路802及一积分器804。控制信号Vl代表取样相位控制信号，亦即，主动的Vl表示电路80正处于取样相位。另一控制信号V2代表放大相位控制信号，亦即，主动的V2表示电路80正处于放大相位。一般来说，取样相位控制信号Vl及放大相位控制信号V2可以为不互相重叠的方波。上述的使用差动浮接取样(DFS)技术的伪差动切换电容式电路802，包含一正路径及一负路径。在正路径中，第一单端放大器8021的输入端电性耦接至第一电容Cl及第二电容C2的第一端，且此电容C1/C2互为电性并联。在本实施例中，"电性(electrically)"一词是指二元件/二端点藉由导线直接相连，或是经由开关而间接连接在一起，其连接关系可由图式及说明描述得知。第一放大器8021的输出端提供正输出V。ut+。第一电容C1及第二电容C2的二端电性连接至正输入Vin+。第一电容C1经由Vl、V2控制开关而电性连接于正输入Vin+与第一单端放大器8021的输入端之间，其连接状态如下在取样相位时，第一电容Cl直接连接于正输入Vin+与积分器804的输出端(cmi)之间；在放大相位时，第一电容C1的下板连接至正输出V。ut+，且第一电容C1的上板与积分器804的输出端(cmi)分离。第二电容C2经由Vl、v2控制开关而电性连接于正输入Vin+与第一放大器8021的输入端之间，其连接状态如下在取样相位时，第二电容C2的下板连接至正输入Vin+，而上板则为浮接，其表示该节点不具有直流路径；在放大相位时，第二电容C2的下板连接至参考电压^，且上板连接至第一单端放大器8021的输入端。在负路径中，第二单端放大器S022、第三电容C3及第四电容C4的连接状态类似于第一单端放大器8021、第二电容C2及第一电容Cl。亦即，第二单端放大器8022的连接类似于第一单端放大器8021，第三电容C3的连接状态类似于第二电容C2，且第四电容C4的连接状态类似于第一电容Cl。上述元件的连接状态如下表1所述。表1<table>tableseeoriginaldocumentpage10</column></row><table>换言之，在取样相位时(主动u;l)，第一电容Cl及第四电容C4(经由控制开关)取样输入共模扰动，而第二电容C2及第三电容C3的上板因为虚线所示的浮接开关的缘故处于浮接状态。第一电容C1或第四电容C4将取样共模电压扰动(AV。J，因而取样到共模电压变化电荷(lxCxAVj，而浮接的第二电容C2或第三电容C3则不会取样到电荷。因此，电路80的增益值为一，因而输入共模电压扰动将不会被放大。DFS电路802类似于图6的电路60，不需使用额外的主动电路(例如共模反馈电路)，因而可以减少电路的功率消耗。如图6所述，开关会造成电荷注入(chargeinjection)效应，造成额外的共模电压漂移。积分器804，在本实施例中是作为一非反向积分器，用以克服电荷注入效应。积分器804具有二输入，其分别连接至DFS电路802的输出V。ut+及V。ut-。积分放大器8040的负输入端经由V1控制开关而连接至并联的取样电容Cu及Ci2，而积分放大器8040的正输入端则接收输入偏压Vb并经由v2控制开关而连接至并联的取样电容Cu及C^。再者，负输入端经由积分电容Ci3连接至输出(cmi)。积分放大器8040的输出(cmi)经由uU控制开关连接至放大器8021/8022的输入端。在积分器取样相位时(主动V2)，积分器804经由ur2控制开关而连接至DFS电路802，用以侦测输出端V。ut+、V。ut-的共模电压扰动，其包含输入共模扰动及DFS电路802因电荷注入效应所造成的共模误差。此时，取样电容Cu及C^的下板连接至DFS电路802，而上板则连接至放大器8040的正输入端。在积分相位时(主动V1)，取样电容Cn及Ci2的下板连接至共模电压V。m，其为DFS电路802的要求输出共模电压，而上板则共同连接至放大器8040的负输入端。此时，积分器804进行共模扰动积分，并将输出电压cmi返馈至第一电容Cl及第四电容C4的上板，因而形成一共模负反馈回路。由于积分器804具有电荷累积的特性，因而可以逐步调整输出电压v。ut+/v。ut-，使输出共模位准稳定在理想的共模位准。上述元件的连接关系如下表2所示。表2<table>tableseeoriginaldocumentpage11</column></row><table>在设计积分器804时，有一些重点需要注意取样电容Cu、Ci2以及积分电容Ci3必须妥善选择，才能够确保系统稳定。一般来说，取样电容Cn、Ci2必须小于积分电容Ci3。放大器8040电路增益将会影响稳定后的输出端V。ut+/V。ut_的共模电压，过小的增益将会增加共模误差。实际上，根据电路模拟结果显示，20dB的积分放大器增益将只会造成30mV的输出共模电压误差，此误差将可被容许。当上述的反馈控制机制应用于串联电路架构时，由于每级均有本发明的反馈调整机制，因此，可控制每级的共模误差都只是仅因积分放大器所造成的误差，如此可仅使用单级放大器来实现积分器804。根据本实施例，积分器804可以仅使用一个单级、低增益、低消耗功率的放大器。和前述图7A相比，本实施例积分器804的消耗功率远低于共模前馈电路(CMFF)70的模拟加/减法器704。再者，本实施例积分器804只有一个电容会取样积分器的输出电压(因此增益值为一)，而共模前馈电路(CMFF)70则有两个电容会取样模拟加/减法器704的输出电压。因此，积分器804的负载及功率消耗亦可大幅降低。本实施例因此可以大幅降低因电荷注入(chargeinjection)效应造成的共模电压漂移。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。权利要求一种伪差动切换电容式电路，其特征在于其包含一差动浮接取样电路，其具有伪差动架构且共模增益值为一，该差动浮接取样电路具有一差动正输入及一差动负输入，并具有一差动正输出及一差动负输出；以及一积分器，电性耦接至该差动正输出及该差动负输出，该积分器藉由侦测该差动正输出及该差动负输出的共模电压扰动而返馈积分输出至该差动浮接取样电路，藉此稳定该差动正输出及该差动负输出的输出共模位准于一预期位准。2.根据权利要求1所述的伪差动切换电容式电路，其特征在于其中所述的积分器包含一积分放大器，具有一正输入及一负输入；一第一取样电容及一第二取样电容，其互相电性并联；以及一积分电容，连接于该积分放大器的输出及该负输入之间；其中上述的积分放大器经由开关连接至该第一取样电容及该第二取样电容。3.根据权利要求2所述的伪差动切换电容式电路，其特征在于其中所述的积分器在积分相位时进行积分并将该积分放大器的输出返馈至该差动浮接取样电路，因而形成一共模负反馈回路，用以调整该差动正输出及该差动负输出。4.根据权利要求3所述的伪差动切换电容式电路，其特征在于其中所述的积分器在积分器取样相位时，侦测该差动正输出及该差动负输出的共模电压扰动。5.根据权利要求4所述的伪差动切换电容式电路，其特征在于其中所述的积分器更包含积分相位控制开关，及包含积分器取样相位控制开关。6.根据权利要求5所述的伪差动切换电容式电路，其特征在于当处于积分相位时，该第一取样电容及该第二取样电容经由该积分相位控制开关而连接至共模电压，并经由该积分相位控制开关而连接至该积分放大器的负输入。7.根据权利要求6所述的伪差动切换电容式电路，其特征在于当处于积分器取样相位时，该第一取样电容及该第二取样电容经由该取样相位控制开关而分别连接至该差动正输出及该差动负输出，并经由该取样相位控制开关而连接至该积分放大器的正输入。8.根据权利要求7所述的伪差动切换电容式电路，其特征在于其中所述的差动浮接取样电路包含一正路径，包含一第一单端放大器、一第一电容及一第二电容，其中该第一电容及第二电容互为电性并联；以及一负路径，包含一第二单端放大器、一第三电容及一第四电容，其中该第三电容及第四电容互为电性并联；其中上述积分放大器的输出经由该积分相位控制开关而连接至该第一单端放大器及该第二单端放大器的输入，且该第一单端放大器及该第二单端放大器的输出分别提供该差动正输出及负输出。9.根据权利要求8所述的伪差动切换电容式电路，其特征在于在取样相位时，上述的第一电容连接于该差动正输入及该积分器的输出之间；在放大相位时，该第一电容的下板连接至该差动正输出；以及该第二电容经由该积分相位控制开关及该取样相位控制开关而电性连接于该差动正输入及该第一单端放大器的输入之间，其连接型态如下在取样相位时，该第二电容的下板连接至该差动正输入，且该第二电容的上板为浮接；在放大相位时，该第二电容的下板连接至参考电压，且该第二电容的上板连接至该第一单端放大器的输入。10.根据权利要求9所述的伪差动切换电容式电路，其特征在于在取样相位时，上述的第四电容连接于该差动负输入及该积分器的输出之间；在放大相位时，该第四电容的下板连接至该差动负输出；以及该第三电容经由该积分相位控制开关及该取样相位控制开关而电性连接于该差动负输入及该第二单端放大器的输入之间，其连接型态如下在取样相位时，该第三电容的下板连接至该差动负输入，且该第三电容的上板为浮接；在放大相位时，该第三电容的下板连接至参考电压，且该第三电容的上板连接至该第二单端放大器的输入。全文摘要本发明是有关于一种伪差动切换电容式电路，其包含一差动浮接取样电路，其具有伪差动架构且共模增益值为一，该差动浮接取样电路具有一差动正输入及一差动负输入，并具有一差动正输出及一差动负输出；以及一积分器，电性耦接至该差动正输出及该差动负输出，该积分器藉由侦测该差动正输出及该差动负输出的共模电压扰动而返馈积分输出至该差动浮接取样电路，藉此稳定该差动正输出及该差动负输出的输出共模位准于一预期位准。本发明应用伪差动切换电容式电路的共模稳定技术，特别是积分形式技术，可以大幅降低因电荷注入效应造成的共模电压漂移。文档编号H03F3/45GK101753104SQ20081018292公开日2010年6月23日申请日期2008年12月5日优先权日2008年12月5日发明者张顺志,林进富,黄志豪申请人:承景科技股份有限公司;财团法人成大研究发展基金会