专利名称：在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器的制作方法
技术领域：
本发明涉及西格玛-德尔塔调制器、具有西格玛-德尔塔调制器的数模转换器以 及信号转换方法。
背景技术：
西格玛-德尔塔(Σ Δ )调制器被用于模数转换器(ADC)。US6404368在图3以及所附文字中公开了用于过采样型ADC中的Σ Δ调制器，其包括与数字 Σ Δ调制器耦接的模拟Σ Δ调制器。模拟Σ Δ调制器包括将一位反馈信号转换为模拟 信号的数模转换器(DAC)、对从DAC传来的输出信号与模拟输入信号之差进行计算的模拟 加法器或减法器。模拟Σ Δ调制器还具有模拟积分器，其对从模拟加法器或减法器传来的 输出信号进行积分，以及第一数字转换器，其将从模拟积分器传来的输出信号转换为数字 信号。数字Σ △调制器包括数字加法器或减法器，其计算从第一数字转换器传来的输出 信号与一位反馈信号之差；数字积分器，其对从数字加法器或减法器传来的输出信号进行 积分；第二数字转换器，其将从数字积分器传来的输出信号转换为一位数字信号；以及延 时元件，其将从第二数字转换器传来的一位数字信号进行延时并将如此延时后的信号作为 一位反馈信号进行反馈。由于传送到模拟调制器的反馈信号是一位信号，因此可以减小由 DAC的非线性误差导致的失真。
发明内容
根据本公开的第一方面，提供了一种西格玛-德尔塔调制器，包括求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数 字化；数字滤波器，耦接于所述多位数字转换器的输出端；以及反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号 提供到所述求和级，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其 它反馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。根据本公开的第二方面，提供了一种信号转换方法，包括产生作为输入信号和反馈信号之差的误差信号；对所述误差信号滤波；利用多位数字转换器将滤波后的误差信号数字化；利用数字滤波器对数字化并且滤波后的误差信号滤波；以及从所述数字滤波器的输出产生反馈信号，
其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其它反馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。多位数字转换器的使用有助于减小量化噪声，并且具有更少位的反馈有助于减小 会在反馈路径中出现的非线性误差。上文所述现有技术的Σ Δ调制器对于模拟Σ Δ调制器和数字Σ Δ调制器具有 独立的反馈环路。与之相反，本发明除了将数字滤波器的输出端耦接到求和级的反馈路径 以外，没有反馈路径将数字滤波器的输出端耦接到数字滤波器的输入端。换言之，本发明的 Σ Δ调制器仅具有单个反馈路径，该反馈路径是将数字滤波器的输出端耦接到求和级的 反馈路径。这表明很少或根本没有必要进行多环路稳定性分析。因此，无论环路滤波器被 布置为一阶滤波器还是高阶滤波器，都可以更容易地为Σ Δ调制器的稳定操作设计或调 节环路滤波器。根据本公开的第三方面，提供了一种西格玛-德尔塔调制器，包括求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数 字化；数字滤波器，耦接于所述多位数字转换器的输出端；以及反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号 提供到所述求和级，所述反馈信号具有比所述多位数字转换器产生的位数更少的位，其中所述数字滤波器在所述西格玛_德尔塔调制器的通带中具有大于1的阶次。根据本公开的第四方面，提供了一种信号转换方法，包括产生作为输入信号和反馈信号之差的误差信号；对所述误差信号滤波；利用多位数字转换器将滤波后的误差信号数字化；利用数字滤波器对数字化并且滤波后的误差信号滤波；以及从所述数字滤波器的输出信号产生反馈信号，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位；并且其中所述数字滤波器在所述西格玛_德尔塔调制器的通带中具有大于1的阶次。通过在多位数字转换器之后提供具有大于1的阶次的数字滤波器，该数字滤波器 可以具有在Σ Δ调制器的通带之内和之外的增益差，该增益差足以提供反馈信号中的改 善的量化噪声抑制。而且，剩下的量化噪声与输入信号相关性较小。这表明剩下的噪声不 倾向于集中在输入信号中的主要频率中，表明在所关心的频率处的输出具有更小失真。这 可以应用于Σ Δ调制器中，或者可以应用于能够通过在大噪声源前面提供增益来抑制该 大噪声源的任何反馈型的调制器中。如在第一方面中那样，使用多位数字转换器有助于减小量化噪声。具有更少位的 反馈有助于减小非线性误差。—些实施例中的附加特征是数字滤波器的频率响应在所述西格玛_德尔塔调制 器的通带之外具有实质平坦的增益曲线。平坦的增益的显著效果是对环路滤波器的特性具 有很少或根本没有影响。这表明很少或根本没有必要改变传统环路滤波器以适应数字滤波器和具有更少位的反馈信号。这可以使性能增强，而很少有或根本没有重新设计和优化环 路滤波器的负担。否则，这会是很重的负担，例如在存在比如滤波器系数之类多重调节的情 况下，以及在不增加非稳定性而耗时地进行调节的情况下，或由于其它原因。此外，在一些 情况中，通过提供平坦的增益特性，可以节省重新设计、制造和再测试的成本，或者可以使 环路滤波器的设计做得更简单或更有效。一些实施例中的附加特征是数字滤波器在所述西格玛_德尔塔调制器的通带之 内和之外的增益差大于或等于201og1Q ((2M) / (2Z-1)) dB，其中y是反馈信号的位数，ζ是 多位数字转换器的位数。这可以提供改善的量化噪声抑制。一些实施例中的附加特征是环路滤波器 和数字滤波器的组合的频率响应在所述 西格玛_德尔塔调制器的通带之外具有一阶衰减的增益。这可以提供西格玛_德尔塔调制 器环路的稳定性。任何附加特征都可以相互结合并且可以与任一方面结合。对于所属领域技术人 员，尤其是覆盖了其它现有技术的领域中的技术人员而言，本发明的其它有点是显而易见 的。可以在不脱离本发明权利要求的情况下做出多种改型和修改。应当注意，并不意在从 根据本公开第三方面的西格玛-德尔塔调制器以及根据本公开第四方面的信号转换方法 中排除对数字滤波器实施反馈的可能性。
现在参考附图仅以示例的方式描述优选实施例，其中图1是连续时间Σ Δ调制器的框图，图2是连续时间Σ Δ调制器的框图，其中对数字转换器进行线性建模，图3是用于图1的调制器或用于本发明的实施例中的示例模拟环路滤波器的框 图，图4示出了图1的调制器的环路滤波器传递函数(H)、噪声传递函数(NFT)和信号 传递函数(STF)，图5示出了采用图3的滤波器的四阶Σ Δ调制器对全标度输入信号的仿真频率 响应，图6示出了作为用于比较的两个替代方案的1位和5位调制器输出信号，图7示出了作为用于比较的两个替代方案的四阶1位Σ Δ调制器和四阶5位Σ Δ 调制器的输出频谱，图8示出了根据本发明的一个实施例的Σ Δ调制器结构，图9示出了图8的Σ Δ调制器结构的线性模型，图10示出了用于实施例中的示例滤波器频率响应特性的曲线，图11示出了另一实施例，其示出了具有调制器和附加的数字滤波器的转换器，图12示出了传统调制器的输出频谱和具有五阶五位Σ Δ调制器的本发明实施例 的输出频谱。
具体实施例方式为了介绍实施例，将讨论已知的Σ Δ调制器(诸如可用于ADC的Σ Δ调制器)的操作。采用Σ Δ调制器的ADC(将称其为Σ AADC)在允许以少量功耗接收高动态范围 信号的方面可以提供性能优势。只有能够高效地执行跟随于Σ Δ调制器之后的数字滤波 器时，才能使利用这种Σ AADC的功率优势最大化。Σ Δ调制器的高过采样输出对数字域 设置了额外的处理负担，导致能耗增大。ADC(1位ADC/DAC和滤波器)的模拟侧可以相对简 单。数字侧执行滤波和抽取(decimation)，并降低ADC成本以满足实际生产。Σ Δ调制器的操作原理是公知的。概括地说，把输入模拟信息信号馈送到包含连 续时间模拟滤波器(诸如用于噪声整形的积分器)的反馈环路，该连续时间模拟滤波器跟 随有对信号采样的数字转换器和使用了 DAC的反馈环路。Σ △调制器的输出信号是高过 采样速率的位流。可选地，可以将过采样位流馈送到后续的数字处理，该数字处理通过抽取 和数字滤波将位流转换为该信息信号的较低速率表示，以提供具有更多位的值的流和更低 的采样频率。过采样频率被设置为kfs，这里4是奈奎斯特采样频率，k是过采样比。过采 样使本底噪声(noise floor)下降到相同带宽。频率范围0至fs中的信噪比(SNR)与之 前相同，然而噪声能量已经扩展到更宽频率范围。Σ ΔADC通过 跟随具有后续数字滤波的1 位ADC充分利用了该效应。图11中示出了下文所述的具有这种后续数字滤波器SF的本发 明实施例的示例。因为该后续数字滤波器去除了大多数噪声，所以RMS噪声减小。该操作 使Σ AADC能够以低分辨率数字转换器实现宽动态范围。通过加入作为输入信号与反馈信 号之差的误差电压，具有积分器功能形式的环路滤波器用作其输入信号的低通滤波器。大 多数量化噪声被促使进入更高的频率，在此通过数字滤波将其。过采样和积分改变的不是总噪声功率，而是噪声功率的分布。后续数字滤波器可以使1位数字流平均，提高ADC分辨率，并去除所关心的频带之 外的量化噪声。其确定信号带宽、整定时间和阻带抑制度。后续数字滤波器处在Σ Δ调制 器之后，并且不应当将其与下文所述的Σ Δ调制器的数字滤波器相混淆。在图1中以参考 的目的示出了说明Σ Δ调制器100的一些特征的比较示例。Σ Δ调制器100包括用于接 收输入信号X的模拟输入端15、模拟环路滤波器20、采样频率为fs的多位数字转换器30、 用于提供输出信号Y的数字输出端17、用于计算量化信号的模拟表示的反馈DAC 40、以及 用于计算作为输入信号X与量化信号之差的误差信号的求和级。向Σ Δ调制器100应用 采样频率fs = kX 2 X fBW，这里fBW是信号带宽。过采样比k表示该采样频率是奈奎斯特定 义的采样频率的多少倍。为了具有高信噪比，数字转换器30应当具有高分辨率。为了计算量化信号的模拟表示，DAC 40应当具有与数字转换器30相同的分辨率。 遗憾的是，因为反馈中的非线性，实际上很难提供具有足够线性度的这种DAC 40。DAC 40 的量化噪声可以折返到信号带宽中，这减小了最大信噪失真比(SDNR)。此外，DAC 40中的 非线性还会导致输入信号的谐波失真。图1的Σ Δ调制器100可以通过图2所示的方案来建模，其中数字转换器30由 具有噪声N和增益C (其代表数字转换器的增益)的量化噪声源代替。根据该模型，传递函 数可以计算为r =^iv(1)
l+C.H 1+C.H其中H是环路滤波器20的传递函数。对于环路滤波器20，假设为以积分器实现 的低通滤波器，其对低频率具有非常高的增益并且对较高的频率具有一定阶次的衰减。在低频处，由于环路滤波器20的高增益，以系数1将输入端15处的信号X放大并送到输出端 17，并且以该增益来抑制量化噪声。在高频处，环路滤波器20具有低增益，并且噪声以环路 滤波器的阶次增加。这是任意选择的Σ Δ转换器。它可以具有任意阶次和任意位数。在图3中，以示例方式示出了四阶环路滤波器的框图。这可以用在本发明的实施 例中，比如图8的实施例。可以利用模拟电路或数字电路来实现。第一积分器70后面跟随 第一限幅电路80。第一限幅电路80的输出被具有增益ai的第一放大器90放大。第一限 幅电路80的输出还沿着串联耦接的其它积分器72、74、76和限幅电路82、84、86的链馈送。 在每一级，每个限幅电路82、84、86的输出被馈送到具有各自增益a2、a3和a4的各个放大器 92、94、96。放大器90、92、94、96的输出由求和级98相加来提供环路滤波器20的总输出。 可以通过改变该链中的积分器数量来提供其它阶次的滤波器。对于高频，前馈增益系数a2、a3和a4将环路传递函数减小到一阶以确保环路稳定 性。实施限幅电压来确保大幅度输入信号的稳定。在图4中，一起示出了四阶环路滤波器20的传递函数H(三条线中上面的那条 线)，闭环信号传递函数(STF，三条线中的中间那条线)和噪声传递函数(NTF，三条线中下 面的那条线)。STF和NTF定义如下
权利要求
一种西格玛 德尔塔调制器，包括求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数字化；数字滤波器，耦接于所述多位数字转换器的输出端；以及反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号提供到所述求和级，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其它反馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。
2.如权利要求1所述的西格玛_德尔塔调制器，所述数字滤波器在所述西格玛_德尔 塔调制器的通带中具有大于1的阶次。
3.一种西格玛-德尔塔调制器，包括求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数字化；数字滤波器，耦接于所述多位数字转换器的输出端；反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号提供 到所述求和级，所述反馈信号具有比所述多位数字转换器产生的位数更少的位，其中所述数字滤波器在所述西格玛-德尔塔调制器的通带中具有大于1的阶次。
4.如权利要求2或3所述的西格玛-德尔塔调制器，其中所述数字滤波器的频率响应 在所述西格玛_德尔塔调制器的通带之外具有实质平坦的增益。
5.如权利要求4所述的西格玛-德尔塔调制器，其中所述数字滤波器在所述西格 玛_德尔塔调制器的通带之内和之外的增益差大于或等于201og1Q ((2y-l) / (2Z-1)) dB，其中 y是所述反馈信号的位数，ζ是所述多位数字转换器的位数。
6.如前述任一权利要求所述的西格玛-德尔塔调制器，其中所述环路滤波器和所述数 字滤波器的组合的频率响应在所述西格玛_德尔塔调制器的通带之外的增益具有一阶衰 减。
7.如前述任一权利要求所述的西格玛-德尔塔调制器，包括1位数字转换器，其耦接于 所述数字滤波器的输出端，用于产生作为1位反馈信号的反馈信号。
8.如权利要求7所述的西格玛-德尔塔调制器，所述1位数字转换器配置来反馈所述 数字滤波器的输出的最高有效位。
9.如前述任一权利要求所述的西格玛-德尔塔调制器，其中所述反馈路径包括数模转 换器。
10.如前述任一权利要求所述的西格玛_德尔塔调制器，所述环路滤波器包括连续时 间滤波器、开关电容滤波器和数字滤波器中的任一个。
11.如前述任一权利要求所述的西格玛-德尔塔调制器，所述环路滤波器包括阶次大 于1的滤波器。
12.如前述任一权利要求所述的西格玛_德尔塔调制器，所述环路滤波器包括积分器。
13.如前述任一权利要求所述的西格玛_德尔塔调制器，所述环路滤波器和所述数字 滤波器具有带通幅度响应。
14.一种数模转换器，其具有前述任一权利要求所述的调制器和耦接于所述数字滤波 器的输出端的另一个数字滤波器。
15.一种信号转换方法，包括产生作为输入信号和反馈信号之差的误差信号； 对所述误差信号滤波；利用多位数字转换器将滤波后的误差信号数字化； 利用数字滤波器对数字化并且滤波后的误差信号滤波；以及 从所述数字滤波器的输出产生反馈信号，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其它反 馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。
16.一种信号转换方法，包括产生作为输入信号和反馈信号之差的误差信号； 对所述误差信号滤波；利用多位数字转换器将滤波后的误差信号数字化； 利用数字滤波器对数字化并且滤波后的误差信号滤波；以及 从所述数字滤波器的输出信号产生反馈信号，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且 其中所述数字滤波器在所述西格玛-德尔塔调制器的通带中具有大于1的阶次。
全文摘要
本发明提供一种用于ADC的西格玛-德尔塔调制器(200)，将输入信号传送到环路滤波器(20)，随后传到该调制器(200)的多位数字转换器(30)。将数字转换器(30)的输出传送到数字滤波器(50)，并且将反馈信号反馈到环路滤波器(20)，该反馈信号具有比多位数字转换器(30)产生的位更少的位。没有为数字滤波器(50)采用单独的反馈环路，从而减少了为稳定操作调节环路滤波器的需要。数字滤波器(50)在西格玛-德尔塔调制器(200)的通带中可以具有大于1的阶次。
文档编号H03M3/04GK101971502SQ200880125097
公开日2011年2月9日 申请日期2008年12月16日 优先权日2007年12月19日
发明者罗伯特·亨里库斯·玛格丽塔·范费尔德霍温 申请人:意法爱立信有限公司