具有馈通的基板及其制造方法

专利名称：具有馈通的基板及其制造方法
技术领域：
本发明涉及具有馈通(feedthrough )的基4反及其制造方法。
背景技术：
集成电路、传感器、或微型机械设备通常应用在基板上，或者 集成在基板上。为了能够外部连接集成电路，从基板的上侧到下侧 设置电传导的馈通是非常有用的。

发明内容
针对该情况，对根据权利要求1的基板、根据权利要求14的 半导体组件、以及根据权利要求17的方法进行详细说明。基板、 半导体组件和方法的其他方面以及改进或改变^皮乂人属权利要求、附 图以及i兌明书所4皮露。
具体地，基板包括半导体基板，半导体基板具有第一主面、第 二主面、以及/人第一主面延伸到第二主面的至少一个通道。至少一 个通道在第一位置具有第一横截面，在第二位置具有第二横截面。 电传导第一材料添入至少一个通道。
此外，半导体组件包括基板以及集成电if各。基板形成为相似于 上述基板。集成电路应用于基板。此外，对方法进行详细说明，其中设置有半导体基板，该半导 体基纟反具有第一主面、第二主面、以及乂人第一主面延伸到第二主面 的至少一个通道。至少一个通道在第一位置具有第一一黄截面，在第 二位置具有第二横截面。电传导第一材料添入至少一个通道。


以下描述一些实施例，这些实施例^又用于"i兌明本发明，并不是 为了以任何方式限制本发明。
图1A至图1C示意性示出基板100及其制造方法。 图2A至图2E示意性示出基板200及其制造方法。 图3A至图3D示意性示出基板300及其制造方法。 图4A至图4D示意性示出基板400及其制造方法。 图5A至图5D示意性示出基4反500及其制造方法。 图6A至图6C示意性示出基板600A、 600B、以及600C。 图7示意性示出半导体组件700。 图8示意性示出半导体组件800。 图9示意性示出半导体组件900。
具体实施例方式
以下给出对基板及其制造方法的描述。基板可以用作载体，使 得以孩i米标准或纳米标准图冲羊化的装置(例如，集成电^各或集成电光电路、传感器或微型机械设备)被保持在适当位置，和/或连接至 外界。基板可包含半导体基板，特别是硅基板、锗基板、砷化镓基 板、硅绝缘化合物基板、完全或不完全氧化的大孔硅等。由于半导 体基板固有的良好的图样化能力和电特性，半导体基板可用作具有 集成的有源元件(例如，晶体管、二极管、可移动结构元件、传感 器元件等)的载体和部件。由于高度发展的半导体处理技术，有源 元件能够以高密度集成到半导体基板中。
如果半导体基板被用作载体，它们能够容纳自身可用作载体和 /或集成有有源元件的一个或多个其他半导体基板(芯片)。芯片可 粘结或焊4妄在载体基板上，或者以相似方式固定。芯片之间或者芯 片与外界之间的电传导接触可以通过焊线、倒装芯片焊接、或者其
他实用的互连来产生。这样，半导体基板能够被用作用于产生紧密 的、高集成的"系统级封装"(SiP)组件。这些组件可用于通讯4支术、 汽车、工业、以及消费电子(例如，移动电话射频组件、汽车的基 点或其他雷达组件)领域。
使用石圭作为基板载体具有其他优点，多数集成元件同样集成到 硅中。在这种情况下，由硅制成的基板载体与安装于其上的元件具 有相同的热膨胀系数。这减小了操作期间由于热循环而引起的形成 在载体和元件之间的有害的机械应力。由于良好的图样化能力和高 度发展的半导体处理技术，半导体基板中的通道能够具有极小的横 截面。因此，能够在基板表面上产生相应于集成的半导体元件的形
体尺寸的通道密度，例3o几百nm。
对于高系统集成，基4反乂人一个主面到另一个主面具有电传导々贵 通是非常有用的。基板两侧的互连能够使彼此电传导连接。这样， 能够在电子元件与设置在基板相对的主面上的元件之间产生较短 的电连接。因此，能够节约利用预定的基板表面，使封装尺寸最小 化，并且能够避免为额外的互连平面支出。作为实例，能够在以倒装芯片安装的方式安装在半导体基板的 一个主面上的集成元件与"i殳置在基^^反的另一个主面上的^姿触元件 之间产生直接的连4妄。如果电传导4贵通的位置朝向芯片触点的位 置，那么馈通能够提供与接触元件较短的连接，使得信号(例如
RF信号)以无干护C并且无延迟的方式尽可能快地向外传递。
如果基板在前侧设置有集成电路并且还提供有电传导馈通，那 么后者能够被用于将集成元件的信号直接传递至基板的后侧。这 样，通过悍接在电传导馈通上的接触元件，能够在集成电路与外界 之间产生极短的电连接。后侧上的接触元件还能够提供集成元件彼 此堆叠并且直4妄^接触连4妾的堆叠结构。
电传导馈通添入通道穿过半导体基板。各种情况中的通道从半
导体基板的第一主面延伸至半导体基板的第二主面。第一和第二主
面通常是半导体基板的两个较大的相对的区域。特别地，主面是圓 形的单晶半导体片的两个面或者是其锯开的部分(芯片)。半导体
片的面积#4居预定的晶片直径(例如4英寸、8英寸、IO英寸、12 英寸(300 mm ))通常一皮标准化。晶片的厚度可以在通常100-1000 (am 的范围内变化，在特殊应用中，这些^直也可以更小或更大。
各种情况中的至少一个或多个通道在半导体基板的第一主面
上具有第一开口，在半导体基板的第二主面上具有第二开口。如果 两个开口中的一个位于另一个之上，那么通道能够在垂直于第一或
第二主面的方向上将第一开口连4妾至第二开口。在这种情况下，通
道的长度基本上等于半导体基板的厚度。
电传导第一材料和电传导第二材料添入至少一个通道中。电传 导第 一和第二材料以及其他电传导材料形成电传导馈通穿过至少 一个通道。电传导材一牛可以是金属，例如铜、《艮或金或合金或其他硬焊料(例如基于银(例如AgCu28 ))、软焊料(例如基于锡)等。 电传导材料的选择能够适合于基板使用的需求或领域。
穿过半导体基板的至少一个通道在第一位置具有第一横截面， 在第二位置具有第二横截面。第一和第二横截面大小不同。此外， 至少 一个通道能够在其他位置具有第 一或第二横截面。作为实例， 第一横截面能够呈现在第一部分内，第二横截面能够呈现在第二部 分内。此外，至少一个通道能够在第三位置或第三部分内具有与第 一和/或第二一黄截面不同的第三片黄截面。以相应的方式，至少一个通 道还能够在其他位置具有其他一黄截面。才艮据该制造方法(至少一个 通道通过该方法在半导体基板中产生)，或多或少能够在不同的横 截面之间产生明显的转变。
至少一个通道的横截面可以基本上形成为例如圆形，但是也可 以假设是其他几何形状。在圓形横截面的情况下，第一和第二横截 面具有不同的直径。根据应用和基板材料，横截面的值可以假设在 几百平方纳米至几平方毫米之间。但是不能排除较大或较小的值。 横截面的尺寸取决于想要流过电传导馈通的电流量、电传导馈通是 否用于来自发热集成电路的热量的热消耗、感应或电容需求是否合 适等。最后，横截面还取决于电传导馈通的数量和电传导馈通的密 度。
下面将详细描述示例性实施例，其中示意性-说明实施例，并且 附图不是真实的尺寸。
图1A、 1B、以及1C分别示出穿过基板100的截面A-A'、B-B'、 以及C-C'。截面B-B'和C-C'彼此平行延伸，并且垂直于截面A-A'。 基板100包括例如圆形半导体基板1，至少一个通道2添入到该半 导体基板l中。通道2从半导体基板1的第一主面3延伸到第二主 面4。通道2在第一位置5具有截面B-B'穿过的第一纟黄截面6，并且通道2在第二位置7具有C-C'穿过的第二冲黄截面8。作为实例， 第二一黄截面8大于第一一黄截面6。电传导第一材4十9添入到通道2 中。
下面参照图2至图6,描述其他基板200至基板600及其制造 方法。基板200至基板600示出了图1中基板100的进展。以下描 述的基一反200至基^反600的构造及其制造方法能够以相应的方式应 用于基才反100。
图2E示意性地示出包含多个通道2的基板200。图2A至图2E 示出制造基板200的步骤。
为了制造基板200，首先提供半导体基板1，其中在通道2将 要穿过半导体基4反1的位置形成有盲孔10。盲孔10的制造能够通 过不同的方法来实现。电化学蚀刻成为一个可能的制造方法。为了 准备电化学蚀刻，首先使用例如10 %浓度的氢氧化钟溶液有选择地 对于掩模对半导体基板1的第一主面3进行蚀刻10分钟。然后， 第一主面3被电解液(例如HF酸)覆盖，并且在第二主面4与电 解液之间施加电压。第二主面4同时^皮光源(例如800 nm的波长) 照射。设置光源的密度，使得预定的电流密度(每个盲孔10 nA) 在半导体基板1与电解液之间流动。由于半导体基外反1的最初蚀刻 的第一主面3与电解液之间的电流，小孔形成在最初蚀刻的位置， 添入半导体基才反1中并且形成盲^L 10。
电化学蚀刻能够在p-掺杂或n-掺杂半导体基板1上执行，特别 是硅半导体基板，其电阻率通常在1-2000 Q/cm范围之内，特别是 在800-1200 f2/cm范围之内。盲孑L 10的形状、直径、深度、以及密 度很大程度上依赖于电流密度、掺杂、酸浓度、以及蚀刻时间，因 此对于每种新的应用必须重新确定。通过在蚀刻操作期间改变蚀刻 参数，电化学蚀刻能够改变个别盲孔10的冲黄截面。作为实例，在盲孑L 10中，4黄截面形成4寻越大，蚀刻电流就越大。特别:l也，蚀刻 电流与通过电化学蚀刻制造的才黄截面之间具有平方关系。因此，作
为实例，在如图2A所示的对盲孔lO的第一部分ll进4亍蚀刻期间， 蚀刻电流比对第二部分12进行蚀刻的蚀刻电流大。因此，在第一 部分11中的横截面大于第二部分12中的4黄截面。第一部分11包含 通道2的第一位置5并且第二部分12包含通道2的第二位置7。
作为图2A的可选择的方案，图2B示出i殳置蚀刻电流4吏得盲 孔10最初^皮制造成具有举交小的直径，在一革殳时间之后，i殳置蚀刻 电流，4吏得盲孔10变宽。
在每种情况中，为了/人盲孔10获得从第一主面3至第二主面4 的完整的通道2,可以通过干式或湿式化学蚀刻方法在进一步的蚀 刻步骤中对盲孔10进行进一步的蚀刻，直到盲孔10到达半导体基 才反1的第二主面4。作为可选纟奪的方案，可以通过乂人第二主面4去 除材料4吏盲孔10打开。作为实例，可以通过利用化学才几械抛光 (CMP)的平面^l/f吏第二主面4开口 。
除了上述的电化学蚀刻，也可以采用其他蚀刻纟支术来制造盲孔 10和通道2。特别i也，樣i型枳4成4页i或中众所周知的蚀刻方法(例如， RIE (反应离子蚀刻)方法、激光钻孔、喷沙、超声钻孔)能够用 于该目的，只要这些蚀刻方法使通道2的横截面能够根据深度而改 变。以下结合对图4至图6的描述，进一步描述用于制造盲孔10 和通道2的其他方法。
图2C中示出完全穿过半导体基板1的通道2。半导体基板1 的厚度可以在25-2000 nm的范围内，特别是在100-250 jam的范围 内。通道2的直径可以在2-150 (am的范围内，特别是在10-30 pm
的范围内，尤其可以是例如100以上的相对4交大的直径长度比。为了使相邻通道2的馈通彼此电绝缘，通道2的表面可设置有 第一绝缘层13 (在图2C中用较粗的线表示)。第一绝》彖层13可以 是氧化层和/或氮化层。如果半导体基板1由硅制成，那么第一绝缘 层13可以是通过CVD (4匕学气相沉积)处理由TEOS (原石圭酸四 乙酯)制成的Si02，或者通过賊射由硅烷(SiH4)和氨(NH3)制 成的Si3N4。第一绝缘层13也可以由不同绝缘层组合，例如ONO 层，其是上述氧化层-氮化层-氧化层的组合。
此外，绝缘层13可以是加热制造的Si02层。Si02层在热氧化 期间没有沉积，而是石圭表面上未^皮覆盖的石圭通过加热(大约 900-120(TC)以及供氧转变为二氧化硅。与以其他方式形成的二氧 4匕石圭相比，加热处理的二氧^^圭形成具有石圭晶才各的无在夹陷^接触面。 这在Si/ Si02^妄触面减少了石圭中的泄漏电流。稍后将添入到通道2 中的电传导材料与硅之间的寄生电容被进一步减小。最小化的寄生 电容对于射频应用及其重要。
才艮据应用，第一绝多彖层13的厚度在5-1000 nm的范围之内，特 另'J是在100至200画之间。
特别地，不仅是通道2的表面，半导体基板1的整个表面(即， 通道2以及半导体基板1的两个主面3、 4)都设置有第一绝缘层 13。在硅基板l的情况下，这能够通过单独的步骤来实现，例如通 过对设置有通道2的硅基板1进行热氧化或渗氮。这对于使半导体 基板1在通道1以及主面3、 4与稍后将要添入到通道2中的传导 材料电绝缘来说是较节俭的程序。特别地，以以下方式应用第一绝 缘层13:通道2中的第一绝缘层13的层厚度小于第一或第二主面 3、 4的层厚度的50%,特别是少于20%。
如果第一绝缘层13包括加热产生的二氧化硅，那么后者能够 4吏用在第一和/或第二主面3、 4上，作为用于MOS晶体管的选通电路(gate)的氧化物。这里，同样地，加热产生的二氧化硅提供 了无缺陷的Si/Si02接触面，从而使硅中的泄漏电流最小化。通过使 用热氧化物作为第一绝缘层13，用于制造穿过半导体基板1的馈通 的工艺与标准的CMOS工艺一致。这能够节俭;l也制造具有集成电鴻^ 以及具有任意数量的馈通的硅片或晶片。
可选纟奪地，阻挡层14能够应用于第一绝纟彖层13，所述阻挡层 阻止稍后将要添入到通道2中的电传导材料扩散到半导体基板1 中。阻挡层14可以是例如通过4匕学气相沉积(CVD)工艺应用于 通道2的表面的TiN或TaN层。阻挡层14的层厚度为例如100 nm。 由于阻挡层14是可选择的，因此作为实例，阻挡层14仅在图2C 中由虚线表示。
图2D示出电传导第一材料9已经充满通道2的基板200。对 通道2填充电传导第一材料9是用于为电传导馈通提供材料，或者 至少部分所述材料。电传导第一材料9优选在其熔点以上填充到通 道中。特别的是，要选择熔点温度低于半导体基板l的熔点温度的 电传导第一材料9。对通道2填充液态下的电传导第一材料9的优 点是，与传统类型的金属填充相比，尤其是与由化学气相沉积 (CVD)或电化学或化学电镀(非电解电镀)实现的沉积相比，这 种工艺具有较高的生产量以及较低的处理成本。
作为实例，铜(熔点1084°C)、银(熔点962°C )、或金(熔 点1064°C )能够用作电传导第一材料9。这些材料具有较好的电 传导性以及比硅(熔点1410°C)低的熔点。
此外，也可以是硬焊料(例如基于银(例如AgCu28))、软焊 料(例如基于锡)、以及其他金属(例如铝、铅、锌等)。电传导第 一材料9的选择能够适用于基板200的需要或领域。对通道2填充电传导第一材冲+9可以一个通道接着一个通道i也
实现或者同时实现。为了填充通道2，半导体基板l能够例如被浸 入电传导第一材料9的金属中，使得金属能够基本上同时地渗入到 通道2中。
特别地，电传导第一材料9以相对负压添入到通道2中。应用 相对负压使得即使润湿性较差的材料也能够添入到狭窄的通道中。 这里适用于才黄截面越小、通道越长、以及润湿性越差，就越需要用 于填充通道的相对负压。通道2中相对负压可以由填充电传导第一 材料9期间从外部在熔体上施加过压产生。
如图2所示，由于通道2—部分4妄一部分;也压缩以及加宽，具 有不同填充压力的区域出现在通道2中。如图2所示，对于通道2 的第二部分12的通过金属熔体或合金熔体的填充，由于第二横截 面8较小，所需要的填充压力大于具有较大的第一横截面6的第一 部分11。
在用电传导第一材料9填充通道2时，能够使用上述第一和第 二部分11、 12的不同的填充方式。在明确的i真充压力，只有第一 部分11填充有电传导第一材一牛9的熔体。随着压力逐渐增加，到 达极限压力，第二部分12也^1填充，并且熔体填充了整个通道2。 由于通道2从熔体退出之后将变空，因此电传导第一材并牛9的熔体 填充整个通道2的情况是不希望的。相反，填充压力应该^皮设置为 第一部分ll填充有熔体，而第二部分12没有^皮:漆充。在这种'清况 下，第二部分12作为塞子，防止通道2完全填充有熔体。这具有 的优点是，在半导体基板l从熔体退出时，通道2不是空的。由于 第二部分12中的通道2的收缩，因此在填充电传导第一材料9期 间，通道2的作用与盲孔完全相同。在通道^t构造成与半导体基一反 中的盲孔相同的情况下，为了4吏熔体添入盲孔，需要施加相对负压。 但是，在熔体添入之后，盲孔必须被打开，以形成连续的通道，以至于最终能够提供穿过半导体基板的电传导馈通。在图2示出的程
序中，该处理步驶《可以;陂省略。
将电传导第 一材料9填充到通道2的处理步骤可以i殳定如下。 首先，半导体基板1被放入到含有电传导第一材料9的熔体的不漏 气的处理室中。当排空处理室时，半导体基板l位于熔体的外侧。 一旦到达0.001至100 mbar范围内的予贞定压力，尤其是小于1 mbar, 半导体基—反1就纟皮浸入到熔体中，并且处理室随后#1加压。压力在 1至20 bar范围之内，尤其是位于5-10 bar范围之内。填充通道2 的第一部分ll所需要的压力尤其依赖于处理温度、电传导第一材 料9的表面张力、以及通道2的横截面6和8。半导体基板l在用 于填充通道2的压力下/人熔体耳又出。在熔体凝固在通道2中之后， 处理室中的压力再次减小到正常压力。
由于填充通道2期间适用的压力，通道2中的表面即使是在润 湿性较差的电传导第一材料9的情况下，也不需要提供粘附层。通 过省略通道2中的粘附层，能够避免额外的处理步骤。
对通道2填充润湿性專交差的电传导第一材并牛9可具有以下效 果 一方面，电传导第一材料9渗入到通道2中，并在凝固之后形 成电传导馈通或者其一部分；另一方面，焊缝(bead)远离半导体 基板1的两个主面3、 4。由于焊缝远离，能够避免第一材料9由于 ,令3P;疑固而在两个主面3、 4上形成层。避免在主面3、 4上形成层 能够防止半导体基板1暴露于如此高的才几械应力，以至于如果液态 的电传导第一材料9冷却并凝固，半导体基板将会由于不同的热膨 胀系数而损坏。
如图2E所示，在第一部分11填充有电传导第一材并牛9之后， 第二部分12填充有电传导第二材料15。固此，由电传导第一和第二材料9和15组成并从半导体基板1的第一主面3延伸到第二主 面4的电传导馈通产生在每个通道2中。
电传导第二材料15在其熔点以上填充到通道2中。对第二部 分12填充电传导第二材料15同样以相对负压实现。当填充第二部 分12时，能够以相应的方式^M于上述有关填充第一部分11的处理 步骤。在这种情况下，由于第二部分12中第二片黄截面8專交小，应 当考虑到必须设定较高的填充压力。
特别的金属和合金适合电传导第二材料15。所选择的电传导第 二材料15的熔点温度低于电传导第一材料9的熔点温度。这使得 在将电传导第二材料15添加到第二部分12中期间，能够防止电传 导第一材料9由于过度地加热而熔化。选择电传导第二材料15使 得其不会与电传导第一材料9形成具有较低熔点的共晶或合金。原 则上，上面提到的用于电传导第一材料9的金属、合金、硬汉料、 以及软焊料适合电传导第二材料15。作为实例，应该提及以下组合 例如，AgCu(熔点大约780°C )用于电传导第一材并+9， SnAgCu (熔点大约250。C)用于电传导第二材料15。
在图2示出的处理步骤期间，半导体基板l可以是半导体晶片 的一部分。这使得能够同时为多个半导体芯片制造电传导馈通。仅 在后面的处理步骤中半导体晶片例如通过锯开净皮分成多个半导体芯片。
在制造具有两种电传导材冲+ 9和15的々贵通之前或之后，集成 元件能够被提供给半导体基板1。通过执行处理步骤，晶体管、二
半导体基板l上。作为可选择的，或者另外，具有或不具有集成电路的其它基板
能够被提供给基板200。较高封装密度能够以这种方式获得。
图3D示意性示出作为其它示例性实施例的基板300。图3A至 图3D示出制造基板300的步骤。基板300及其制造基本上相应于 图2中示出的基板200及其制造。与基板200相比较，基板300的 通道2不仅具有第一和第二部分11和12,而且在各种情况下还具 有第三部分16,其中第三部分16具有第三横截面17。第三横截面 17与第一和第二部分11和12的第一和第二4黄截面6和8不同。在 这种情况下，第三横截面17大于第二横截面8，但是小于第一横截 面6。如果采用上述电化学蚀刻用于制造盲孔10,那么用于制造第 三部分17的蚀刻电流就会相应地改变。
如上所述，对基板300的通道2填充电传导第一材料9以相对 负压实现。在这种情况下，i殳定处理室中的压力，4吏得电传导第一 材料9的熔体从半导体基才反1的第一主面3渗入到通道2中，所述 第一主面通过第三部分16连4妄，并且第二部分12没有填充熔体(比 较图3C)。对将电传导第一材料9填充到通道2时的压力进行设定， 使得已经超过了用于填充第三部分16的极限压力，但没有到达用 于i真充第二部分12的^l限压力。
基板300相对于基板200的优点在于，电传导第一材料9添入 通道2内之后能够再次熔化。如果通道2与基板200的情况一样被 分成两部分，那么电传导第一材料9在通道2中的熔化将导致熔体 乂人通道2中流出。由于基4反300中的通道2朝向主面3和4收缩， 电传导第一材料9如果重新熔化，将不能从通道2出现。电传导第 一材料9的这种熔化可发生在各种处理步骤中，其中电传导第一材 料9的熔点以上的温度影响较大。图4D示意性示出作为其它示例性实施例的基板400。图4A至 图4D示出用于制造基板400的步骤。与基板200和300相比较， 在基板400的情况下，在半导体基板1中没有具有不同横截面的盲 孔10。不过，盲孔10具有固定的4黄截面。只有盲孔IO的尖端变尖。 尖端18的变尖由于制造而引起的；例如，这种变尖是由于蚀刻处 理或由于钻孔而引起的，并且能够用于制造基才反400。在制造盲孔 10之后，通过/人第二主面4去除材津—使盲孔10打开。如图4B所 示，在这种情况下，在第二主面4上去除半导体材料的量与到达盲 孔10的尖端18的量一^f多。由于尖端18变尖，具有4交小冲黄截面 的部分成为尖端18的区域。与基板200的情况相同，该较小的横 截面在对通道2填充电传导第一材料9期间能够:帔用作依靠压力的 障石寻物(pressure-dependent barrier )(比砵交图4C )。
盲孔10 乂人第二主面4打开能够通过例如CVD处理以及可能的 平版图样化来执行。作为可选择的方案，第二主面4上的半导体材 料也能够被机械地磨掉，直到到达盲孔10的尖端18。
由于在制造基一反400期间不需要改变盲孔10的4黄截面，因此 除了电化学蚀刻以外，还能够采用制造盲孔10的技术，该技术使 横截面不变化而从外面使得盲孔10的尖端18变细。除了&刻技术 以外，还包括例如机械钻孔、喷砂、超声钻孔、以及激光钻孔。
如图4D所示，盲孔10的未4皮覆盖的尖端18能够以与基一反200 的情况相同的方式填充有电传导第二材料15。
图5D示意性示出作为其它示例性实施例的基板500。图5A至 图5D示出制造基板500的步骤。如图5A所示，为了制造基板500, 不具有变化的横截面的均匀通道2添入半导体基板1中。通道能够 通过例如钻孔、冲压、蚀刻或其它技术来制造。绝缘材料19(例如 SiCb或Si3N4)随后沉积在半导体基4反1的第二主面4上。这能够
20通过例如賊射或CVD处理来实现。在沉积绝》彖材冲牛19期间，绝纟彖 材泮牛19不〗又沉积在第二主面4上，而且还沉积在通道2的表面上 的相对于第二主面4的边缘区域中，并且在相对于第二主面4的边 缘区域中〗吏通道2产生收缩。如图5C和图5D所示，所述收缩在对 通道2填充电传导第一材料9期间能够再次-f皮用作依靠压力的障碍 物。在本情况下，孩i通道玻璃或者部分氧化石圭也可以用作起始基板
图6A、图6B、以及图6C示意性示出作为其它示例性实施例 的基板600A、 600B、以及600C。在各种情况下，基板600A至600C
包括堆叠的半导体基板层20至23。在各个半导体基板层20至23 中，在各种情况下通道已经通过例如蚀刻、钻孔、沖压、或其它技 术被制造，并且半导体基板层20至23已经被;波此堆叠成一个通道 位于另一个通道上，并且通道从第一主面3穿过堆叠的半导体基板 层朝向第二主面4延伸。
在本情况下，可以_没置成半导体基板层20至23中的通道具有 不同的横截面。作为实例，在基板600A的情况下，半导体基板层 23中的通道的横截面小于其它半导体基板层20至22的通道的横截 面。因此，穿过堆叠的半导体基4反层延伸的通道2的收缩朝向主面 4，并且所述收缩在对通道2填充电传导第一材并牛9期间能够;陂用 作依靠压力的障碍物。
此外，作为基板600B的情况，半导体基4反层22能够具有不同 的斗黄截面。在图6B示出的实例中，具有的效果是中央通道2填充 有电传导第一材料9，直到半导体基板层21。
此外，作为基板600B的情况，可以设置成通道2的收缩或者 设置在第一主面3侧上(图6C中中央和右手边的通道)，或者设置 在第二主面4侧上(图6C中左手边的通道)。因此，通道2或者从第一主面3 (图6C中左手边的通道)填充电传导第一材冲牛9，或者 从第二主面(图6C中中央和右手边的通道)填充电传导第一材料 9。
半导体基板层20至23彼此的固定能够通过例如粘附连接、扩 散焊接、或其它技术来实现。
对通道2的收缩区域填充电传导第二材料15没有在图6A至图 6C中示出。这能够以与基板200的情况相对应的方式来实现。
图7示意性示出具有基^反701的半导体组件700，其中基4反701 具有/人第一主面703到第二主面704的4t通702。々贵通702已经通 过上述方法中的一种一皮制造，例如，图2A至图2E中所示的基4反 200的情况(通道以及馈通702的收缩未在图7中示出)。基板701 为例如珪片，并且应用于基板701的第一和第二主面703和704的 绝桑彖层705为氧化物。
在前侧具有集成电^各707的集成半导体元件706的后侧通过粘 合剂708粘附4妻合于氧化层705。半导体元件706通过乂人半导体元 件706的连接接触位置710延伸到基板701的连接接触位置711的 焊线709电连接于基板701。在本情况下，基板701的连接接触位 置711已经被直接应用于基板701的馈通702。这样，焊线709直 4妄连4妄于外部触点712,在本情况下为焊3求712。
连接接触位置711与馈通702的接触连接以本领域技术人员公 知的方式实现首先，第一主面703上的氧4t层705必须在々贵通702 的位置打开。这可以通过有选择地对通过照相平版印刷术形成的掩 模(未示出)进行蚀刻来实现。之后，金属层(例如，铝)应用于 氧化层705，并通过照相平版印刷术来图才羊化， <吏得对于线*接头711 足够大的层元件711-f呆留下来。类似地，焊3求712的^妄触连才妄以本领域^支术人员7>知的方式实 现首先，第二主面704上的氧化层705必须在4贵通702的位置打 开。这可以通过有选择地对通过照相平W反印刷术形成的掩才莫(未示 出)进行蚀刻来实现。之后，第二主面704与铜焊料接触，使得铜 焊料弄湿馈通702的表面。冷却之后，吊桶式焊球(bail-type solder ball) 712^f呆留下来。
图8示意性示出具有基板701的其他半导体组件800，其中基 才反701具有两个乂人第一主面703至第二主面704的々贵通702。半导 体组件800的构造与图7的相同。但是，与图7相比较，本半导体 组件800具有两个已经乂人其前侧(即，具有集成电^各707A、 707B 的一侧)应用于基板701的集成元件706A、 706B。在该情况下， 电连接于基4反701不是通过焊线来实现的，而是通过将集成元件 706A、706B的连4妄-接触位置连4妄于应用在基4反701上的互连部714 的焊球触点713来实现的。这种连冲妄方法/>知为术语"倒装芯片连 接"，并且这里将不再进行解释。
从图8可以得出，一些互连部714直4妾在々贵通702的上方延伸， 并且电传导连4妄于后者。这样，能够将集成元件706A、 706B的连 寸备接触位置通过々贵通702直4妾引导至外部触点712中的一个。这节 省了较长的互连，并且提高了信号传送，尤其是以较高频率。
此夕卜，从图8可以4寻出， 一些互连部714以它们将一个集成元 件706A的连接接触位置连接于其他集成元件706B的方式延伸。这 样，不同的集成电路706A、 706B能够在不需要其它外部触点712 的情况下彼此连接。因此，集成电路能够被封装得更密。
应当指出，图7和图8的实施例使用硅晶片或硅片作为基板 701。这具有的优点是，基板702的热膨胀系数(CTE)与通常在硅 基板上制造的集成电路的热膨胀系数相同。这有助于减小基板702与集成元件706之间的枳4戒应力。此外，与例如陶瓷项比较，石主具 有良好的热传导性，以至于有效地消耗由集成电路产生的热量。此 外， -使用石圭能够更有效地4丸行以电化学的方式蚀刻盲孔。
图9示意性示出具有基板701的其他半导体组件900，其中基 才反701具有乂人第一主面703到第二主面704的々贵通702。半导体组 件卯0的构造与图7的相同。但是，与图7相比较，集成电路707 本身集成到基板701中。图9通过实例示出晶体管715。晶体管715 的源极S和漏极D通过使单晶硅基板701掺杂来制造，而栅极G 通过热氧化来制造，这些是在例如制造绝缘层705的期间产生。此 夕卜，图9示出将源极S连接于々贵通702和/或分别使栅极G和漏极D 接触的互连部714。这样，馈通702能够缩短集成电路的有源元件 和无源元件(电阻器、晶体管、二极管、线圏、电容器等)与外部 连4妄部的连4妄。这避免了4交长的互连，乂人而避免需要多重互连平面。
权利要求
1.一种基板(100-600)，其特征在于，所述基板包括半导体基板(1)，所述半导体基板具有第一主面(3)；第二主面(4)；以及至少一个从所述第一主面(3)延伸至所述第二主面(4)的通道(2)，其中所述至少一个通道(2)在第一位置(5)具有第一横截面(6)，且在第二位置(7)具有第二横截面(8)；以及引入到所述至少一个通道(2)中的电传导第一材料(9)。
2. 根据权利要求1所述的基板(100-600),其特征在于，电传导 第二材料(15)被引入到所述至少一个通道(2)中。
3. 根据权利要求2所述的基板(100-600 ),其特征在于，所述第 二横截面(8)小于所述第一横截面(6)，并且所述电传导第 二材料(15)在所述第二位置(7) 被引入到所述至少一个通 道(2)中。
4. 根据权利要求2或3所述的基斗反(100-600 )，其特4i在于，所 述电传导第一材料(9)具有的熔点比所述电传导第二材料(15) 的熔点高。
5. 根据上述任一项权利要求所述的基板(300),其特征在于，所 述至少一个通道(2 )在第三位置(16 )具有第三横截面(17 )。
6. 根据权利要求5所述的基板(300 ),其特征在于，所述第三横 截面(17)小于所述第一橫截面(6)并且大于所述第二横截 面(8)，并且所述电传导第一材料(9)在所述第三位置(16) 被引入到所述至少一个通道(2)中。
7. 根据上述任一项权利要求所述的基板(100-600 ),其特征在于， 第一绝缘层(13)在所述至少一个通道(2)中覆盖所述半导 体基板(1 )的表面。
8. 根据上述任一项权利要求所述的基板(100-400, 600),其特 征在于，所述至少一个通道(2)在第二位置(7)由于所述半 导体基板(1)的材料而收缩，以形成所述第二横截面(8)。
9. 才艮据权利要求1至7中任一项所述的基板(500 ),其特征在于， 所述至少一个通道(2 )在第二位置(7 )通过第二绝纟彖层(19 ) 而收缩，以形成所述第二4黄截面(8)。
10. 才艮据权利要求1至7中任一项所述的基4反(600 ),其特;f正在于， 所述半导体基板(1)包括第一半导体基板层(20)以及设置 在所述第一半导体基板层(20 )上方的第二半导体基板层(21 )。
11. 才艮据权利要求10所述的基板(600)，其特征在于，所述至少 一个通道(2)延伸穿过所述第一和第二半导体基^反层(20， 21 ),并且所述至少一个通道(2 )在所述第一半导体基才反层(20 ) 中具有所述第一横截面(6 )并且在所述第二半导体基板层(21 ) 具有所述第二横截面(8)。
12. 根据上述任一项权利要求所述的基板(100-600 ),其特扯在于， 所述至少一个通道(2)的通道长度与所述第一位置(5)的通 道直径的商大于2。
13. 根据上述任一项权利要求所述的基板(100-600 )，其特征在于， 所述至少一个通道(2)的通道长度与所述第一位置(5)的通 道直径的商小于1000。
14. 一种半导体组件(700-900 ),其特征在于，所述半导体组件包 括根据上述任一项权利要求所述的基板(100-600);以及 集成电3各(707)，应用于所述基斧反(100-600)。
15. 根据权利要求14所述的半导体组件(900)，其特征在于，所 述集成电路(707)被集成到所述基板(100-600)的表面中。
16. 根据权利要求14所述的半导体组件(700, 800 ),其特征在于， 所述集成电路(707 )被集成到元件(706 )中，并且所述元件(706 )通过至少一个连4妄线(709 )和/或至少一个焊^F触点 (713 )连接于所述基板(100-600 )。
17. —种方法，其特4i在于，包括半导体基板(l)，所述半导体基板具有第一主面(3); 第二主面(4);以及至少一个A/v所述第一主面(3)延伸至所 述第二主面(4)的通道(2)，其中所述至少一个通道在第一 位置(5)具有第一横截面(6)，且在第二位置(7)具有第二 横截面(8);以及电传导第一材料(9),被填充到所述至少一个通道(2)中。
18. 根据权利要求17所述的方法，其特征在于，所述至少一个通 道(2)通过对所述半导体基板(1 )进行电化学蚀刻来制造。
19. 根据权利要求18所述的方法，其特征在于，所述第一横截面(6)和所述第二横截面(8)借助于不同的蚀刻参数来制造。
20. 根据权利要求19所述的方法，其特征在于，所述第一横截面(6 )和所述第二;f黄截面(8 )通过电化学蚀刻期间流过所述半 导体基板(2 )的不同的蚀刻电流来制造。
21. 根据权利要求17所述的方法，其特征在于，所述至少一个通 道(2)通过在所述半导体基板(1)的所述第一主面(3)上 制造具有狭窄端区域(18)的盲孔(10)并且在所述半导体基 一反(1 )的所述第二主面(4)上去除直到所述盲孔(10)的狭 窄端区域(12)的半导体基板材并牛而制成。
22. 根据权利要求17至21中任一项所述的方法，其特征在于，在 所述半导体基板(1 )以及所述至少一个通道(2 )的表面上制 成第一绝缘层(13)。
23. 根据权利要求22所述的方法，其特征在于，所述第一绝缘层(13 )通过加热而制成。
24. 根据权利要求22所述的方法，其特征在于，所述第一绝缘层(13 )通过沉积绝纟彖第一材料而制成。
25. 々艮据4又利要求17所述的方法，其特;f正在于，所述至少一个通 道(2 )通过在所述半导体基板(1 )中制造通孔并且在邻近所 述半导体基4反(1 )的一个主面(4)的区域中的通孔的表面上 沉积绝缘第二材料(19)来制造。
26. 根据权利要求17至25中任一项所述的方法，其特征在于，将 所述电传导第一材津牛(9)通过负压和/或过压以液态填充到所 述至少一个通道(2)中。
27. 根据权利要求17至26中任一项所述的方法，其特征在于，在 填充所述电传导第一材料(9)之后，将电传导第二材料(15) 填充到所述至少一个通道(2)中。
28. 根据权利要求17至27中任一项所述的方法，其特征在于，所 述至少一个通道(2)在第三位置(16)具有第三横截面(17)。
29. 根据权利要求28所述的方法，其特征在于，将所述电传导第 一材料(9)以液态填充到所述至少一个通道(2)中，并且在 凝固之后，将所述至少一个通道(2)中的所述电传导第一材 料(9)再次熔化。
全文摘要
一种基板(100-600)，包括半导体基板(1)，所述半导体基板(1)具有第一主面(3)、第二主面(4)、以及从所述第一主面(3)延伸至所述第二主面(4)的至少一个通道(2)，其中所述至少一个通道(2)在第一位置(5)具有第一横截面(6)，在第二位置(7)具有第二横截面(8)；以及电传导第一材料(9)，添入到所述至少一个通道(2)中。
文档编号H01L23/50GK101295702SQ20081008917
公开日2008年10月29日 申请日期2008年4月17日 优先权日2007年4月25日
发明者弗洛里安·宾德尔, 斯特凡·德廷格, 格里特·佐默, 艾尔弗雷德·马丁, 芭芭拉·哈斯勒 申请人:英飞凌科技股份有限公司