专利名称：时钟馈通和串扰减少方法
时钟馈通和串扰减少方法相关申请的交叉引用本申请要求2010年3月22日递交的名称为“Clock Feedthrough and CrosstalkReduction Method”的美国临时专利申请No. 61/316, 183的权益,该美国临时专利申请通过引用被结合于此。
背景技术：
本公开一般地涉及电子设备，并且更具体而言，涉及用于减少这样的设备的时钟馈通和串扰的技术。本部分旨在向读者介绍可能与以下描述和/或要求保护的本公开的各个方面有关的技术的各个方面。相信该论述有助于向读者提供背景信息以帮助更好地理解本公开的各个方面。相应地，应当理解，这些陈述仅仅鉴于此进行解读并且不是承认为现有技术。 液晶显示器(LCD)通常用作各种电子设备的屏幕或显示器，所述电子设备包括诸如电视机、计算机和手持设备(例如蜂窝电话、音频和视频播放器、游戏系统等)之类的消费电子设备。这样的LCD设备通常以适合于在各种电子商品中使用的相对薄并且重量较轻的包装提供平板显示器。另外，这样的LCD设备通常比相当的显示技术使用更少的电力，使得它们适合在电池供电的设备或其中期望最小化电力使用的其他情境中使用。LCD设备通过包括以矩阵布置的多个单位像素。IXD设备通常包括以行(也称为“扫描线”)和列(也称为“数据线”)的矩阵布置的数千(或数万)图片元素，即像素。对于LCD设备的任何给定像素，LCD上看得到的光量依赖于驱送给该像素的电压。通常，IXD包括数据线电路系统，其用于将数字图像数据转换成模拟电压值，模拟电压值可以供应给LCD的像素中的晶体管。晶体管栅极可以被扫描线电路系统激活来将数据信号存储在像素的电极中。由像素电极和公共电极之间的电压差产生电场，该电场使得相邻液晶层内的液晶分子配准来调制通过LCD面板的光透射。驱送给像素的数据信号可能受到像素晶体管的某些特征和/或IXD面板内的数据线的配置的影响。例如，与晶体管相关联的寄生电容会导致存储在像素电极中的数据信号的电压降低(voltage drop)，称为“时钟馈通”，这会呈现为所显示的图像上的诸如伪影和/或闪烁之类的显示错误。此外，由于当前的LCD设备具有密集的像素矩阵，因此，像素矩阵中的相邻晶体管的切换可能会导致串扰，这也会引起显示错误。
发明内容
以下阐述这里公开的某些实施例的概要。应当理解，介绍这些方面仅仅用来向读者提供某些实施例的简要概述并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖以下未阐述的各种方面。本公开一般地涉及用于控制施加于电子组件中的晶体管的栅极信号的技术。一个实施例包括减小施加于晶体管栅极的栅极信号的上升沿和/或下降沿的转换速率(skewrate)来减小数据信号误差的效果。减小栅极信号下降沿的转换速率可以减小晶体管的时钟馈通效果。更具体而言，通过晶体管传送的数据信号的电压降低可以被减小，有可能提高数据信号的完整性。此外，减小栅极信号上升沿的转换速率可以减小电子组件中的多于一个的晶体管和/或多于一个的数据线之间的串扰效果。可以通过一开始将栅极信号的激活电压驱动至更高的电压(称为先强调)来操纵栅极信号的下降沿转换速率，以使得栅极信号会要更长时间去降低至去活电压电平。此外，可以通过在激活时段的稍后部分将激活电压驱动得更高来操纵上升沿转换速率，以使得栅极信号会要更长时间上升至激活电压电平。
阅读以下详细描述并参考附图，可以更好地理解本公开的各个方面，在附图中图I是图示出根据本公开各个方面的电子设备的示例性组件的框图；图2是根据本公开各个方面的计算机的示图；图3是根据本公开各个方面的手持电子设备的正视图； 图4是示出根据本公开各个方面的可以与LCD显示面板结合使用的切换和显示电路系统的电路图；图5是示出根据本公开各个方面的晶体管的电路图；图6图示出根据本公开各个方面的施加于晶体管栅极的栅极信号和施加于晶体管漏极的数据信号的对应电压电平的示例；图7是图不出根据本公开各个方面的两个晶体管并具有寄生电容的电路图；图8图示出根据本公开各个方面的施加于晶体管栅极的栅极信号和施加于晶体管漏极的数据信号的对应电压电平的示例；图9是示出根据本公开各个方面的栅极信号发生器的电路图；图10是图示出根据本公开各个方面的可以使用图9中示出的电路图来产生的具有缓慢下降沿的栅极信号的一组示图；图11是图示出根据本公开各个方面的可以使用图9中示出的电路图来产生的具有缓慢上升沿的另一栅极信号的一组示图；图12是图示出根据本公开各个方面的可以使用图9中示出的栅极信号发生器的模拟等同物的电路图；以及图13是图示出根据本公开各个方面的响应于图12中示出的电路的不同输入而产生的信号的示图。具体实施例的详细描述以下，将描述一个或多个具体实施例。为了提供对这些实施例的简明描述，在说明书中并没有描述实际实施方式的全部特征。应当理解，在开发任何这样的实际实施方式时，如任何工程或设计项目一样，必须进行大量特定于实施方式的决策来实现开发者的具体目标，诸如与系统相关的或商业相关的约束的兼容性，这些约束可以根据不同的实施方式而不同。此外，应当理解，这样的开发努力可能是复杂的并且费时的，然而却是已受益于本公开的普通技术人员进行设计、构造和制造的例行任务。当介绍以下描述的各个实施例的元素时，词语“一个(a)”、“一个(an)”和“该(the)”旨在表示存在所述元素中的一个或多个。术语“包含(comprising)”、“包括(including)”和“具有(having)”旨在是开放式的和包含性的并且表示可以存在除了列出的元素以外的另外的元素。另外，应当理解，对“一个实施例”、“实施例”、“一些实施例”等的提及并不旨在被解释为排除也并入了所公开的特征的另外的实施例的存在。如以下将论述的，本公开一般地针对实现切换晶体管的电子设备和组件。更具体而言，本技术包括控制施加于这样的晶体管的栅极的电压以使得可以减少诸如时钟馈通和/或串扰之类的不期望的效果的方法。尽管贯穿本公开给出的示例可以一般地施加于特别是电子显示设备，但是本公开不限于显示设备。用于通过控制晶体管栅极电压来减少时钟馈通和串扰的技术可以应用于涉及晶体管的激活和去活(deactivation)的各种电子组件和系统。牢记这些前述特征，以下提供根据本公开各个方面的可以实施晶体管栅极信号修改的合适电子系统的示例。在图I中，提供图示出可以存在于适于使用本技术的电子设备中的各种组件的框图。在图2中，图示出在这里作为手持电子设备提供的合适电子设备的一个示例。在图3中，图示出在这里作为计算机系统提供的合适电子设备的另一示例。这
些类型的电子设备和提供相当的显示能力的其他电子设备可以结合本技术使用。合适电子设备的示例可以包括对设备的功能有贡献的各种内部的和/或外部的组件。图I是图示出可以存在于这样的电子设备10中并且可以允许设备10根据在此论述的技术工作的组件的框图。本领域技术人员将理解，图I中所示出的各种功能模块可以包括硬件元件(包括电路系统)、软件元件(包括存储在计算机可读介质上的计算机代码)或硬件和软件元件的组合。还应当注意，图I仅仅是具体实施方式
的一个示例并且仅仅旨在图示出可以存在于设备10中的各种组件。例如，在当前所图示的实施例中，这些组件可以包括显不器12、I/O端口 14、输入结构16、一个或多个处理器18、存储器设备20、非易失性存储装置22、(一个或多个)扩展卡24、联网设备26和电源28。显示器12可以用来显示由电子设备10生成的各种图像。在一个实施例中，显示器12可以是液晶显示器(IXD)。例如，显示器12可以是采用边缘场切换(FFS)、面内切换(IPS)或用于操作这样的IXD设备的其他技术的IXD。另外，在电子设备10的某些实施例中，显示器12可以是与触摸敏感元件结合提供的，触摸敏感元件例如是触摸屏，其可以用作设备10的控制接口的一部分。显示器12可以包括像素矩阵和用于调制通过每个像素的光透射的电路系统以用于显示图像。在图4中提供这样的显示电路系统的更详细示例。在某些实施例中，输入结构16和显示器12可以是一起提供的，例如，在其中与显示器12相结合地提供触摸敏感机构的触摸屏的情况中。在这样的实施例中，用户可以经由触摸敏感机构来选择所显示的界面元素或与之交互。以这种方式，所显示的界面可以提供交互式功能，允许用户通过触摸显示器12来导航所显示的界面。例如，用户与输入结构16的交互，诸如与显示器12上所显示的用户或应用界面的交互，可以生成指示该用户输入的电信号。这些输入信号可以经由合适的路径(诸如输入集线器或数据总线)而被路由至一个或多个处理器18以进行进一步的处理。图2图示出计算机30形式的电子设备10的实施例。计算机30可以包括一般是便携式的计算机(诸如膝上型计算机、笔记本计算机、平板计算机和手持计算机)以及一般在一个地方使用的计算机(例如传统的桌面计算机、工作站和/或服务器)。在某些实施例中，计算机形式的电子设备10可以是可从加利福尼亚州库勃狄诺的苹果公司获得的
MacBook 、MacBook Pr()、MacBook Air 、iMac 、Mac Mini或Mac Pro 的模型。所图示的计算机30包括外壳或外罩33、显示器12、1/0端口 14和输入结构16。显示器12可以与计算机30集成(例如，诸如膝上型计算机的显示器)或者可以是使用I/o端口 14之一(诸如经由显示端口、DVI、高清晰多媒体接口(HDMI)或模拟(D-子)接口)与计算机30交互的单独的显示器。例如，在某些实施例中，这样的单独的显示器12可以是可从苹果公司获得的Apple Cinema Disp.IayOi)的模型。电子设备10也可以采用其他类型的设备的形式，诸如移动电话、媒体播放器、个人数据组织器、手持游戏平台、相机和/或这样的设备的组合。例如，如图3中所一般地图示的，可以以包括各种功能(诸如拍摄图片、进行电话呼叫、访问因特网、用电子邮件通信、记录音频和/或视频、收听音乐、播放游戏、连接至无线网络等的能力)的手持电子设备32的形式提供设备10。通过示例方式，手持设备32可以是可从苹果公司获得的iPod 、iPod Touch成iPhone 的模型。
在所图示的实施例中，手持设备32包括显示器12，显示器12可以是IXD34形式的。IXD34可以显示由手持设备32生成的各种图像，诸如具有一个或多个图标40的图形用户界面(GUI) 38。在另一实施例中，电子设备10也可以以便携式多功能平板计算设备(未示出)的形式提供。在某些实施例中，该平板计算设备可以提供媒体播放器、网络浏览器、蜂窝电话、游戏平台、个人数字组织器等中的两个或更多个的功能。仅通过示例方式，平板计算设备可以是可从苹果公司获得的iPad ^板计算机的模型。牢记前述论述，可以理解，手持设备30 (图2)形式或计算机50 (图3)形式的电子设备10可以设置有IXD 34形式的显示设备10。如上所述，IXD 34可被用于显示在电子设备10上运行的相应操作系统和/或应用图形用户界面和/或用于显示各种数据文件，包括可以与电子设备10的操作相关联的文本、图像、视频数据或任何其他类型的视觉输出数据。现在继续到图4，示出可以在IXD 34中找到的像素驱动电路系统的示意电路表示。如图所示，每一个可以按照图4中示出的单位像素60构成的多个单位像素60可以置于限定多个单位像素行列的像素阵列或矩阵中，这些单位像素集体构成LCD 34的图像显示区域。在这样的阵列中，每个单位像素60可以用行列的交点限定，行和列可以分别由图示的数据(或“源极”)100和扫描(或“栅极”)线102限定。尽管在本示例中为了简明的目的仅示出6个单位像素(分别用标号60a_60f指代)，然而，应当理解，在实际的LCD实施方式中，每条数据线100和扫描线102可以包括数百甚至数千的单位像素。通过示例方式，在具有960x640的显示分辨率的彩色IXD面板34中，每条数据线100可以限定像素阵列的一列，并且可以包括640个单位像素，而每条扫描线102可以限定像素阵列的一行，并且可以包括960个像素组，其中，每组具有红像素、蓝像素和绿像素，因此，每条扫描线102总共2880个单位像素。在本示图中，单位像素组60a-60c可以表示具有红像素(60a)、蓝像素(60b)和绿像素(60c)的像素组。单位像素组60d-60f可以按照类似方式布置。如本示图中所示，每个单位像素60包括像素电极110和用于切换像素电极110的薄膜晶体管(TFT)112。在所图示的实施例中，每个TFT 112的源极114被电连接到从相应的数据线驱动电路系统120延伸出的数据线100。类似地，在图示的实施例中，每个TFT 112的栅极122被电连接到从相应扫描线驱动电路系统124延伸的扫描线或栅极线102。如将进一步说明的，扫描线驱动电路系统124可以包括栅极信号发生器220，其用于生成驱送至到每个TFT 112的栅极线102的栅极信号。在图示的实施例中，像素电极110被电连接到相应TFT 112的漏极128。在一个实施例中，数据线驱动电路系统120可以经由相应的数据线100发送图像信号(也称为数据信号)给像素60。这样的图像信号可以按照线路顺序施加。即，数据线100(限定列)在LCD 34的操作期间可以被顺次激活。扫描线102 (定义行)可以将来自扫描线驱动电路系统124的扫描信号施加于每个TFT 112的、连接至相应扫描线102的相应栅极122。这样的扫描信号可以以脉冲方式和/或以预定定时按照线路顺序被施加。每个TFT 112用作可以基于TFT 112的栅极122处的扫描信号的相应存在或不存在而在预定时段被激活和去活(例如，接通和关断)的切换元件。在实施例中，扫描(栅极)信号的电压电平可以将扫描信号的存在或不存在表征为激活或去活TFT 112。当被激活时， TFT 112可以以预定定时将经由相应数据线100接收的图像信号存储为像素电极110中的电荷。像素电极110所存储的图像信号可以用来产生相应像素电极110与公共电极(在图4中未示出)之间的电场。这样的电场可以使液晶层(未示出)内的液晶分子配准以调制通过液晶层的光透射。如所论述的，像素电极110对图像信号的存储可能受到TFT 112的寄生电容的影响。这样的寄生电容会在图像信号被存储在像素电极中之前引起图像信号的电压降低，这会导致像素60的光透射不准确。在一些实施例中，可以与在像素电极110和公共电极之间形成的液晶电容器并列地提供存储电容器(未示出)来防止像素电极110所存储的图像信号的泄漏。例如，这样的存储电容器可以设置在相应TFT 112的漏极128和分离的电容器线之间。图5是图示出会经历通过晶体管传送的数据信号的电压降低和/或劣化的电子组件的晶体管的电路图。尽管图5的示图已经被编号为使用图4的晶体管112 (即TFT 112)作为示例，但是应当注意，电压降低可能出现在任何电子组件的晶体管节点上，并且控制施加于晶体管的栅极的电压的技术可以应用于任何这样的电子组件，而不仅仅是显示像素60的晶体管112。如图5中所示，晶体管112可以在源极114处接收数据信号(例如，从数据线100接收被源极放大器150放大的数据信号)。晶体管112可以在栅极122处具有电容(Cg)，并且可以在漏极128处连接到存储电容器(Cs) 152。存储电容器(Cs) 152通常可以具有小电容(例如约200cF)。晶体管112也可以具有栅极122和漏极128的结(junction)之间的电容(Cgs)154。电容(Cgs)154不是被额外地配置给晶体管112的而是从通过晶体管112传送的信号吸取电荷的栅极122和漏极128的结之间的内部电容。这样，电容(Cgs) 154可以称为寄生电容(Cgs)154并且用虚线表示为连接至晶体管112的栅极122和漏极128。寄生电容(Cgs) 154通常可以具有约5-10cF的电容。传送至晶体管112的源极114的数据信号在基于施加于晶体管栅极122的电压而切换(例如激活和去活)晶体管112期间会受到寄生电容(Cgs) 154的影响。更具体而言，当传送至晶体管112的数据信号的电荷散失到寄生电容(Cgs) 154时，会导致称为“时钟馈通”的情况，使得数据信号会在漏极128处经历电压降低。图6图示出施加于晶体管112的栅极122的典型时钟信号(称为栅极信号160)和传送至晶体管112的源极114的数据信号(称为数据信号170)。栅极信号160和数据信号170可以关于时间都表示为电压(分别具有Ve和Vd的幅度)。晶体管112的切换可以发生在栅极信号160达到阈值电压电平时。例如，栅极信号160可以具有激活电压电平162和去活电压电平164。在一些实施例中，晶体管112可以以接近激活电压电平162的阈值电压电平被激活，如标记晶体管112接通(即被激活)或关断(被去活)的时间的虚线所示。如图所示，栅极信号160可能不是完美方波，而是会花费时间(例如改变时间166)来上升至激活电压电平162或下降至去活电压电平164。从激活电压电平162下降至去活电压电平164的速率可以称为下降沿168的转换速率。当栅极信号达到激活电压电平162时，进入晶体管112的源极114的数据信号170也可以自动达到最大电压值172。例如，数据信号170电压电平会相对于栅极信号160较缓慢地倾斜，并且在栅极信号已经激活晶体管112 —些时间之后达到最大电压电平172。然而，在栅极信号去活晶体管112之后，数据信号170可能经历到比最大电压电平172低的较低电压电平174的电压降低(AV) 176。该较低电压电平174也称为经采样电压电平174， 可以是数据信号170被采样(例如，被数字化，被存储，被输出等等)时的电压电平。然而，在电压电平已经从最大电压电平172显著降低之后对数据信号170进行采样可能导致采样误差或不完整的数据。例如，再次参考使用电子显示器的示例，晶体管112漏极128处的电压降低176会导致较低(即劣化)的电压电平174，该电压电平被存储为像素电极110中的数据。被存储到像素电极110的劣化的数据可以导致像素60 (如图4)的像素电极110和公共电极之间的电场的不准确生成，这会引起液晶层中的液晶分子的失准和/或通过液晶层的光透射的不准确调制。这样的效果会表现为所显示的图像上的伪影和/或闪烁。因此，对于一些电子组件，电压降低(AV) 176在理想情况下可以很小以减少对数据信号170进行采样时的误差(例如，在将数据信号保存到像素电极110时的误差)。当晶体管112的栅极122和漏极128之间的电容(Cgs) 154 (图5)相对于存储电容(Cs) 152小时，电压降低(AV)可以是更小，如以下等式(I)所示
CΔ = — s—— J, g式(I)
Lgs +然而，实际上，栅极122和漏极128之间的电容(Cgs)154会变成是晶体管112寄生的并且对最大电压172和经采样的电压174之间的电压降低(AV) 176有贡献。电压降低(AV) 176、存储电容(Cs) 152、寄生电容(Cgs) 154、栅极122 (Vg)处的电压、和漏极(Vd)处采样的电压之间的关系用以下等式(I)来逼近=Fd)等式(2)
Cgs +Cs2Cs其中，第一项表示由于寄生电容(Cgs) 154引起的时钟馈通贡献。等式(2)的第二项表示晶体管112的去活，其也会通过减小经采样的电压(Vd) 174的电压电平和增大电压降低(AV)176对时钟馈通有贡献。更具体而言，下降沿168的高转换速率，或栅极信号160的电压电平\从激活电压电平162下降至去活电压电平164时的快速速率可以对电压降低(Λ V) 176有贡献。然而，在本技术的一些实施例中，被施加来切换晶体管112的栅极信号160可以被操纵来减小栅极信号160的下降沿的转换速率168，从而最小化第二项并且限制经采样的数据信号170的电压降低(AV) 176，如用等式(3)所示
CAF = gS ·&等式(3)
Cgs + Cs例如并且如将进一步论述的，这样的技术可以涉及一开始增大栅极信号160的电压电平来延长从激活电压电平162到去活电压电平164的降低，从而增大电压电平之间的时间和减小转换速率168。除了可以劣化传送给电子组件中的晶体管或从其传送的数据信号的时钟馈通效果之外，在具有一个或多个并列的晶体管的电子组件中，信号容易遭受串扰。更具体而言， 当电子组件包括被配置使得通过一个电路(例如，数据线和/或晶体管)传送的数据信号由于两个电路之间的电容耦合而影响通过另一电路传送的数据信号的电路系统时，会发生串扰，也称为耦合。图7是图示出两个晶体管1121和1122经由栅极线102通过各自的栅极并联的电路图。如图所示，尽管图7的示图已经被编号为使用图4的晶体管112 (BP TFT 112)作为示例，但是应当注意，串扰可以出现在相对接近地配置的任何电子电路系统中，并且控制施加于晶体管栅极的电压来激活这样的电路系统的本技术可以应用于任何这样的电子组件，而不仅限于显示像素60的晶体管112。如图7中所示，每条数据线IOO1或IOO2根据数据线IOO1或IOO2的特点和/或功能而具有不同的电阻(即分别为电阻器182i*电阻器1822，)。使用其中晶体管1121和1122各自在不同像素60中(如图4)的电子显示器的示例，电阻器182i和1822可以表示数据线IOO1和IOO2的到不同彩色单位像素(例如，红、蓝、绿)的电阻。例如，数据线IOO1到红像素的电阻可以约是IOk Ω。如针对图4所论述的，每组像素60可以包括红、蓝和绿像素，并且解复用器(未示出)可以基于数据线驱动电路系统120和/或栅极线驱动电路系统124按照时间复用顺序针对各时段选择到不同颜色的特定单位像素60的数据线。例如，从数据线驱动电路系统120开始的数据信号路径可以根据所选择的单位像素的颜色来将要被传送的数据信号(Vil或Vi2)解复用到具有不同电阻的数据线(IOO1或1002)。从晶体管112jP 11 采样的信号可以分别是经采样的电压V1和^。然而，至少部分由于(分别用数据线^(^和IOO2表示的)两个数据信号路径之间的电容耦合，通过每个数据线IOO1或IOO2传送的数据信号的信号完整性可能受到影响。例如，当通过一个数据线IOO1传送的数据信号由于数据线IOO1或IOO2中的相邻电极像素110 (图7中未示出)之间的电容耦合而影响另一数据线IOO2中的信号时，出现串扰。例如，这样的电容耦合可以表征为寄生电容，其用电容器184和1842表示。例如，寄生电容通常可以是约20-30pF。每个数据线IOO1和IOO2之间的电阻(例如Rn188n和R1218812)在理想情况下可以是无限的以减少数据线IOO1和IOO2之间的寄生耦合和串扰效果。然而，实际上，电阻Rn188n和R1218812会是有限的，这会使能数据信号通过寄生电容(例如由电容器181和1842表示)的电荷分发，导致电压V11和V12。例如，电阻Rn188n和R1218812通常可以具有约IOk Ω的电阻。由每个数据信号路径的寄生电容(例如电容器18七和电容器1842)引起的电压V11和V12会导致针对每个数据信号从晶体管112i和1122采样的电压V1和V2的电压降低。图8图不出施加于晶体管IU1或1122的栅极的信号(称为栅极信号160)、施加于晶体管IU1或1122的数据信号(称为数据信号V1)和电压V11和V12 (称为电压损失)之间的关系。如所论述的，对数据信号V1的“采样”可以是指从晶体管IU1或1122的数据信号的任何输出，包括例如，数据信号V1到像素电极110的存储。如图8所示，电压损失V11和V12可以以栅极信号160的上升沿从基电压电平192n和19212分别升至峰电压值194n和19412。电压损失V11和V12可以表示例如从数据信号V1的电压损失。在电压损失V11和V12已经下降至约基电压电平19211和19212时对数据信号V1进行采样可以提供具有更高信号完整性(例如较低电压降低204)的经采样的数据信号Vp然而，在数据信号V1被采样时，电压损失V11和V12可以还没有完全下降到基电压电平192n和19212，如电压电平196ijP 19612所示，其可以高于相应的基电压电平。在电压损失V11和V12处于电压电平196n和19612时对数据信号V1进行采样可以导致在较低电压电平202对数据信号V1采样，较低电压电平202具有从信号V1的最大电压电平200的电压降低204。
电压损失V11和V12可以用以下等式(4)和(5)表示V11=R11I^V12等式(4)V12=R12等式(5)其中I1和i2表示通过每个数据信号路径(数据线IOO1或IOO2)的电流并且可以用以下等式(6)和(7)表示
_ dVLI = C1 -等式(6)
1 ' dt. P dVLI, = C1-^等式(7 ) ·
-dt如等式(4)和(5)所示，电压损失V11和V12可以通过减小通过每个数据信号路径(例如，通过数据线IOO1和晶体管112i和通过数据线IOO2和晶体管1122)的电流G1和i2)而被降低。此外，如等式(6)和(7)所示，通过每个数据信号路径的电流^和12可以通过减慢数据信号Vil和Vi2到每个晶体管IU1和1122的输入而被减小，因为通过每个信号路径的电流I1和i2直接与输入信号Vil和Vi2的改变速率相关。由于栅极电压160的电压电平(例如活动电压电平162)可以激活晶体管1121和1122，并且，可以通过修改栅极信号160从去活后电压电平164到激活后电压电平162的上升而调节数据信号通过晶体管IU1和1122的传送、输入信号Vil和Vi2的改变速率。换而言之，在一个实施例中，并且如将进一步论述的，栅极信号160的上升沿190的转换速率可以被减小以减小电压损失V11和V12，这会导致对具有更低电压降低204和/或更高信号完整性的数据信号V1的采样。如所论述的，本实施例包括用于减小栅极信号160的下降沿168 (图6)的转换速率以便减小晶体管112中的时钟馈通的技术，其中，时钟馈通可以是指由于晶体管112的寄生电容引起的输出的(例如，经采样的，被存储的)数据信号170的劣化(例如信号损失或电压降低)。此外，实施例还包括用于减小栅极信号160的上升沿190 (图8)的转换速率以减少由于两个数据信号路径之间的电容耦合引起的、通过两个晶体管112jP1122传送的数据信号V1和V2之间的串扰。在一个实施例中，栅极线驱动电路系统124 (图4)可以包括诸如用于生成具有减小的下降沿转换和/或减小的上升沿转换的栅极信号160的栅极信号发生器220之类的电路系统。例如，用图9中示出的电路图示出的栅极信号发生器220a的一个实施例可以输出在下降沿和/或上升沿处具有减小的转换速率的栅极信号。在一个实施例中，栅极信号发生器220a可以在栅极线驱动电路系统124中并且可以具有到一条或多条栅极线102的输出236。栅极信号发生器220a可以包括三个晶体管，其中两个是PMOS晶体管222和226和一个是NMOS晶体管224。诸如晶体振荡器之类的一个或多个合适的振荡器可以提供信号输入给栅极信号发生器220a。根据施加于输入节点230和PMOS晶体管226的栅极232的信号，从输出节点236输出的栅极信号可以被操纵来形成在下降沿和/或上升沿处具有减小的转换速率的栅极信号。在图10中提供图示出(通过使用图9的栅极信号发生器220a生成的)具有减小的转换速率的下降沿的栅极信号的一组示图。首先开始说明从栅极信号发生器220a输出中等栅极信号242 (例如，没有下降沿转换速率或上升沿转换速率的减小)，可以通过驱送高电压给PMOS晶体管226的栅极232使PMOS晶体管226被去活。在PMOS晶体管226被去 活并处于高电阻状态的情况下，施加于输入节点230的信号240的电压电平将或者激活或者去活PMOS晶体管222和NMOS晶体管224。输入节点230处的高电压电平可以导致PMOS晶体管222中的高电阻状态和NMOS晶体管224中的低电阻状态。由于电压可以被PMOS晶体管222阻止和被NMOS晶体管224传递，所以电压可以被向地吸取，使得对施加于输入节点230的高电压信号的输出响应可以是从输出节点236输出的低电压。这可以由时钟信号240的上升沿250和输出中等栅极信号242的对应下降沿252指示。输入节点230处的低电压电平可以导致PMOS晶体管222中的低电阻状态和NMOS晶体管224中的高电阻状态。由于电压可以被NMOS晶体管224阻止和被PMOS晶体管222传递，所以电压可以从电源线218流到输出节点236，使得对低电压信号的输出响应可以是从节点236输出的高电压输出。该关系可以由(到输入节点230的)输出信号240的(低电压电平的)下降沿254和由栅极信号发生器220a生成的中等栅极信号242的对应上升沿256进一步示出。在一个实施例中，具有减小的转换速率的下降沿的栅极信号可以是通过先强调(pre-emphasize)信号的上升沿(即生成先强调的栅极信号)来生成的。先强调上升沿260可以是指在激活时段期间一开始增大被先强调的栅极信号246的电压电平。通过先强调上升沿260，栅极信号246的电压电平越高会需要越长的时间来下降，导致减小的下降沿262转换速率。为了先强调上升沿260，可以从电源线218吸取额外的电压以一开始增大被先强调的栅极信号246的电压电平。先强调的栅极信号理论上可以用信号246A表示，这可以更清楚地示出通过初始电压增大产生的先强调。先强调的栅极信号也可以以信号246B的形式提供，其逼近实际的先强调的栅极信号波形，因为栅极信号可能不总是具有方波和/或直边沿。上升沿260和下降沿262已经被类似地编号以用于先强调的栅极信号246A和246B两者的表示并且以下说明将仅参考先强调的栅极信号246。为了一开始增大先强调的栅极信号246的电压电平，PMOS晶体管226的激活可以与PMOS晶体管222的激活同步，如分别进入节点230和PMOS晶体管226的栅极232的输入信号240和244的下降沿所示。PMOS晶体管226的激活可以比PMOS晶体管222的激活(时间段266)针对更短的持续时间(时间段264)。对PMOS晶体管226的更短的激活可以对先强调的栅极信号246的逻辑高电平的初始部分(时间段264)期间的增大电压268有贡献。可以通过驱送施加于PMOS晶体管226的栅极232的信号244中的低输出电压(用下降沿258示出)使PMOS晶体管226而被激活。作为结果产生的电压可以产生具有减小的下降沿262转换速率的先强调的栅极信号246。例如，先强调的栅极信号246的下降沿262可以具有比中等栅极信号242的下降沿252更低的转换速率。类似地，如图11中示出的一组图所示，可以通过强调栅极信号的下降沿282产生具有减小的转换速率的上升沿的栅极信号。强调下降沿282，也称为后强调(post-emphasize)的栅极信号270，可以指在栅极信号的激活时段结束附近增大栅极信号的电压电平。通过强调下降沿282，后强调的栅极信号270的电压电平越高，会需要越长的时间来上升，导致减小的上升沿280转换速率。后强调的栅极信号理论上可以用信号270A表示，信号270A可以更清楚地示出通过信号的激活时段结束附近的电压增大产生的后强调。后强调的栅极信号也以信号270B的形式提供，信号270B逼近实际的后强调的栅极信
号波形，因为栅极信号可能不总是具有方波和/或直边沿。上升沿280和下降沿282已经被类似地编号以用于表示先强调的栅极信号270A和270B两者，并且随后的说明将仅仅参考先强调的栅极信号270。为了强调下降沿270，PM0S晶体管226的激活可以与PMOS晶体管222的激活时段的结束同步发生，如(进入节点230的)输入信号240的下降沿254和(PM0S晶体管226的栅极232)输入信号264的随后的下降沿272所示。PMOS晶体管226的激活可以比PMOS晶体管222的激活(时间段276)针对更短的持续时间(时间段274)。PMOS晶体管226的更短的激活可以对后强调的栅极信号270的逻辑高电平的稍后部分的增大的电压278有贡献。可以通过驱送施加于PMOS晶体管226的栅极232的信号264中的低输入电压(由下降沿272指示)使PMOS晶体管226被激活。作为结果产生的电压可以产生具有减小的上升沿280转换速率的后强调的栅极信号270。例如，后强调的栅极信号270的上升沿280可以比中等栅极信号242 (图10)的上升沿256具有更低的转换速率。应当注意，在实施例中，栅极信号的形状可以改变。例如，栅极信可以具有方波、梯形波形，或者可以不具有直降或直升边沿。例如，栅极信号波形可以是弯曲的或正弦曲线的，并且可以受噪声和/或劣化的影响。此外，不同频率的输入信号可以用来生成和输出不同栅极信号。栅极信号发生器可以输出不同栅极信号，其根据输入信号的频率、输入信号的幅度和/或栅极信号发生器220a的配置而在上升沿或下降沿处具有不同转换速率。例如，输入信号240可以输入到栅极信号发生器220a的节点230并且输入信号282可以输入到PMOS晶体管226的栅极232 (图9)。此外，根据减小上升沿和/或下降沿转换速率以减小时钟馈通和/或串扰的本技术产生的栅极信号也可以使用不同的电路系统生成。例如，除了栅极信号发生器220A以夕卜，图12中示出的电路示出可以生成具有减小的上升沿和/或下降沿转换速率的栅极信号的另一栅极信号发生器220B。图12可以是图9中图示的栅极信号发生器220A的模拟等同电路220B。由模拟时钟发生器220B产生的信号302在图13中示出。模拟时钟发生器220B可以包括被配置为选择各种电压电平的复用器296。复用器输出298可以是到放大器300的输入,放大器300可以产生栅极信号输出302,诸如信号304。复用器296的输入Vi+k可以产生信号298的强调部分的输出302 (图12)，输入Vi可以产生具有输出栅极信号302的逻辑高电平的电压电平的输出302并且输AVj可以是输出栅极信号302的逻辑低电平的电压。例如，在一些实施例中，例如，在一些实施例中，输入Vi+k可以用在栅极信号的初始部分和/栅极信号的稍后部分来生成先强调的和/或后强调的栅极信号。在一些实施例中，先强调的栅极信号可以具有减小的下降沿转换速率，这可以减小电子组件的晶体管中的时钟馈通，并且后强调的栅极信号可以具有减小的上升沿转换速率，这可以减小电子组件中的晶体管和/或数据线中的串扰。 已经通过示例方式示出了以上描述的具体实施例，但是应当理解，这些实施例可以是容易有各种修改和更改形式的。还应当理解，权利要求并不旨在被限制于所公开的具体形式，而是涵盖落在本公开的精神和范围内的所有修改例、等同例和更改例。
权利要求
1.一种控制施加于电子组件中的晶体管的栅极的栅极信号的方法，该方法包括基于通过晶体管传送的数据信号的电压降低来控制所述栅极信号的下降沿转换速率。
2.如权利要求I所述的方法，包括基于当所述晶体管工作时所述晶体管的栅极到漏极的结电容来控制所述栅极信号的下降沿转换速率。
3.如权利要求I所述的方法，其中控制所述下降沿转换速率包括先强调所述栅极信号来生成先强调的栅极信号。
4.如权利要求3所述的方法，其中先强调所述栅极信号包括 在所述栅极信号的活动时段期间输出第一电压；以及 在所述活动时段期间输出第二电压，其中，所述第二电压低于所述第一电压。
5.如权利要求4所述的方法，其中，当所述晶体管通过所述先强调的栅极信号被激活时所传送的数据信号的电压降低低于当所述晶体管通过未被先强调的栅极信号激活时所传送的数据信号的电压降低。
6.如权利要求4所述的方法，其中当所述晶体管通过所述先强调的栅极信号被激活时所述晶体管的结电容低于当所述晶体管通过未被先强调的栅极信号激活时所述晶体管的结电容。
7.如权利要求4所述的方法，其中，所述先强调的栅极信号包括比未被先强调的栅极信号的下降沿转换速率低的下降沿转换速率。
8.如权利要求I所述的方法，包括基于通过所述晶体管传送的数据信号的电压降低来控制所述栅极信号的上升沿转换速率。
9.一种控制施加于电子组件中的晶体管的栅极的栅极信号的方法，该方法包括基于通过所述晶体管传送的数据信号的电压降低来控制所述栅极信号的上升沿转换速率。
10.如权利要求9所述的方法，包括基于所述晶体管与一个或多个相邻晶体管之间的栅极电容耦合来控制所述栅极信号的上升沿转换速率。
11.如权利要求9所述的方法，其中控制所述上升沿转换速率包括后强调栅极信号来生成后强调的栅极信号。
12.如权利要求9所述的方法，其中，后强调所述栅极信号包括 在所述栅极信号的活动时段期间输出第一电压；以及 在所述活动时段期间输出第二电压，其中，所述第二电压高于第一电压。
13.如权利要求12所述的方法，其中，当所述晶体管通过所述后强调的栅极信号被激活时所传送的数据信号的电压降低低于当所述晶体管通过未被后强调的栅极信号被激活时所传送的数据信号的电压降低。
14.如权利要求12所述的方法，其中，所述后强调的栅极信号包括比未被后强调的栅极信号的上升沿转换速率低的上升沿转换速率。
15.如权利要求12所述的方法，其中，通过施加后强调的栅极信号而通过所述晶体管传送的数据信号相比于通过施加未被后强调的栅极信号而传送的数据信号具有更高的信号完整性。
16.—种电子系统,包括 栅极线驱动电路系统，所述栅极线驱动电路系统包括以下装置中的至少一者 用于通过第一晶体管传送第一数据信号的装置；用于基于通过所述第一晶体管的所述第一数据信号的电压降低来生成驱送至所述第一晶体管的第一栅极信号的装置； 用于通过第二晶体管来传送第二数据信号的装置；以及 用于基于通过所述第二晶体管的所述第二数据信号的电压降低来生成驱送至所述第二晶体管的第二栅极信号的装置。
17.如权利要求16所述的系统，其中，用于生成所述第一栅极信号的装置包括相对于所述第一栅极信号的激活时段的稍后部分在所述激活时段的初始部分期间增大所述第一栅极信号的电压。
18.如权利要求16所述的系统，其中，用于生成所述第二栅极信号的装置包括相对于所述第二栅极信号的激活时段的初始部分在所述激活时段的稍后部分期间增大所述第二栅极信号的电压。
19.如权利要求18所述的系统，其中，所述第一栅极信号包括具有第一电压电平和第二电压电平的激活时段，其中，在所述激活时段期间，所述第一电压电平在所述第二电压电平之前，并且其中，所述第一电压电平高于所述第二电压电平。
20.如权利要求18所述的系统，其中，所述第二栅极信号包括具有第一电压电平和第二电压电平的后强调的激活时段，其中，在所述激活时段期间，所述第一电压电平在所述第二电压电平之前，并且其中，所述第一电压电平低于所述第二电压电平。
21.如权利要求20所述的系统，其中，与当不包括所述后强调的激活时段的栅极信号被驱送给所述第二晶体管时的耦合效果相比，用于生成所述第二栅极信号的装置减小所述第一数据信号和所述第二数据信号之间的耦合效果。
22.一种显不系统，包括 像素矩阵，每一个所述像素包括晶体管； 栅极线驱动电路系统，配置为传送栅极信号给每个所述像素的晶体管的栅极，其中，所述栅极线驱动电路系统包括 栅极信号发生器，配置为在所述栅极信号的激活时段的初始 部分和所述栅极信号的所述激活时段的稍后部分中的至少一者期 间增大电压；以及 数据线驱动电路系统，配置为传送数据信号给每个所述像素的晶体管的源极，其中，在所述激活时段的所述初始部分和所述激活时段的所述稍后部分期间增大所述电压基于所述晶体管上的所述数据信号的电压降低。
23.如权利要求22所述的显示系统，所述栅极信号发生器配置为在所述激活时段的所述初始部分期间增大所述电压来控制所述晶体管的时钟馈通效果。
24.如权利要求22所述的显示系统，其中，所述栅极信号发生器配置为在所述激活时段的所述稍后部分期间增大所述电压来控制所述晶体管的串扰效果。
25.如权利要求22所述的显示系统，其中，所述栅极信号发生器配置为选择一个或多个电压来生成所述栅极信号，其中，所述一个或多个电压包括 第一电压； 比所述第一电压低的第二电压；以及 比所述第二电压低的第三电压。
26.如权利要求25所述的显示系统，其中，所述栅极信号发生器配置为基于所述晶体管上的所述数据信号的电压降低来输出先强调的信号，其中，所述先强调的信号包括所述第一电压，所述第一电压后随所述第二电压，所述第二电压后随所述第三电压。
27.如权利要求25所述的显示系统，其中所述栅极信号发生器配置为基于所述晶体管上的所述数据信号的电压降低来输出后强调的信号，其中，所述后强调的信号包括所述第二电压，所述第二电压后随所述第一电压，所述第一电压后随所述第三电压。
全文摘要
本公开的系统和方法一般涉及用于控制施加于电子组件中的晶体管的栅极信号的技术。一个实施例包括减小栅极信号的上升沿和/或下降沿处的转换速率来减小数据信号误差的效果。减小栅极信号下降沿转换速率可以减小晶体管的时钟馈通效果，而减小栅极信号上升沿转换速率可以减小电子组件中多于一个的数据路径之间的串扰效果。可以通过一开始将栅极信号的激活电压增大至更高电压来操纵下降沿转换速率，以使得栅极信号可以用更长时间来下降。可以通过在激活时段期间稍后增大电压来操纵上升沿转换速率，以使得栅极信号可以用更长时间来上升。
文档编号H03K4/02GK102823132SQ201180016477
公开日2012年12月12日 申请日期2011年2月28日 优先权日2010年3月22日
发明者李永万 申请人:苹果公司