制造配线基板的方法、制造半导体器件的方法及配线基板的制作方法

专利名称：制造配线基板的方法、制造半导体器件的方法及配线基板的制作方法
技术领域：
本发明涉及制造配线基板的方法、制造半导体器件的方法以及 配线基板，更具体地涉及制造构造为提高多层基板的电极片形成部分 的可靠性的配线基板的方法，制造半导体器件的方法以及配线基板。
背景技术：
例如，作为形成用于连接裸芯片和基板或者连接封装基板和母板的BGA(球栅阵列)的球状物的方法，己知这样一种制造方法在基板上形成多个电极，然后形成具有与电极连通的孔的阻焊层并通过 热处理(回流)熔化焊球，以在将焊球加装在孔的开口上的状态下将 熔化的焊球结合在孔中的电极上，并且在阻焊层的表面上形成焊料凸 点作为凸出部。另一方面，用于在縮减尺寸和增加裸芯片中的集成度的情况下 将裸芯片安装在多层基板上的封装件的研究已经取得进展(例如参见曰本专利No. 3635219 (JP-A-2000-323613公开文献))。图1示出了常规配线基板的结构的实例。对于图1所示基板的 结构来说，以这样的方式层叠各个层，即用第一绝缘层12覆盖电 极片10的外周，并用第二绝缘层13覆盖电极片10的上表面。从电 极片10的上表面的中心向上延伸的导通部14穿透第二绝缘层13并 与上部的配线部16连接。电极片IO具有金层17和镍层18层叠在一 起的结构，并以这样的方式来设置，即金层17的表面从第一绝缘 层12露出并且导通部14与镍层18连接。此外，在一些情况下，通过焊料凸点将半导体芯片安装在电极 片10上，在另一些情况下，结合有焊球或管脚。这样，在具有多层结构的配线基板中，电极片io用作裸芯片加装片或外部连接片。然而，在图l所示配线基板中，电极片10的外周比较光滑。因此，对第一绝缘层12的附着力较小。当通过回流处理进行加热时， 由于第一绝缘层12和电极片IO之间的热膨胀差异而引起的热应力， 在设置为与电极片10的外周接触的边界部分中产生分层，从而第一 绝缘层12的一部分会断开。此外，在第一绝缘层12的设置为与电极片10的角部(B部分) 外周接触的部分由于通过回流处理进行的加热而断开的情况下，存在 这样的问题，即从电极片10的角部(A部分)朝向第二绝缘层13 产生裂纹20。此外，在裂纹20扩大的情况下，存在这样的可能性，即设置 在第二绝缘层13上的配线部16会被截断。发明内容因此，考虑到上述情况，本发明的目的在于提供可以解决上述 问题的制造配线基板的方法、制造半导体器件的方法及配线基板。 为了解决上述问题，本发明具有下列手段。根据本发明的第一方面，提供一种制造配线基板的方法，该方法包括以下步骤第一步骤，在支撑基板上形成第一电极片；第二步骤，在所述支撑基板的表面上层叠第一绝缘层，所述第一绝缘层包围所述第一电极片的外周；第三步骤，在所述第一电极片的表面和所述第一绝缘层的表面 上形成第二电极片，所述第二电极片在平面方向上比所述第一电极片 的外周更宽；第四步骤，在所述第二电极片和所述第一绝缘层的表面上层叠 第二绝缘层；第五步骤，在所述第二绝缘层的表面上形成配线层，所述配线 层与所述第二电极片电连接；以及第六步骤，去除所述支撑基板以露出所述第一电极片。这样可 以解决上述问题。根据本发明的第二方面，提供根据第一方面的方法，其中，所述第二步骤包括这样的步骤在层叠所述第一绝缘层之前粗 糙化所述第一电极片的表面。这样可以解决上述问题。根据本发明的第三方面，提供一种根据第一或第二方面的方法，其中，所述支撑基板由金属形成，所述第一步骤包括这样的步骤在所述支撑基板和所述第一电 极片之间形成与所述支撑基板类型相同的金属层，并且所述第六步骤包括这样的步骤去除所述支撑基板，去除所述 金属层以及利用所述第一电极片的端面形成凹部。这样可以解决上述 问题。根据本发明的第四方面，提供一种使用根据本发明的第一至第 三方面中的任一方面的制造配线基板的方法制造半导体器件的方法， 包括以下步骤通过焊料凸点将半导体芯片安装在所述第一电极片上。这样可 以解决上述问题。 —根据本发明的第五方面，提供一种配线基板，该配线基板包括 第一电极片；第一绝缘层，其包围所述第一电极片的外周；第二绝缘层，其层叠在所述第一电极片和所述第一绝缘层的表面上，其中，在所述第一电极片和所述第二绝缘层之间设置有第二电 极片，所述第二电极片在平面方向上比所述第一电极片的外周更宽。 这样可以解决上述问题。根据本发明，从第一电极片的表面到第一绝缘层的表面形成在 平面方向上比第一电极片的外周更宽的第二电极片。因此，可以防止 比第一电极片更宽的第二电极片从第一电极片的外周角部到第二绝 缘层产生裂纹。


图1是示出常规配线基板的结构的实例的视图。图2是示出根据本发明的配线基板的第一实施例适用的半导体 器件的纵向剖视图。图3A是说明根据第一实施例的制造配线基板的方法(第l部分) 的视图。图3B是说明根据第一实施例的制造配线基板的方法(第2部分) 的视图。图3C是说明根据第一实施例的制造配线基板的方法(第3部分) 的视图。图3D是说明根据第一实施例的制造配线基板的方法(第4部分) 的视图。图3E是说明根据第一实施例的制造配线基板的方法(第5部分) 的视图。图3F是说明根据第一实施例的制造配线基板的方法(第6部分) 的视图。图3G是说明根据第一实施例的制造配线基板的方法(第7部分) 的视图。图3H是说明根据第一实施例的制造配线基板的方法(第8部分) 的视图。图3I是说明根据第一实施例的制造配线基板的方法(第9部分) 的视图。图3J是说明根据第一实施例的制造配线基板的方法(第10部 分)的视图。图3K是说明根据第一实施例的制造配线基板的方法(第11部 分)的视图。图3L是说明根据第一实施例的制造配线基板的方法(第12部 分)的视图。图3M是说明根据第一实施例的制造配线基板的方法(第13部 分)的视图。图3N是说明根据第一实施例的制造配线基板的方法(第14部 分)的视图。图30是说明根据第一实施例的制造配线基板的方法(第15部 分)的视图。图3P是说明根据第一实施例的制造配线基板的方法(第16部 分)的视图。图3Q是说明根据第一实施例的制造配线基板的方法(第17部 分)的视图。图3R是说明根据第一实施例的制造配线基板的方法(第18部 分)的视图。图3S是说明根据第一实施例的制造配线基板的方法(第19部 分)的视图。图3T是说明根据第一实施例的制造配线基板的方法(第20部 分)的视图。图4是示出第一实施例的变型的视图。图5是示出配线基板的第二实施例适用的半导体器件的纵向剖视图。图6A是说明根据第二实施例的制造配线基板的方法(第1部分) 的视图。图6B是说明根据第二实施例的制造配线基板的方法(第2部分) 的视图。图6C是说明根据第二实施例的制造配线基板的方法(第3部分) 的视图。图6D是说明根据第二实施例的制造配线基板的方法(第4部分) 的视图。图6E是说明根据第二实施例的制造配线基板的方法(第5部分) 的视图。图6F是说明根据第二实施例的制造配线基板的方法(第6部分) 的视图。图6G是说明根据第二实施例的制造配线基板的方法(第7部分) 的视图。图6H是说明根据第二实施例的制造配线基板的方法(第8部分)的视图。图61是说明根据第二实施例的制造配线基板的方法(第9部分) 的视图。图6J是说明根据第二实施例的制造配线基板的方法(第10部 分)的视图。图6K是说明根据第二实施例的制造配线基板的方法(第11部 分)的视图。图6L是说明根据第二实施例的制造配线基板的方法(第12部 分)的视图。图6M是说明根据第二实施例的制造配线基板的方法(第13部 分)的视图。图6N是说明根据第二实施例的制造配线基板的方法(第14部 分)的视图。图60是说明根据第二实施例的制造配线基板的方法(第15部 分)的视图。
图6P是说明根据第二实施例的制造配线基板的方法(第16部 分)的视图。图6Q是说明根据第二实施例的制造配线基板的方法(第17部 分)的视图。图6R是说明根据第二实施例的制造配线基板的方法(第18部 分)的视图。图6S是说明根据第二实施例的制造配线基板的方法(第19部 分)的视图。图6T是说明根据第二实施例的制造配线基板的方法(第20部 分)的视图。图7是示出第二实施例的变型的视图。
具体实施方式
下面，参考

本发明的最佳实施方式。(第一实施例)图2是示出根据本发明的配线基板的第一实施例适用的半导体 器件的纵向剖视图。如图2所示，半导体器件100例如具有这样的结 构，即半导体芯片110以倒装芯片的形式安装在配线基板120上。 配线基板120具有多个配线层和多个绝缘层层叠在一起的多层结构。 在本实施例中，作为具有配线层的第一层122、第二层124、第三层 126和第四层128的绝缘层在竖直方向上层叠在一起。此外，第一层 122具有这样的结构，g卩第一绝缘层121和第二绝缘层123层叠在 一起，以便执行在第一电极片130上设置第二宽电极片132的步骤。 各个绝缘层由例如环氧树脂或聚酰亚胺树脂等绝缘树脂形成。经受焊料连接的第一绝缘层121和第四层128可以由作为阻焊 剂(由丙烯酸树脂或环氧树脂形成)的绝缘树脂形成。此外，在半导 体器件100中，可以在半导体芯片110和配线基板120之间填充具有 绝缘性的底部填料树脂。处于最上面一级的第一层122设置有第一电极片130、第二电极 片132和导通部134，半导体芯片110的端子以倒装芯片的形式与第 一电极片130、第二电极片132和导通部134连接。此外，层叠在第 一层122下面的第二层124设置有与导通部134导通的配线层140 和导通部142。此外，层叠在第二层124下面的第三层126具有与导 通部142导通的配线层150和导通部152。另外，设置在第三层126 下面的第四层128具有与导通部152导通的第三电极片160。此外，在第一层122中，第一绝缘层121形成为包围第一电极 片130的外周，并且第二电极片132形成于第一绝缘层121和第二绝 缘层123之间。第一电极片130具有三层结构，其中设置有对焊料具有良好结 合性的金层170、镍层172和铜层174。金层170从配线基板120的 上表面一侧(半导体芯片安装侧)露出，并且半导体芯片110的焊料 凸点180与金层170连接。半导体芯片110的端子通过焊料凸点180焊接到金层170上从 而与第一电极片130导通。通过将焊球加装到第一电极片130上并进行回流(热处理)来形成焊料凸点180。比第一电极片130更宽的第二电极片132形成于第一绝缘层121 和第二绝缘层123之间的边界面上。第二电极片132较宽，从而从第 一电极片130的外径沿着径向(平面方向)凸出。在本实施例中，如 果第一电极片130具有约70" m到100 ix m的直径和约15 y m (±10的厚度，则第二电极片132例如具有比第一电极片130的直径 大大约20%到90% (较合适的是50%到80%)的直径并具有约2" m到15ixm (较合适的是5um)的厚度。比第一电极片130更宽的第二电极片132设置在第一电极片130 和导通部134之间。从而，通过回流处理而引起的热应力的前进方向 被第二电极片132阻挡，并且热应力在例如沿着第一绝缘层121和第 二绝缘层123之间的边界面的方向上被吸收。因此，即使在第一绝缘 层121的覆盖第一电极片130外周的部分中产生分层从而使第一绝缘 层121断开，也可以防止在第二绝缘层123上产生裂纹。对于第一电极片130，也可以采用这样的结构，即只层叠金层 170和镍层172，并且金层170和镍层172层叠为使金层170从配线 基板120的表面露出。此外，第一电极片130可以具有另一种电镀结 构，例如这样的结构，即以使金层170从配线基板120的表面露出 的方式按照金层、钯层、镍层和铜层的顺序或者金层、钯层和镍层的 顺序进行层叠。参照图3A至3T说明制造用于半导体器件100中的配线基板120 的方法。图3A至3T是说明根据第一实施例的制造配线基板120的方 法(第1部分到第20部分)的视图。在图3A至3T中，各个层设置 为面朝下(图2所示层叠结构的竖直翻转方向)，第一电极片130 设置在配线基板120的下表面一侧。在图3A中，首先，制备由具有预定厚度的平坦铜板或铜箔形成 的支撑基板200。然后，将干膜抗蚀剂210作为电镀抗蚀剂层叠在支 撑基板200的上表面上。在图3B中，通过曝光在干膜抗蚀剂210上形成用于露出支撑基 板200 —部分的第一电极片形成开口 220。第一电极片形成开口 220的内径与第一电极片130的外径相等。 '在图3C中，通过将支撑基板200设置为馈电层来进行电解电镀， 以将金沉积在第一电极片形成开口 220中的支撑基板200上，从而形 成金层170，此外，将镍沉积在金层170的表面上，从而层叠镍层172。此外，在图3D中，通过将支撑基板200设置为馈电层来进行电 解电镀，以将铜沉积在第一电极片形成开口 220中的镍层172上，从 而层叠铜层174。这样就形成了第一鬼极片130。从而，将具有由金 层170、镍层172和铜层174形成的三层结构的第一电极片130设置 在第一电极片形成开口 220中。在图3E中，从支撑基板200上剥离干膜抗蚀剂210，以便使第 一电极片130在层叠状态下留在支撑基板200上。在图3F中，对支撑基板200和第一电极片130的表面进行粗糙 化处理(例如半蚀刻处理)，以粗糙化支撑基板200和第一电极片 130的表面。优选的是，通过粗糙化处理而获得的表面粗糙度应当具 有例如等于约0. 25y m到0. 75" ra的Ra。在图3G中，在支撑基板200和第一电极片130的经过粗糙化处 理的表面上层叠例如环氧树脂或聚酰亚胺树脂等树脂膜，以便形成绝 缘层230。由于支撑基板200和第一电极片130的表面已粗糙化，所 以增强了绝缘层230对第一电极片130的附着力，从而可以防止由于 热应力而产生分层。在图3H中，对结合在支撑基板200和第一电极片130的表面上 的绝缘层230的上表面进行抛光。进行抛光处理，直到露出第一电极 片130的表面为止。从而，获得覆盖第一电极片130外周的第一绝缘 层121。在图31中，通过无电镀铜，在第一绝缘层121和第一电极片130 的平坦化表面上形成种晶层190。作为形成种晶层190的方法，可以 使用其它薄膜形成方法(溅射法或CVD法)，或者也可以形成除铜之 外的导电金属。此外，为了增强结合性，也可以在第一绝缘层121 和第一电极片130的表面上迸行粗糙化处理，然后形成种晶层。在图3J中，将干膜抗蚀剂240作为电镀抗蚀剂层叠在第一绝缘层121和第一电极片130的形成有种晶层190的表面(上表面)上。 然后，在干膜抗蚀剂240上进行图案化(曝光和显影)，以形成用于 露出一部分种晶层190的第二电极片形成开口 250。第二电极片形成 开口 250的内径与第二电极片132的外径相等，而第二电极片形成开 口 250的深度限定第二电极片132的高度(厚度)。在图3K中，通过从种晶层190供电来进行电解镀铜以将铜沉积 在第二电极片形成开口 250中，从而形成直径比第一电极片130大的 第二电极片132。从而，在第一电极片130的表面上层叠在径向(平 面方向)上直径更大的第二电极片132。在图3L中，从种晶层190上去除干膜抗蚀剂240，此外，从第 一绝缘层121上去除种晶层190的除设置在第二电极片132下面的部 分之外的部分。从而，第二电极片132留在第一绝缘层121上。在图 3L所示及之后的步骤中，铜结合在设置在第二电极片132下面的种 晶层190中，因此省略种晶层190。在图3M中，在第二电极片132的表面上进行粗糙化处理(例如 半蚀刻处理)，然后层叠例如环氧树脂或聚酰亚胺树脂等树脂膜以形 成第二绝缘层123。从而，获得具有第一电极片130和第二电极片132 的第一层122。然后，例如在第二绝缘层123上照射激光束，以便以 使第二电极片132的表面的中心露出的方式形成导通孔260。在图3N中，通过无电镀铜，在第二绝缘层123的表面和导通孔 260的内表面上形成种晶层282。随后，将干膜抗蚀剂270作为电镀 抗蚀剂层叠在第二绝缘层123的表面(上表面)上。然后，在干膜抗 蚀剂270的表面上进行图案化(曝光和显影)，以形成用于露出种晶 层282 —部分的配线图案形成开口 280。在图30中，通过从种晶层282供电来进行电解镀铜，以将铜沉 积在导通孔260和配线图案形成开口 280中的种晶层282上，以便形 成导通部134和配线图案层140。在图3P中，从种晶层282上去除干膜抗蚀剂270，此外，从第 二绝缘层123上去除种晶层282的除设置在配线图案层140下面的部 分之外的部分。从而，配线图案层140留在第二绝缘层123上。在图3P及之后的附图中，未示出种晶层282。在图3Q中，在第二绝缘层123和配线图案层140的表面上进行 粗糙化处理(例如半蚀刻处理)，并且层叠所谓的增层树脂284以形 成作为第二层124的绝缘层(第三绝缘层)，该增层树脂采取膜的形 状并包含环氧树脂作为主要成分(可以根据需要的硬度或挠性适当地 改变填料的含量)。例如，照射激光束以便以使配线图案层140的表面露出的方式形成导通孔290。随后，通过重复图3M至3Q所示的步骤来形成第二层124的导 通部142和第三层126的配线图案层150。此外，在配线基板120具 有四层或更多层的层叠结构的情况下，优选相应地重复图3M至3Q 所示的步骤。在图3R中，通过无电镀铜，在作为第三层126的绝缘层的表面 (上表面)上形成种晶层314，随后层叠干膜抗蚀剤300作为电镀抗 蚀剂。对于形成种晶层314的方法来说，也可以使用除无电镀铜之外 的薄膜形成方法，或者可以由除铜之外的导电金属形成种晶层314。然后，在干膜抗蚀剂300上进行图案化(曝光和显影)，以形 成用于露出种晶层314—部分的电极形成开口 310。接下来，通过向 种晶层314供电来进行电解镀铜，以将铜沉积在导通孔312和电极形 成开口310中，以便形成导通部152和第三电极片160。此后，从种 晶层314上去除干膜抗蚀剂300，此外，去除种晶层314的除设置在 第三电极片160下面的部分之外的部分。在图3S所示及之后的步骤 中，铜结合在设置在第三电极片160下面的种晶层314中，因此省略 种晶层314。在图3S中，在作为第三层126的绝缘层的表面(上表面)上层 叠阻焊层320，从而形成作为第四层128的绝缘层，然后以使第三电 极片160的中央部分露出的方式形成开口 330。在图3 T中，通过湿式蚀刻法去除支撑基板200.以获得配线基板 120。也可以使用沿着竖直方向彼此粘贴的两个支撑基板200作为支 撑基板200，并将配线基板120层叠在该支撑基板的上表面侧和下表 面侧。在这种情况下，将两个支撑基板200分割成两个部分，然后通过湿式蚀刻法去除支撑基板200。此后，如图2所示，将焊球加装在配线基板120的第一电极片 130上并进行回流，以便使半导体芯片110的每一个端子通过焊料凸 点180与第一电极片130连接，从而将半导体芯片IIO安装在配线基 板120上。例如，可以适当地选择将半导体芯片110安装在配线基板 120上的步骤，在一些情况下，将半导体芯片110安装在配线基板120 上以满足客户的要求，而在另一些情况下，将配线基板120交付给客 户并在客户那里将半导体芯片IIO安装在配线基板120上。此外，在由于形成焊料凸点180而在回流时产生热应力的情况 下，由于第二电极片132形成为从第一电极片130的外径沿着径向(平 面方向)凸出，所以热应力的前进方向被第二电极片132阻挡，并且 热应力在沿着第一绝缘层121和第二绝缘层123之间的边界面的方向 上被吸收。因此，在根据第一实施例的配线基板120中，可以防止在 覆盖第二电极片132外周的第二绝缘层123中产生裂纹。图4是示出第一实施例的变型的视图。在该变型中，如图4所 示，以相对于第一实施例反转的竖直方向来使用配线基板120。更具 体来说，通过焊料凸点180将半导体芯片110安装在第三电极片160 上，并且使焊球经受回流以在第一电极片130上形成焊料凸点340。如图2和图4所示，半导体芯片110可以安装在配线基板120 中的第一电极片130或第三电极片160上。在该变型中，第三电极片160可以设置具有层叠金层和镍层的 电镀层(金层层叠为从表面露出)。在该变型中，在图3S所示步骤，可以将半导体芯片IIO加装在配线基板120上，然后可以去除支撑基板200以完成半导体器件。此外，同样在该变型中，可以在半导体芯片110和配线基板120 之间填充具有绝缘性的底部填料树脂。此外，可以通过引线接合来安装加装在根据该变型的配线基板 120上的半导体芯片110。(第二实施例)图5是示出配线基板的第二实施例适用的半导体器件的纵向剖 视图。在图5中，与第一实施例相同的部分具有相同的附图标记并省 略其说明。如图5所示，在用于根据第二实施例的半导体器件400中的配 线基板420中，在从第一绝缘层121的表面凹进的电极开口 430上形 成第一电极片130的表面(位于金层170 —侧的端面)。然后，在将 焊球插入电极开口 430中的状态下进行回流(热处理)，从而在金层 170 —侧形成焊料凸点180。在根据第二实施例的半导体器件400中， 可以在半导体芯片110和配线基板420之间填充具有绝缘性的底部填 料树脂。参照图6A至6T说明制造用于半导体器件400中的配线基板420 的方法。图6A至6T是说明根据第二实施例的制造配线基板420的方 法(第1部分到第20部分)的视图。在图6A至6T中，各个层设置 为面朝下(图5所示层叠结构的竖直反转方向)，第一电极片130 设置在配线基板420的下表面一侧。 —在图6A中，首先，制备由具有预定厚度的平坦铜板或铜箔形成 的支撑基板200。然后，将干膜抗蚀剂210作为电镀抗蚀剂层叠在支 撑基板200的上表面上。在图6B中，通过曝光在干膜抗蚀剂210上形成用于露出支撑基 板200 —部分的第一电极片形成开口 220。第一电极片形成开口 220 的内径与第一电极片130的外径相等。随后，通过将支撑基板200设置为馈电层对第一电极片形成开 口 220的内部进行电解镀铜，以将铜沉积在第一电极片形成开口 220 中的支撑基板200上，以便形成铜层440。在图6C中，通过将支撑基板200设置为馈电层来进行电解电镀， 以将金沉积在第一电极片形成开口 220中的铜层440上，从而形成金 层170，此外，将镍沉积在金层170的表面上，从而层叠镍层172。此外，在图6D中，通过将支撑基板200设置为馈电层来进行电 解电镀，以将铜沉积在第一电极片形成开口 220中的镍层172上，从 而层叠铜层174。从而，将铜层440和由金层170"镍层172和铜层174形成的第一电极片130设置在第一电极片形成开口 220中。在图6E中，从支撑基板200上剥离干膜抗蚀剂210，以便使铜 层440和第一电极片130在层叠状态下留在支撑基板200上。由于在图6F至6S所示步骤中进行与根据第一实施例的图3F至 3S所示步骤相同的处理，所以省略其说明。在图6T中，通过湿式蚀刻法去除支撑基板200，此外，还去除 铜层440以获得配线基板420。在根据第二实施例的配线基板420中， 去除铜层440，以便在下表面一侧(芯片安装侧)形成电极开口 430。也可以使用沿着竖直方向彼此粘贴的两个支撑基板200作为支 撑基板200，并将配线基板420层叠在该支撑基板的上表面侧和下表 面侧。在这种情况下，将两个支撑基板200分割成两个部分，然后通 过湿式蚀刻法去除支撑基板200。此后，如图5所示，将焊球加装在电极开口 4 0的金层170上 并随后进行回流，以便使半导体芯片110的每一个端子通过焊料凸点 180与第一电极片130连接，从而将半导体芯片110安装在配线基板 420上。例如，可以适当地选择将半导体芯片110安装在配线基板420 上的步骤，在一些情况下，将半导体芯片110安装在配线基板420 上以满足客户的要求，而在另一些情况下，将配线基板420交付给客 户并在客户那里将半导体芯片110安装在配线基板420上。这样，在根据第二实施例的配线基板420中，库极开口 430形 成于下表面一侧(芯片安装侧)。因此，当要安装半导体芯片110 时，使电极开口 430经受回流(热处理)，以便将焊料凸点180结合 在第一电极片130的金层170—侧。从而，将焊料凸点180可靠地结 合在第一电极片130上，并且还通过电极开口 430的周缘部分增大径 向结合强度。此外，在由于形成焊料凸点180而在回流时产生热应力的情况 下，由于第二电极片132较宽并形成为从第一电极片130的外径沿着 径向(平面方向)凸出，所以热应力的前进方向被第二电极片132 阻挡，并且热应力在沿着第一绝缘层121和第二绝缘层123之间的边 界面的方向上被吸收。因此，在根据第二实施例的配线基板420中，可以以与第一实施例相同的方式防止在覆盖第二电极片132外周的 第二绝缘层123中产生裂纹。图7是示出第二实施例的变型的视图。在该变型中，如图7所 示，以相对于第二实施例反转的竖直方向来使用配线基板420。更具 体来说，通过焊料凸点180将半导体芯片IIO安装在第三电极片160 上，并且使焊球经受回流以在第一电极片130上形成焊料凸点340。 在这种情况下，焊料凸点340具有通过电极开口 430的周缘部分增大 的径向结合强度。如图5和图7所示，半导体芯片110可以安装在配线基板420 中的第一电极片130或第三电极片160上。在该变型中，第三电极片160可以设置具有层叠金层和镍层的 电镀层(金层层叠为从表面露出)。在该变型中，在图6S所示步骤，可以将半导体芯片ilO加装在 配线基板420上，然后可以去除支撑基板200以完成半导体器件。此外，同样在该变型中，可以在半导体芯片110和配线基板420 之间填充具有绝缘性的底部填料树脂。此外，可以通过引线接合来安装加装在根据该变型的配线基板 420上的半导体芯片110。[工业实用性]除用于半导体芯片安装的电极片以外，根据本发明的电极片显 然还可以适用于例如BGA (球栅阵列)、PGA (针栅阵列)和LGA (矩 栅阵列)等用于外部连接的电极片。本发明不局限于具有形成焊料凸点180的结构的半导体器件， 而是也可以采用将电子元件加装在基板上的结构或在基板上形成配 线图案的结构。因此，本发明显然还可以适用于例如通过焊料凸点结 合在基板上的倒装芯片或多层基板或通过焊料凸点与电路板结合的 插入件。
权利要求
1.一种制造配线基板的方法，包括以下步骤第一步骤，在支撑基板上形成第一电极片；第二步骤，在所述支撑基板的表面上层叠第一绝缘层，所述第一绝缘层包围所述第一电极片的外周；第三步骤，在所述第一电极片的表面和所述第一绝缘层的表面上形成第二电极片，所述第二电极片在平面方向上比所述第一电极片的外周更宽；第四步骤，在所述第二电极片和所述第一绝缘层的表面上层叠第二绝缘层；第五步骤，在所述第二绝缘层的表面上形成配线层，所述配线层与所述第二电极片电连接；以及第六步骤，去除所述支撑基板以露出所述第一电极片。
全文摘要
本发明公开一种制造配线基板的方法、一种制造半导体器件的方法以及一种配线基板。半导体器件(100)具有这样的结构，即半导体芯片(110)以倒装芯片的形式安装在配线基板(120)上。配线基板(120)具有多层结构，其中，多个配线层和多个绝缘层层叠在一起，并且绝缘层层叠为第一层(122)、第二层(124)、第三层(126)和第四层(128)。第二电极片(132)在第一绝缘层(121)和第二绝缘层(123)之间的边界面上形成为在径向(平面方向)上比第一电极片(130)的外径更宽。形成为比第一电极片(130)更宽的第二电极片(132)设置在第一电极片(130)和导通部(134)之间。
文档编号H01L21/60GK101276761SQ20081008912
公开日2008年10月1日 申请日期2008年3月28日 优先权日2007年3月29日
发明者小林和弘 申请人:新光电气工业株式会社