叠层型滤波器的制作方法

专利名称：叠层型滤波器的制作方法
技术领域：
本发明涉及一种叠层型滤波器，更详细地说，涉及一种可变电阻 部和电感部叠层形成的叠层型滤波器。
背景技术：
近年来，电子设备中，用于高速动作的传送信号的高频率化和用 于节省电力的低电压化不断发展。在这种状况下，在电子设备中，从 确保优异的可靠性的观点出发，除去噪声或电涌(surge)等的技术越 来越重要。因此，作为可以用一个片(chip)除去噪声和电涌两者的元 件，可变电阻(varistor)部和电感(inductor)部叠层形成的叠层型滤 波器引人注目。
作为这样的叠层型滤波器，已知有将半导体瓷器和磁性材料瓷器 接合，将其整体烧制得到的复合功能元件(例如，参照日本专利特开 平7-220906号公报)。
但是，在上述以往的叠层型滤波器中，由于在可变电阻部和电感 部中，构成素体的材料不同，烧结时两者的体积变化程度大不相同， 因此，将其一体烧结时，在两者的边界有容易产生应力的趋势。由于 这个原因，存在可变电阻部和电感部容易剥离的问题。

发明内容
因此，本发明是鉴于上述事实而做出的，其目的是提供一种可变 电阻部和电感部难以产生剥离的叠层型滤波器。
首先，本发明人，为了减少叠层型滤波器中的可变电阻部和电感 部的剥离，尝试利用与构成可变电阻部的素体相同的材料形成电感部。 结果发现，即使在进行整体烧结的情况下，可变电阻部和电感部也极
3难产生剥离。
然而，通常构成可变电阻部的素体的材料，因为具电阻极低的特 性，所以不合适作为电感的材料。因此，这种叠层型滤波器难以应用 于高频用途。
本发明人根据这样的认识进一步进行研究，结果发现，由与可变 电阻部的构成材料相同的素体构成电感部，并且使两构成材料的添加 物不同，由此，可以实现电感部的素体的高电阻化，从而完成本发明。
艮P，本发明的叠层型滤波器由具有导体层和可变电阻层的可变电 阻部、和具有导体层和电感层的电感部叠层形成，其特征在于可变
电阻层以ZnO作为主成分，含有选自Pr和Bi的至少一种元素、Co和 Al作为添加物，电感层以ZnO作为主成分，实质上不含Co和Al。
这样，本发明的叠层型滤波器中，可变电阻层和电感层的素体以 相同的材料(ZnO)作为主成分。因此，即使将它们整体烧结时，两层 之间难以产生由于烧结时的素体的体积变化率的不同而导致的应力 等。其结果，可变电阻部和电感部的剥离大幅减少。
另外，构成电感层的材料，即含有ZnO作为主成分、实质不含Co 和A1的材料，与ZnO单体或上述可变电阻层的构成材料(在ZnO中 添加Pr或Bi、 Co和Al的材料)比较，具有电阻率极高、介电常数低 的特性。因此，含有这种材料的电感层具有优异的电感特性。
另外，本发明的叠层型滤波器更优选还含有从表面向内部扩散的 Li。由此，叠层型滤波器的电感部的电感特性更加优异。其结果，叠 层型滤波器吸收噪声或电涌的特性将变得更优异。


图1为表示实施方式的叠层型滤波器的立体图。
图2为表示叠层型滤波器的素体部分的分解立体图。
图3为用于说明实施方式的叠层型滤波器的等价电路的图。
图4为用于说明制造实施方式的叠层型滤波器的工序的流程图。
图5为表示第二实施方式的叠层型滤波器的电路结构的图。
图6为表示将图5的电路结构等价变换得到的电路结构的图。
图7为示意性地表示第二实施方式的叠层型滤波器的素体部分的
4分解立体图。
图8为表示第二实施方式的叠层型滤波器的外形的立体图。
图9为示意性地表示在电感部中设置有内部电极的状态的素体的
截面结构的图。
具体实施例方式
以下，参照附图，详细说明本发明的优选实施方式。在全部图中， 相同的要素用相同的符号表示，省略重复说明。另外，说明中的上下 左右等位置关系，都是基于图面的位置关系。
首先，参照图1~3说明第一实施方式的叠层型滤波器10的结构。 图1为表示第一实施方式的叠层型滤波器的立体图。叠层型滤波 器10具有在素体3的长度方向的两端部形成的一对输入输出电极5、7， 和同样地在素体3的侧面形成的一对接地电极9、 11。此外，将叠层型 滤波器10安装在外部基板(未图示)上时，素体3的底面为与该外部 基板相对的面。
图2为表示叠层型滤波器的素体部分的分解立体图。如图所示， 叠层型滤波器10的素体3具有由电感部20和可变电阻部30构成的叠 层结构被夹在一对保护层41、 42之间的结构。
电感部20是分别设置有导体图案21a、 22a、 23a、 24a (导体层) 的电感层21、 22、 23、 24叠层的结构。各层的导体图案21a、 22a、 23a、 24a构成螺旋状的线圈图案的一部分。它们通过贯通电极21b、 22b、 23b依次连接，构成线圈图案。这样，电感部20具有包含线圈L (参 照图3)的结构。
导体图案21a的端部在电感层21的端部引出，该端部成为线圈图 案的一个端部。线圈图案的该端部(导体图案21a)在素体3的边缘引 出，与一个输入输出电极7电连接。
另外，导体图案24a的端部在电感层24的端部引出，该端部成为 线圈图案的另一个端部。线圈图案的该端部(导体图案24a)在素体3 的与上述一个端部相对的一侧的边缘引出，与另一个输入输出电极5 电连接。
导体图案21a 24a由作为电感的线圈图案的构成材料使用的金属材料等构成。另外，构成电感部20的各电感层21、 22、 23、 24由以 ZnO为主成分的陶瓷材料构成。
构成电感层21 24的陶瓷材料，除了ZnO以外，可以含有Pr、 K、 Na、 Cs、 Rb等金属元素作为添加物。其中，特别优选添加Pr。通过添 加Pr，可以容易地减小电感层21 24与后述的可变电阻层31、 32的体 积变化率之差。另外，为了提高与后述的可变电阻部30的接合性，电 感层21~24中还可以含有Cr、 Ca或Si。电感层21 24中含有的这些金 属元素，可以以金属单质或氧化物等各种形式存在。电感层21 24中 含有的添加物的适宜含量，优选在该电感层中含有的ZnO的总量中为 摩尔分数0.0002以上摩尔分数0.02以下。这些金属元素的含量可以使 用例如感应耦合高频等离子体发光分析装置(ICP)进行测定。
另外，具有上述构成的电感层21~24实质上不含有在后述的可变 电阻层31、 32中含有的Co和Al。在此，所谓"实质上不含有"的状 态，是指在形成电感层21~24时，不有意地含有这些元素作为原料时 的状态。例如，通过从可变电阻部30向电感部20的扩散等并非有意 地含有这些元素的情况，符合"实质上不含有"的状态。此外，电感 层21~24只要满足上述条件，为了进一步提高特性等目的，还可以含 有其它的金属元素等。
可变电阻部30是分别设有内部电极31a、 32a(导体层)的可变电 阻层31、 32叠层形成的结构。内部电极31a、 32a分别在可变电阻层 31、 32上形成为大致矩形形状。这些内部电极被配置成在叠层方向上、 大致全部表面重合。在此，内部电极31a的一部分，在构成素体3的 侧面的可变电阻层31的边缘引出，由此与输入输出电极5电连接。
另外，内部电极32a在与引出内部电极31a的边缘垂直的边缘的 两侧引出，在该引出部，分别与接地电极9、 11电连接。这样，在可 变电阻部30中，由内部电极31a、 32a和配置在它们之间的可变电阻 层31构成可变电阻V (参照图3).
内部电极31a、 32a可以使用由通常用于可变电阻的内部电极的Pd 或Ag-Pd合金等构成的电极。
可变电阻层3K 32由以ZnO为主成分的陶瓷材料构成。该陶瓷材 料中还含有选自Pr和Bi的至少一种元素、Co和Al作为添加物。在此，可变电阻层31、 32，因为除了 Pr以外含有Co，所以除了具优异的电 压非直线特性、即可变电阻特性以外，还具有高介电常数(s)。另外， 因为还含有A1，所以电阻低。反过来说，上述电感层21~24，因为不 含Co和Al，所以没有可变电阻特性，而且由于介电常数小并且电阻 率高，所以作为电感部的构成材料具有适宜的特性。
这些添加物的金属元素，在可变电阻层31、 32中，可以以金属单 质或氧化物等形式存在。此外，为了进一步提高特性，可变电阻层31、 32还可以含有上述以外的金属元素等(例如Cr、 Ca、 Si、 K等)作为 添加物。
上述电感部20的电感层21~24的内部还含有Li。但是，该Li不 是作为原料被添加到这些层中，在后述的制造方法中，在形成具有电 感部20和可变电阻部30的叠层体后，使含有Li的原料附着在该叠层 体的表面上，通过其扩散而被添加到层中。在可变电阻部30中，可变 电阻层31的被内部电极31a和内部电极32a夹住的区域表现出可变电 阻特性，希望该区域尽可能不含Li。在本实施方式中，因为如上所述 使Li从叠层体的表面扩散，所以扩散至可变电阻层31的上述区域的 Li极少，该区域成为实质上不含Li的状态。此外，叠层型滤波器10 中，可以不必使Li扩散。
保护层41、 42均为由陶瓷材料构成的层，通过从叠层方向的两侧 夹住由电感部20和可变电阻部30构成的叠层结构，保护各部分20、 30。该保护层4K 42的构成材料没有特别限制，可以使用各种陶瓷材 料等。从减少与上述叠层结构的剥离的观点来看，优选含有ZnO作为 主成分的材料。
图3为用于说明实施方式的叠层型滤波器的等价电路的图。具有 上述结构的叠层型滤波器10，构成图3所示的等价电路。即，叠层型 滤波器IO，由电感L和可变电阻V构成L型的电路。
接下来，参照图4，说明制造本实施方式的叠层型滤波器的方法。 图4为用于说明制造实施方式的叠层型滤波器的工序的流程图。 在叠层型滤波器10的制造过程中，首先，制造含有作为电感层21 24 和可变电阻层31、 32的原料的陶瓷材料的膏(步骤Sll)。具体地说， 可变电阻层形成用的膏(paste)可以通过以烧制后成为期望的含量的方式在作为主成分的ZnO中加入选自Pr和Bi的至少一种元素、Co和 Al、以及根据需要添加的Cr、 Ca、 Si、 K等作为添加物，在其中添加 粘合剂等并混合而制备。这种情况下的金属元素可以作为氧化物添加。
另外，电感层形成用的膏可通过在作为主成分的ZnO中，根据需 要加入Pr、 Bi等金属元素作为添加物，再在其中添加粘合剂等并混合 而制备。此外，与可变电阻层形成用的膏不同，在电感层形成用的膏 中，不添加Co和Al。在此，上述金属元素能够以例如氧化物、草酸 盐、碳酸盐等化合物的形式添加。另外，调整这些物质的添加量，使 得在进行后述的烧制后的素体3中，金属元素成为上述期望的含量。
利用刮匀涂装法(doctor blade method)等将这些膏涂布在塑料薄 膜等上后，使其干燥，形成由陶瓷材料构成的生片(green sheet)(步 骤S12)。由此，分别得到所需片数的电感层21 24形成用的生片(以 下称为"电感片")和可变电阻层31、 32形成用的生片(以下称为"可 变电阻片")。接着，在得到的电感片上，利用激光或冲孔(punching) 等，在期望的位置形成通孔。此外，在形成上述生片时，塑料薄膜等 可以在涂布 干燥后立即从各片上剥离，也可以在后述的叠层之前剥 离。另外，在该生片的形成工序中，利用与上述同样的方法，与这些 片一起，形成含有ZnO的保护层41、 42形成用的生片。
接下来，在电感片或可变电阻片上，利用丝网印刷将用于形成导 体图案21a 24a (电感部20)或内部电极31a、 32a (可变电阻部30) 的导体膏印刷在每个片上，以形成期望的图案(步骤S13)。由此，得 到设置有具有期望的图案的导体膏层的各个片。例如，作为导体图案 形成用的导体膏，可举出含有Pd或Ag-Pd合金作为主成分的导体膏， 作为内部电极形成用的膏，可举出含有Pd或Ag-Pd合金作为主成分的 导体膏。
接着，将设置有分别与内部电极31a和32a对应的导体膏层的可 变电阻片依次叠层在保护层形成用的生片上(步骤S14)。接着，将设 置有分别与导体图案24a、 23a、 22a和21a对应的导体膏层的电感片依 次叠层在其上(步骤S15)。再将保护层形成用的生片重叠在这些片的 叠层结构上，通过将它们压接，得到作为素体3的前体的叠层体。
然后，将得到的叠层体以期望的尺寸切断成片(chip)单元后，在规定温度(例如1000 1400°C)下烧制该片，得到素体3 (步骤S16)。 接着，使Li从得到的素体3的表面扩散至其内部。在此，使Li化合物 附着在得到的素体3的表面上后，进行热处理等。Li化合物的附着， 可以使用密闭旋转罐(pot)。作为Li化合物，没有特别限定，是通过 热处理、Li可以从素体3的表面扩散至导体图案21a 24a或内部电极 31a、 32a的附近的化合物。例如，可举出Li的氧化物、氢氧化物、氯 化物、硝酸盐、硼酸盐、碳酸盐和草酸盐等。此外，在叠层型滤波器 IO的制造中，该Li扩散工序并不是必须的。
将以银作为主成分的膏转印到进行了该Li扩散的素体3的侧面上 后，烧接后，再通过实施镀层，分别形成输入输出电极5、 7和接地电 极9、 11，得到叠层型滤波器IO (步骤S17)。镀层可以通过电镀进行。 作为原料可以使用例如Cu和Ni和Sn， Ni和Sn， Ni禾B Au， Ni禾口 Pd 禾口Au， Ni禾口Pd禾口Ag，或Ni禾口Ag等。
在具有上述构成的叠层型滤波器10中，如上所述，分别构成电感 部20和可变电阻部30的电感层21 24和可变电阻层31、 32，都由以 ZnO作为主成分的陶瓷材料形成。因此，电感部20和可变电阻部30 在烧制时产生的体积变化之差极小。所以，即使将它们同时烧制，两 者之间也难以产生变形或应力等。结果，得到的叠层型滤波器10与电 感部和可变电阻部由不同材料形成的以往的叠层型滤波器比较，两者 的剥离极难产生。
另外，如上所述，电感层21 24由以ZnO作为成分、实质上不含 Co和Al作为添加物的陶瓷材料构成。这种材料作为电感部的构成材 料，具有足够高的电阻率。具体地说，容易具有作为电感部材料优选 的超过1MQ的电阻率。因此，虽然电感部20含有单独在电阻率方面 特性不充分的ZnO作为主成分，但是可发挥优异的电感特性。
接下来，参照图5 图8，说明第二实施方式的叠层型滤波器。
图5为表示第二实施方式的叠层型滤波器的电路结构的图。如图5 所示，本实施方式的叠层型滤波器具有包括进行与外部的连接的输入 端子51、输出端子52、共同端子53，由线圈Lw和线圈Ls2构成的互 感元件54，电容器57以及可变电阻部V的电路结构。
在该电路中，输入端子51、输出端子52和共同端子53用于与外
9部的连接。电容器57与输入端子51和输出端子52连接。另外，在互 感元件54中，线圈I^ (一次)侧的一个端子与输入端子51连接，线 圈L52 (二次)侧的被反向感应的一个端子与输出端子52连接。另外， 线圈Lw和线圈1^2的另一个端子彼此在连接端子55上连接。可变电阻 V的一个端子与互感元件54的线圈L51和线圈L52的连接点(连接端子 55)连接，另一端子与共同端子53连接。
在这样的电路结构中，输入端子51和输出端子52可以调换。另 外，共同端子53优选被接地。此外，互感元件54可以由例如共模扼 流圈或变压器构成。
在此，图5所示的电路结构可以等价地变换为图6所示的电路结 构。图6为表示将图5的电路结构等价变换得到的电路结构的图。该 电路结构由输入端子61、输出端子62、共同端子63、线圈L"、线圈 L62、线圈L63和可变电阻部V构成。
在该电路中，输入端子61、输出端子62和共同端子63用于与外 部的连接。线圈Lw和线圈L62在输入端子61和输出端子62之间串联 连接。另外，线圈L63和可变电阻V在连接端子65上串联连接。线圈 L63的与连接端子65相反侧的端子，与线圈L^和线圈L62的连接点连 接，可变电阻V的与连接端子65反对侧的端子，与共同端子63连接。
具有上述电路结构的第二实施方式的叠层型滤波器具有如图7和 图8所示的结构。图7为表示第二实施方式的叠层型滤波器的素体部 分的分解立体图。另外，图8为表示第二实施方式的叠层型滤波器的 外形的立体图。如图7所示，叠层型滤波器200的素体部分(素体113) 具有可变电阻部120、电感部110和保护层91从下方依次叠层的结构。 另外，如图8所示，叠层型滤波器200具有在素体113的长度方向的 两端部形成的一对输入输出电极105、 106，和相同地在素体113的侧 面上相互相对地形成的共同电极107a和端子电极107b。共同电极107a 为被接地的接地电极(上述电路结构中的共同端子53或共同端子63)。
电感部110为分别设有导体图案96、 97 (导体层)的电感层93a、 93b叠层形成的结构。在上述的电路结构中，导体图案96和导体图案 97分别构成一次侧的线圈L51 (线圈L61)和二次侧的线圈L52 (线圈 L62)。作为该电感部110的导体图案96、 97或电感层93a、 93b的构成
10材料，可列举与上述的第一实施方式的导体图案21a 24a或电感层 21~24的构成材料同样的材料。
导体图案96的一个端部98在电感层93a的一个边上引出，与输 入电极105连接。导体图案97的一个端部99在电感层93b的一边上 引出，与输出电极106连接。另外，导体图案96、97的另一个端部100、 101彼此与在素体113的侧面形成的端子电极107b连接。这样，由导 体图案96和导体图案97构成互感元件54。另外，导体图案96和导体 图案97在互相相对的区域进行电容耦合，构成上述电路结构的电容器 57。此外，导体图案96和97，可以不通过上述的端子电极，而通过通 孔等连接。
可变电阻部120为分别设有内部电极102、 103的可变电阻层94、 95叠层形成的结构。内部电极102具有直线型的图案，沿着可变电阻 层94的短边方向设置。该内部电极102的一个端部102a在可变电阻 层94的边缘引出，与在素体113的侧面形成的端子电极107b连接。 由此，内部电极102分别与导体图案96、 97的端部100、 101连接(上 述电路结构中的连接端子55或连接端子65)。
另外，内部电极103具有直线型的图案，沿着可变电阻层95的短 边方向，与内部电极102大致平行地设置。它的一个端部104在可变 电阻层95的边缘引出，与在素体113的侧面形成的共同电极107a连 接。
在可变电阻部120中，可变电阻V由内部电极102、 103和设在它 们之间的可变电阻层94构成。作为该可变电阻部120的内部电极102、 103或可变电阻层94、 95的构成材料，可以列举与上述的第一实施方 式的内部电极31a、 32a或可变电阻层31、 32同样的构成材料。
具有这样的结构的本实施方式的叠层型滤波器，因为具有由与第 一实施方式同样的构成材料构成的电感层和可变电阻层，所以，电感 部110和可变电阻部120难以产生剥离。另外，虽然电感层含有ZnO 作为主成分，但是电阻高、可发挥优异的电感特性。
另外，本实施方式的叠层型滤波器，因为具有图5或图6所示的 电路结构，所以输入阻抗相对于特性阻抗容易匹配。因此，该叠层型 滤波器可以保护不受例如高压的静电等影响，即使对于高速信号，阻抗匹配也优异。
以上，对本发明的叠层型滤波器及其制造方法的优选实施方式进 行了说明，但本发明并不限于上述的实施方式，在不偏离其精神的范 围内可以作各种变更。
例如，在上述实施方式中，作为电感部，例示了由能够形成线圈 状图案的导体图案叠层形成的电感部，但不限于此，电感部也可以由 例如直线型的导体图案形成的电感层构成。具体地说，准备设有连接 两端部的直线状的导体图案的电感层，可以将由该单独层或多层构成 的结构作为电感部。在这种情况下，直线状的导体图案设置在连接叠 层型滤波器的一对输入输出电极的方向上。即使是具有这种结构的电 感部，也具有充分优异的电感特性。
另外，本发明的叠层型滤波器如果可以构成上述等价电路或与它 具有同等功能的结构，则可以任意改变其叠层结构和电极等的形成位 置。S卩，在上述实施方式中，例示了在可变电阻部上设置电感部的结 构，但也可以做成电感部被夹在一对可变电阻部之间的结构。另外， 输入输出电极的位置关系也可以任意改变。即使在具有这些结构的情 况下，也可得到上述的效果优异的叠层型滤波器。
另外，电感部和可变电阻部的叠层数，不必限于上述的实施方式， 即，例如，可以通过反复叠层具有导体图案的电感层，进一步增加线 圈图案的匝数。另外，还可以反复叠层设有内部电极的可变电阻层。 它们的叠层数可以适当调整，以使其与期望的叠层型滤波器的特性一 致。
但是，在叠层型滤波器的电感部上叠层导体图案时，在构成电感 层的材料具有高介电常数的情况下，在叠层方向上相邻的导体图案结 合，在该导体图案间产生寄生电容。因此，在将导体图案叠层在电感 部上的结构中，尤其存在难以适用于高频用途的趋势。从这个观点来
看，优选电感层的介电常数低，具体地说，优选相对介电常数为50以下。
以下，通过实施例详细地说明本发明，但本发明并不限于这些实施例。 [实施例1]
(叠层型滤波器的制造) 首先，按照在上述实施方式中参照图4说明的方法，制造叠层型
滤波器的各试样。艮卩，首先，准备在ZnO中添加Pr60u、 CoO、 Cr203、 CaCo3、 Si02、 K2C03和Al203的可变电阻层形成用的膏，同时准备在 ZnO中添加Pr60 、 Cr203、 CaC03、 &02和K2C03的电感层形成用的
接着，使用这些膏制造可变电阻片(varistor sheet)和电感片 (inductor sheet)。另外，与此同时，得到只含有ZnO的保护层形成用 的生片。然后，利用丝网印刷法在各个片上涂布内部电极(可变电阻 部)或导体图案(电感部)形成用的导体膏，使得分别成为图2所示 的图案。其中，作为内部电极形成用的膏，使用含有Pd作为主成分的 膏，作为导体图案形成用的膏，同样使用含有Pd作为主成分的膏。
接着，将涂布有导体膏的各个片(可变电阻片和电感片)按照图2 所示的顺序叠层，再用一对保护层形成用的生片从上下方向夹住这些 片后，进行压接，得到作为素体的前体的叠层体。通过烧制这样得到 的叠层体，形成素体。然后，通过将Ag膏烧接在该素体上，形成输入 输出电极和接地电极，得到具有图1和图2所示的结构的叠层型滤波 器的试样。
此外，在该实施例中，为了进行后述的电感部的特性评价，在各 试样的叠层型滤波器的电感部中，设置在叠层方向上平行地配置的一 对内部电极。图9为示意性地表示在电感部中设置有内部电极的状态 的素体的截面结构的图。如图所示，各内部电极50的各自的一个端部 设置成在素体的相对的不同端面上分别露出，它们的另一个端部设置 成从叠层方向看互相重合。另外，这些内部电极都设置成不与构成线 圈的导体图案连接。
(电感部和可变电阻部间的剥离的评价)
观察利用上述方法得到的叠层型滤波器时，电感部和可变电阻部 之间都没有发现剥离。
(电感部的相对介电常数和电阻率的测定)使用得到的叠层型滤波器，测定各试样的电感部的相对介电常数
(s，)和电阻率(106Qcm)。此外，相对介电常数和电阻率的测定如下 所示进行。
艮P:相对介电常数(s，)通过使用阻抗分析仪(4284A、惠普公司 生产)测定各试样在lMHz、输入信号电平(测定电压)为1Vrms的 条件下的静电容量(C)，将得到的结果代入式s^Cd/soS中而计算出。 另外，根据向各试样施加1V的直流电压时流过的电流值求出电阻(R)， 将得到的结果代入式p二RS/d中计算出电阻率(p)。其中，各式中，& 表示真空的介电常数，d表示图9所示的内部电极50间的距离，S表 示内部电极50的重叠面积。
上述的测定的结果，电感部的相对介电常数为20 30，电阻率为 lxl06Qcm。
如以上所述，确认在具有以ZnO作为主成分、含有Pr、 Co和 Al作为添加物的可变电阻层，和以ZnO作为主成分、实质上不含Co 和A1的电感层的叠层型滤波器中，可变电阻部和电感部极难发生剥离。 另外，确认因为该叠层型滤波器的电感部的相对介电常数低于50， 而且电阻率超过1MQ，所以，作为电感足够实用。
如以上说明，根据本发明可提供一种可变电阻部和电感部难以剥 离、而且可变电阻特性和电感特性极好的叠层型滤波器。
1权利要求
1.一种叠层型滤波器，其由具有导体层和可变电阻层的可变电阻部、和具有导体层和电感层的电感部叠层形成，其特征在于所述可变电阻层以ZnO作为主成分，含有选自Pr和Bi的至少一种元素、Co和Al作为添加物，所述电感层由主成分ZnO和添加物形成，该添加物实质上不含Co和Al，所述电感层中所含的添加物的含量为，该电感层中所含ZnO总量的摩尔分数0.0002以上且摩尔分数0.02以下。
全文摘要
本发明的目的是提供一种可变电阻部和电感部难以产生剥离的叠层型滤波器。优选的实施方式的叠层型滤波器(10)具有可变电阻部(30)和电感部(20)叠层的结构。可变电阻部(30)由具有内部电极(31a、32a)的可变电阻层(31、32)叠层形成，该可变电阻层以ZnO作为主成分，含有选自Pr和Bi的至少一种元素、Co和Al作为添加物。另外，电感部(20)由具有导体图案(21a～24a)的电感层(21～24)叠层形成，该电感层以ZnO作为主成分，实质上不含Co和Al。
文档编号H03H7/09GK101651451SQ200910151059
公开日2010年2月17日 申请日期2006年4月30日 优先权日2005年5月2日
发明者佐藤高弘, 松冈大, 森合克成 申请人:Tdk株式会社