数字下变频器和数字上变频器的制作方法

专利名称：数字下变频器和数字上变频器的制作方法
技术领域：
本发明涉及变频技术，特别涉及一种数字下变频器和数字上变频器。
背景技术：
数字下变频(DigitalDown Convert,DDC)和数字上变频(Digital Up Convert, DUC)是数字中频设计的重要组成部分。DDC是将中频信号经过抽取和滤波后降到基带频率 上；DUC是将基带信号经过内插滤波后变成中频频率。现有的基于FPGA的DDC和DUC，主要 包含数字滤波器、数字混频器和数控振荡器(Numerical Control Oscillator，NC0)。图1为现有的数字下变频器的结构示意图。现结合图1，对现有的数字下变频器的 结构进行说明，具体如下现有的数字下变频器包含A/D转换器10、抽取滤波器11、第一数字混频器12、第 二数字混频器13、数控振荡器14、第一低通滤波器15和第二低通滤波器16。其中，A/D转 换器10根据外部输入的采样率对接收到的模拟中频信号进行采样，获得数字中频信号，输 出数字中频信号至抽取滤波器11 ；抽取滤波器11对接收到的数字中频信号进行频率抽取， 以降低数据传输率(也称为数据率)，输出抽取后的数字中频信号至第一数字混频器12和 第二数字混频器13 ；数控振荡器14通过查找表产生本地正交载波信号，输出正交载波信号 至第一数字混频器12和第二数字混频器13 ；第一数字混频器12对接收到的信号进行正交 混频获得基带信号的I路，输出基带信号的I路至第一低通滤波器15 ；第二数字混频器13 对接收到的信号进行正交混频获得基带信号的Q路，输出基带信号的Q路至第二低通滤波 器16 ；第一低通滤波器15对基带信号的I路进行整形滤波后输出；第二低通滤波器16对 基带信号的Q路进行整形滤波后输出。如图1所示，现有的数字下变频器仅能对一个通道中的一个载波信号进行数字下 变频处理，且在数字下变频处理过程中，需要两个数字混频器对该载波信号进行正交混频、 两个滤波器分别对基带信号的I路和Q路进行滤波，且现有的利用查找表的NCO中需要花 费较大的查找表资源。当采用现有的数字下变频器对多载波信号进行数字下变频时，为了 提高信号处理的效率，需要采用与载波信号的数量相同数量的数字下变频器进行处理。为 了控制多个数字下变频器，不仅需要复杂的控制信号，而且耗费了较多的逻辑资源，提高了 设计的复杂度。图2为现有的数字上变频器的结构示意图。现结合图2，对现有的数字上变频器的 结构进行说明，具体如下现有的数字上变频器包含第一插值滤波器20、第二插值滤波器21、第三插值滤波 器22、第四插值滤波器23、第一数字混频器对、第二数字混频器25、数控振荡器沈、复数混 频器27和数模转换器观。其中，第一插值滤波器20对接收到的基带信号的I路进行插零 值操作并输出至第三插值滤波器22中；第二插值滤波器21对接收到的基带信号的Q路进 行插零值操作并输出至第四插值滤波器23中；第三插值滤波器22对接收到的基带信号的 I路进行N倍内插滤波，以使N倍内插滤波后的信号与数控振荡器沈输出的正交载波信号的采样率一致；第四插值滤波器23对接收到的基带信号的Q路进行N倍内插滤波，以使N 倍内插滤波后的信号与数控振荡器26输出的正交载波信号的采样率一致；数控振荡器沈 输出正交载波信号至第一数字混频器M和第二数字混频器25 ；第一数字混频器M对接收 到的信号进行混频，获得中频信号的I路；第二数字混频器25对接收到的信号进行混频，获 得中频信号的Q路；复数混频器27对接收到的中频信号的I路和Q路进行混合，获得复数 中频信号，并输出至数模转换器观；数模转换器观将接收到的复数中频信号的数字信号转 换为模拟信号并输出。如图2所示，现有的数字上变频器也存在图1所示数字下变频器的缺陷，即在对多 载波信号进行上变频处理时需要与载波信号数量相同数量的数字上变频器，为了控制多个 数字上变频器，不仅需要复杂的控制信号，而且耗费了较多的逻辑资源，提高了设计的复杂度。综上所述，现有的数字上变频器和数字下变频器在对多载波信号进行变频过程 中，不仅需要复杂的控制信号，而且耗费了较多的逻辑资源；对于采用专用芯片的数字上 变频器和数字下变频器来说，虽然容易控制，但其大部分功能已经固化，兼容性和灵活性较差。

发明内容
有鉴于此，本发明的发明目的在于提供一种数字下变频器，该数字下变频器在提 高易控性的同时，能够节省资源。本发明的发明目的在于提供一种数字上变频器，该数字上变频器在提高易控性的 同时，能够节省资源。为达到上述目的，本发明的技术方案具体是这样实现的一种数字下变频器，包含用于对输入的中频信号进行采样的模数转换器，所述数 字下变频器还包含第一级混频模块、第一参数控制模块、第一级多速率转换模块和第二级 多速率转换模块；所述第一级混频模块根据第一参数控制模块输出的所述模数转换器的采样率，产 生第一正交本振信号；所述第一级混频模块将第一正交本振信号与所述模数转换器输出的 采样后的中频信号进行混频，以2载波时分复用的方式输出I/Q两路混频信号至所述第一 级多速率转换模块；所述I/Q两路混频信号中任一路信号的数据率等于所述模数转换器的 采样率，且小于等于所述第一级混频模块的时钟频率；所述第一级多速率转换模块将该模块的时钟频率调整为大于等于I/Q两路混频 信号的数据率之和；根据第一参数控制模块输出的载波复用数n，采用2载波时分复用的方 式分别对I/Q两路混频信号中每一路信号的数据率进行η/2倍抽取和滤波，将I/Q两路混 频信号的每一路信号的数据率降至第一级多速率转换模块的时钟频率的1/η ；所述第一级 多速率转换模块将其产生的第二正交本振信号与接收到的信号进行混频，将η个载波进行 载波搬移，以η载波时分复用的方式对I路信号和Q路信号进行2倍抽取和滤波，并将抽取 后的I路信号和Q路信号输出至所述第二级多速率转换模块；所述η为偶数；所述第二级多速率转换模块根据第一参数控制模块输出的载波复用数η，将该模 块的时钟频率调整为大于等于接收到的任一路信号的数据率与载波复用数η的乘积；根据第一参数控制模块输出的载波复用数η及基带信号的频率，采用η载波时分复用的方式对 接收到的每一路信号的数据率进行η倍抽取和滤波，输出基带信号的I路和Q路。上述下变频器中，所述第一级混频模块包含第一数控振荡器，根据第一参数控制模块输出的所述模数转换器的采样率，产生 第一正交本振信号，输出第一正交本振信号至第一数字混频器；第一数字混频器，将第一正交本振信号与所述模数转换器输出的采样后的中频信 号进行混频，以2载波时分复用的方式输出I/Q两路混频信号至所述第一级多速率转换模 块；所述第一正交本振信号的频率等于所述模数转换器的采样率减去所述中频信号 的频率。上述下变频器中，所述第一级多速率转换模块包含第一级先入先出单元，根据接收到I/Q两路混频信号的数据率，将所述第一级多 速率转换模块的时钟频率调整为大于等于I/Q两路混频信号的数据率之和，以2载波时分 复用的方式输出I/Q两路混频信号至第一级多倍抽取单元；第一级多倍抽取单元，根据第一参数控制模块输出的载波复用数η，采用2载波时 分复用的方式分别对I/Q两路混频信号中的每一路信号的数据率进行η/2倍抽取和滤波， 将I/Q两路混频信号的每一路信号的数据率降至第一级多速率转换模块的时钟频率的1/ η，采用2载波时分复用的方式输出I/Q两路抽取后的信号至第一复数混频单元；第一复数混频单元，根据第一参数控制模块输出的载波复用数η产生第二正交本 振信号，将所述第二正交本振信号与接收到的抽取后的信号进行混频，将η个载波进行载 波搬移，以η载波时分复用的方式输出I路信号至第一级半带滤波器，以η载波时分复用的 方式输出Q路信号至第二级半带滤波器；所述第二正交本振信号的频率与接收到的信号载 波频率和采样率的商成正比；第一级半带滤波器，对接收到的I路信号的数据率进行2倍抽取和滤波，并以η载 波时分复用的方式输出2倍抽取后的I路信号至所述第二级多速率转换模块；第二级半带滤波器，对接收到的Q路信号的数据率进行2倍抽取和滤波，并以η载 波时分复用的方式输出2倍抽取后的Q路信号至所述第二级多速率转换模块。上述下变频器中，所述第二级多速率转换模块包含第二级先入先出单元，根据接收到的2倍抽取后的Q路信号的数据率和2倍抽取 后的I路信号的数据率，将所述第二级多速率转换模块的时钟频率调整为大于等于接收到 的任一路信号的数据率与载波复用数η的乘积；以η载波时分复用的方式输出I路信号至 第二级多倍抽取单元；以η载波时分复用的方式输出Q路信号至第三级多倍抽取单元；第二级多倍抽取单元，根据第一参数控制模块输出的载波复用数η及基带信号的 频率，采用η载波时分复用的方式对接收到的I路信号进行η倍抽取和滤波，输出基带信号 的I路；第三级多倍抽取单元，根据第一参数控制模块输出的载波复用数η及基带信号的 频率，采用η载波时分复用的方式对接收到的Q路信号进行η倍抽取和滤波，输出基带信号 的Q路。上述下变频器中，所述载波复用数η为12 ；
所述第一级多倍抽取单元包含第一半带滤波器和第一 FIR滤波器；所述第一半带 滤波器一端连接所述第一级先入先出单元，另一端连接所述第一 ^R滤波器，用于2倍抽取 和滤波；所述第一 ^R滤波器另一端连接所述第一复数混频单元，用于3倍抽取和滤波；所述第一级半带滤波器和所述第二级半带滤波器为用于2倍抽取和滤波的半带 滤波器。上述下变频器中，所述载波复用数η为12;所述第二级多倍抽取单元包含第二 FIR滤波器、第四半带滤波器和第一根号升余弦滤波器；所述第三级多倍抽取单元包含第 三FIR滤波器、第五半带滤波器和第二根号升余弦滤波器；所述第二 HR滤波器一端连接于所述第二级先入先出单元，另一端连接所述第四 半带滤波器，用于3倍抽取和滤波；所述第四半带滤波器另一端连接所述第一根号升余弦 滤波器，用于2倍抽取和滤波；所述第一根号升余弦滤波器用于成形滤波和2倍抽取；所述第三HR滤波器一端连接于所述第二级先入先出单元，另一端连接所述第五 半带滤波器，用于3倍抽取和滤波；所述第五半带滤波器另一端连接所述第二根号升余弦 滤波器，用于2倍抽取和滤波；所述第二根号升余弦滤波器用于成形滤波和2倍抽取。—种数字上变频器，包含用以将数字信号转换为模拟信号的数模转换器，其特征 在于，所述数字上变频器还包含第二参数控制模块、第三级多速率转换模块、第四级多速 率转换模块、第二级混频模块和第五级多速率转换模块；所述第三级多速率转换模块将所述数字上变频器的时钟频率调整为大于等于接 收到的基带信号的I路和Q路信号的时钟频率之和；对调整时钟频率后的以η载波时分复 用的方式传输的基带信号的I路和Q路信号的数据率分别进行η/2倍内插和滤波，以η载 波时分复用的方式分别输出内插后的I路信号和Q路信号至所述第四级多速率转换模块； 所述接收到的基带信号的I路和Q路信号分别以η载波时分复用的方式传输；所述η为偶 数；所述第四级多速率转换模块根据第二参数控制模块输出的载波复用数η，以η载 波时分复用的方式对接收到的I路信号和Q路信号进行内插和滤波，获得数据率为a的I 路信号和数据率为a的Q路信号；以η/2载波时分复用的方式分别对I路信号和Q路信号 进行内插和滤波，获得数据率为b的I路信号和数据率为b的Q路信号，并以η/2载波时分 复用的方式输出I路信号和Q路信号至所述第二级混频模块；所述a等于所述数字上变频 器的时钟频率除以载波复用数η ；所述b为a的2倍；所述第二级混频模块根据第二参数控制模块输出的载波复用数n，对接收到以 η/2载波时分复用的方式传输的I路信号和Q路信号分别进行η载波信号的载波叠加和混 频，以2载波时分复用的方式输出I/Q两路混频信号至所述第五级多速率转换模块；所述第五级多速率转换模块根据第二参数控制模块输出的中频信号的频率，对接 收到的I/Q两路混频信号进行c倍内插和滤波，以2载波时分复用的方式输出中频信号的 I/Q两路混频信号至所述数模转换器；所述c等于中频信号的频率除以所述接收到的I/Q 两路混频信号中任一路信号的数据率。较佳地，所述第五级多速率转换模块与所述数模转换器之间还包含一第三级先入 先出单元；所述第三级先入先出单元根据第二参数控制模块输出的所述数模转换器的时钟频率，对I/Q两路混频信号的时钟频率进行调整，输出调整后的I/Q两路混频信号至所述数 模转换器。上述上变频器中，所述第三级多速率转换模块包含第四级先入先出单元，根据接收到的基带信号的I路信号和基带信号的Q路信号 的时钟频率，将所述数字上变频器的时钟频率调整为大于等于接收到的基带信号的I路信 号的时钟频率与基带信号的Q路信号的时钟频率之和；以η载波时分复用的方式输出基带 信号的I路至第一级多倍内插单元，以η载波时分复用的方式输出基带信号的Q路至第二 级多倍内插单元；第一级多倍内插单元，根据第二参数控制模块输出的载波复用数η，对接收到基带 信号的I路进行η/2倍内插和滤波，以η载波时分复用的方式输出I路信号至所述第四级 多速率转换模块；第二级多倍内插单元，根据第二参数控制模块输出的载波复用数η，对接收到的基 带信号的Q路进行η/2倍内插和滤波，以η载波时分复用的方式输出Q路信号至所述第四 级多速率转换模块。上述上变频器中，所述第四级多速率转换模块包含第三级多倍内插单元，根据第二参数控制模块输出的载波复用数η，以η载波时分 复用的方式对接收到的I路信号进行d倍内插和滤波，以η载波时分复用的方式输出数据 率为a的I路信号至第五级多倍内插单元；所述d等于所述接收到的I路信号的数据率与 载波复用数η的乘积除以所述数字上变频器的时钟频率获得的商；第四级多倍内插单元，根据第二参数控制模块输出的载波复用数η，以η载波时分 复用的方式对接收到的Q路信号进行d倍内插和滤波，以η载波时分复用的方式输出数据 率为a的Q路信号至第六级多倍内插单元；第五级多倍内插单元，根据第二参数控制模块输出的载波复用数n，以η/2载波时 分复用的方式对接收到的数据率为a的I路信号进行2倍内插和滤波，获得数据率为b的 I路信号，并以η/2载波时分复用的方式输出I路信号至所述第二级混频模块；第六级多倍内插单元，根据第二参数控制模块输出的载波复用数η，以η/2载波时 分复用的方式对接收到的数据率为a的Q路信号进行2倍内插和滤波，获得数据率为b的 I路信号，并以η/2载波时分复用的方式输出Q路信号至所述第二级混频模块。上述上变频器中，所述第二级混频模块包含第二数控振荡器，根据第二参数控制模块输出的载波复用数η及接收到的信号的 数据率，产生第三正交本振信号并输出至第二数字混频器；所述第三正交本振信号的频率 与接收到的信号频率和采样率的商成正比；第二数字混频器，根据第二参数控制模块输出的载波复用数η及接收到的第三正 交本振信号，以η/2时分复用的方式对接收到的I路信号和Q路信号分别进行η载波的载 波叠加，输出载波叠加后的I路信号和Q路信号至第二复数混频器；第二复数混频器，将载波叠加后的I路信号和Q路信号进行复数混频，以2载波时 分复用方式输出I/Q两路混频信号至所述第五级多速率转换模块。上述上变频器中，所述第五级多速率转换模块包含一第七级多倍内插单元；所述第七级多倍内插单元根据第二参数控制模块输出的中频信号的频率，对接收到的I/Q两路混频信号进行c倍内插和滤波，以2载波时分复用的方式输出中频信号的I/ Q两路混频信号至所述数模转换器。较佳地，所述第四级多速率转换模块还包含第一增益调整单元，连接所述第五级多倍内插单元和所述第二级混频模块，根据 所述第二参数控制模块输出的中频信号的幅度值，对所述第五级多倍内插单元输出的I路 信号进行信号幅度调整，将调整后的I路信号以η/2时分复用的方式输出至所述第二级混 频模块；第二增益调整单元，连接所述第六级多倍内插单元和所述第二级混频模块，根据 所述第二参数控制模块输出的中频信号的幅度值，对所述第六级多倍内插单元输出的Q路 信号进行信号幅度调整，将调整后的Q路信号以η/2时分复用的方式输出至所述第二级混 频模块。上述上变频器中，所述η为12 ；所述第一级多倍内插单元包含第三根号升余弦滤 波器和第四HR滤波器；所述第二级多倍内插单元包含第四根号升余弦滤波器和第五HR 滤波器；所述第三根号升余弦滤波器一端连接所述第四级先入先出单元，另一端连接所述 第四HR滤波器，用于2倍内插和滤波；所述第四HR滤波器另一端连接所述第三级多倍内 插单元，用于3倍内插和滤波；所述第四根号升余弦滤波器一端连接所述第四级先入先出单元，另一端连接所述 第五HR滤波器，用于2倍内插和滤波；所述第五HR滤波器另一端连接所述第四级多倍内 插单元，用于3倍内插和滤波。上述上变频器中，所述第三级多倍内插单元为一用于3倍内插和滤波的HR滤波 器；所述第五级多倍内插单元为一用于2倍内插和滤波的半带滤波器；所述第四级多倍内插单元为一用于3倍内插和滤波的HR滤波器；所述第六级多倍内插单元为一用于2倍内插和滤波的半带滤波器。上述的技术方案可见，本发明提供的数字下变频器中，第一级混频模块将中频信 号进行混频获得中频信号的I路和Q路后，以2载波时分复用的方式输出I/Q两路混频信 号至第一级多速率转换模块，第一级多速率转换模块和第二级多速率转换模块在进行抽取 前，先对时钟频率进行同步，根据同步后的时钟频率采用多载波时分复用的方式对接收到 的信号进行多倍抽取和滤波，在降低控制信号的复杂性的同时，节省了大量的逻辑资源。本 发明提供的数字上变频器中，第三级多速率转换模块在进行频率内插之前先进行时钟频率 的同步，在同步时钟频率之后，第三级多速率转换模块、第四级多速率转换模块、第二级混 频模块和第五级多速率转换模块根据同步后的时钟频率和接收到的信号数据率，采用多载 波时分复用的方式对接收到的信号进行频率内插和滤波，在降低控制信号的复杂性的同 时，节省了大量的逻辑资源。


图1为现有的数字下变频器的结构示意图。图2为现有的数字上变频器的结构示意图。
图3为本发明数字下变频器的结构示意图。图4为本发明数字下变频器一实施例的结构示意图。图5为本发明数字上变频器的结构示意图。图6为本发明数字上变频器一实施例的结构示意图。
具体实施例方式为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。本发明提供的数字下变频器和数字上变频器中，变频器不再局限于对某一通道中 的一个载波信号进行数字变频处理，而是采用多载波时分复用的方式，利用本发明中的变 频器对多个载波信号进行处理，不仅减少占用的逻辑资源，而且降低了硬件成本及控制信 号的复杂性。本发明数字下变频器和数字上变频器中，每一模块和元器件在特定的时钟频率下 进行工作；每一模块和元器件的时钟频率的大小可参见下述说明。图3为本发明数字下变频器的结构示意图。现结合图3，对本发明数字下变频器的 结构进行说明，具体如下本发明的数字下变频器包含模数值转换器30、第一级混频模块31、第一级多速率 转换模块32、第二级多速率转换模块33和第一参数控制模块34。模数转换器30用于对接收到的中频信号进行采样。模数转换器30的采样率决定 了第一级混频模块31的时钟频率。第一参数控制模块34用以将模数转换器30的采样率输出至第一级混频模块31， 将载波复用数η输出至第一级多速率转换模块32和第二级多速率转换模块33，将基带信号 的频率输出至第二级多速率转换模块33。第一级混频模块31根据模数转换器30的采样率，产生第一正交本振信号 ’第一级 混频模块31将第一正交本振信号与模数转换器30输出的采样后的中频信号进行混频，以 2载波时分复用的方式输出I/Q两路混频信号至第一级多速率转换模块32。第一正交本振 信号的频率为模数转换器30的采样率减去输入的中频信号的频率的差值。I/Q两路混频 信号为I路混频信号和Q路混频信号，任一路混频信号的数据率等于模数转换器30的采样 率，且小于等于第一级混频模块31的时钟频率；较佳地，I/Q两路混频信号中任一路混频信 号的数据率等于第一级混频模块31的时钟频率。所述以2载波时分复用的方式输出具体 为采用时分复用的方式，在不同时刻输出2载波，2载波之一为I路混频信号，另一载波为 Q路混频信号。第一级多速率转换模块32将该模块的时钟频率调整为大于等于I/Q两路混频信 号的数据率之和；根据第一参数控制模块34输出的载波复用数η，采用2载波时分复用的 方式分别对I/Q两路混频信号中每一路信号的数据率进行η/2倍抽取和滤波，将I/Q两路 混频信号的每一路信号的数据率降至第一级多速率转换模块32的时钟频率的l/η。第一级 多速率转换模块32将其产生的第二正交本振信号与抽取后的信号进行混频和η载波搬移， 以η载波时分复用的方式分别对I路信号和Q路信号进行2倍抽取和滤波，并将抽取后的 I路信号和Q路信号分别输出至第二级多速率转换模块33。所述载波复用数η为偶数；第二正交本振信号的频率为输入载波频率与采样率的商再乘以2的32次幂；第一级多速率转 换模块32的η载波搬移为将η载波搬移到同一频段，以便采用η载波时分复用的方式输出 信号。较佳地，第一级多速率转换模块32的时钟频率等于接收到的I/Q两路混频信号的数 据率之和。所述以η载波时分复用的方式对I路信号进行抽取和滤波，具体为，采用时分复 用的方式，在不同时间点对I路信号包含的η个载波进行抽取和滤波；所述以η载波时分复 用的方式对Q路信号进行抽取和滤波，具体为，采用时分复用的方式，在不同时间点对Q路 信号包含的η个载波进行抽取和滤波。第二级多速率转换模块33根据第一参数控制模块34输出的载波复用数η，将该 模块的时钟频率调整为大于等于接收到的任一路信号的数据率与载波复用数η的乘积；根 据第一参数控制模块34输出的载波复用数η及基带信号的频率，采用η载波时分复用的方 式，对接收到的I路信号和Q路信号的数据率进行η倍抽取和滤波，输出基带信号的I路和 Q路。较佳的，第二级多速率转换模块33将该模块的时钟频率调整为等于其接收到的任一 路信号的数据率与载波复用数η的乘积。其中，第一级混频模块31包含第一数字混频器311和第一数控振荡器312。第一数控振荡器312根据第一参数控制模块34输出的模数转换器30的采样率， 产生第一正交本振信号，输出第一正交本振信号至第一数字混频器311。本发明的第一数控 振荡器312不再采用查找表的方式产生正交本振信号，而是根据接收到的信号的采样率及 时钟频率产生第一正交本振信号，对于某一频率的中频信号来说，第一正交本振信号的频 率是固定不变的，极大地节省了逻辑资源。第一数字混频器311将第一正交本振信号与模数转换器30输出的采样后的中频 信号进行混频，获得中频信号的I路和Q路；第一数字混频器311以2载波时分复用的方式 输出I/Q两路混频信号至第一级多速率转换模块32。第一数字混频器311采用时分复用的 方式进行混频，与现有的数字下变频器相比，减少了数字混频器的使用，节省了乘法资源。其中，第一级多速率转换模块32包含第一级先入先出单元321、第一级多倍抽取 单元322、第一复数混频单元323、第一级半带滤波器3Μ和第二级半带滤波器325。第一级先入先出单元321根据I/Q两路混频信号中每一路信号的数据率，将第一 级多速率转换模块32的时钟频率调整为大于等于I/Q两路混频信号的数据率之和，以2载 波时分复用的方式输出I/Q两路混频信号至第一级多倍抽取单元322。第一级先入先出单 元321用于将数据改变时钟域而进行隔离，以对时钟频率进行同步，节约时钟资源。本发明 的数字下变频器之所以能够采用多载波复用的方式进行处理，关键在于数字下变频器在进 行频率抽取和滤波时，进行频率抽取和滤波的元件的时钟频率大于等于载波复用数与数据 率的乘积。第一级多倍抽取单元322根据第一参数控制模块34输出的载波复用数η，采用2 载波时分复用的方式对I/Q两路混频信号中每一路信号的数据率进行η/2倍抽取和滤波， 将I/Q两路混频信号中每一路信号的数据率降至第一级多速率转换模块32的时钟频率的 1/η，采用2载波时分复用的方式输出I/Q两路抽取后的信号至第一复数混频单元323。所 述I/Q两路抽取后的信号为I路抽取后的信号和Q路抽取后的信号。第一级多倍抽取单元 322对接收到的信号进行频率抽取和滤波时，其抽取的倍数与第一参数控制模块34输出的 载波复用数η及该模块的时钟频率相关。
14
第一复数混频单元323根据第一参数控制模块34输出的载波复用数η产生第二 正交本振信号，将第二正交本振信号分别与接收到的I/Q两路抽取后的信号进行混频和η 载波搬移，以η载波时分复用的方式输出I路信号至第一级半带滤波器324，以η载波时分 复用的方式输出Q路信号至第二级半带滤波器325。第一复数混频单元323可包含一以η 载波时分复用的方式进行混频的数字混频器和一用于产生第二正交本振信号的数控振荡 器；所述数字混频器还可采用现有的载波搬移的方法进行η载波搬移，在此不再赘述。所述 η载波搬移就是将η个载波分离到不同的时间点。第一级半带滤波器3Μ对接收到的I路信号的数据率进行2倍抽取和滤波，并以 η载波时分复用的方式输出2倍抽取后的I路信号至第二级多速率转换模块33。第一级半 带滤波器3Μ对接收到的信号进行抽取时，采用多载波时分复用的方式进行处理，节省了 逻辑资源，降低了硬件成本。第二级半带滤波器325对接收到的Q路信号的数据率进行2倍抽取和滤波，并以 η载波时分复用的方式输出2倍抽取后的Q路信号至第二级多速率转换模块33。第二级半 带滤波器325对接收到的信号进行抽取时，采用多载波时分复用的方式进行处理，节省了 逻辑资源，降低了硬件成本。其中，第二级多速率转换模块包含第二级先入先出单元331、第二级多倍抽取单元 332和第三级多倍抽取单元333。第二级先入先出单元331根据接收到的Q路信号的数据率和I路信号的数据率， 将第二级多速率转换模块33的时钟频率调整为大于等于接收到的任一路信号的数据率与 载波复用数η的乘积；所述接收到的任一路信号为2倍抽取后的I路信号或2倍抽取后的 Q路信号。第二级先入先出单元331以η载波时分复用的方式输出2倍抽取后的I路信号 至第二级多倍抽取单元332，以η载波时分复用的方式输出2倍抽取后的Q路信号至第三级 多倍抽取单元333。第二级先入先出单元331用于将数据改变时钟域而进行隔离，以对时钟 频率进行同步，节约时钟资源。第二级多倍抽取单元332根据第一参数控制模块34输出的载波复用数η及基带 信号的频率，采用η载波时分复用的方式对接收到的I路信号进行η倍抽取和滤波，输出基 带信号的I路。第三级多倍抽取单元333根据第一参数控制模块34输出的载波复用数η及基带 信号的频率，采用η载波时分复用的方式对接收到的Q路信号进行η倍抽取和滤波，输出基 带信号的Q路。图4为本发明数字下变频器一实施例的结构示意图。如图4所示，在该实施例中， 载波复用数为12。现结合图4，对该实施例中的数字下变频器的结构进行说明，具体如下本实施例的数字下变频器包含模数转换器400、数字混频器401、数控振荡器402、 第一先入先出单元403、第一半带滤波器404、第一有限长单位冲激响应(Finite Impulse Response, FIR)滤波器405、第一复数混频单元406、第二半带滤波器407、第三半带滤波器 408、第二先入先出单元409、第二 FIR滤波器410、第三FIR滤波器411、第四半带滤波器 412、第五半带滤波器413、第一根号升余弦滤波器414、第二根号升余弦滤波器415和第一 参数控制模块34。模数转换器400相当于图3中的模数转换器30，其采样率为184. 32MHz ；模数转换器400接收到的中频信号的频率为138.对士1. 92MHz，位于第二乃奎斯特区。数字混频器401相当于图3中的第一数字混频器311 ；数控振荡器402相当于图 3中的第一数控振荡器312。数字混频器401和数控振荡器402的时钟频率为184. 32MHZ ； 为了简化操作，对于12载波复用的数字下变频器来说，数控振荡器402输出的本振信号的 频率为采样率的四分之一，且经数字混频器401混频后输出的中频信号的数据率的数值与 时钟频率相同，即184. 32Ms/s。第一先入先出单元403相当于图3中的第一级先入先出单元321。为了实现减少 占用逻辑资源，本发明以2载波时分复用的方式对中频信号的I路和Q路进行多倍频率抽 取；为了以2载波时分复用的方式对中频信号的I路和Q路进行多倍频率抽取，第一先入 先出单元403将接收到的信号同步到368. 64MHz的时钟频率，以进行隔离。此时，第一先 入先出单元403以2载波时分复用的方式输出I/Q两路混频信号，且每路信号的数据率为 184. 32Ms/s ；I/Q两路混频信号的频率之和为368. 64Ms/s。第一半带滤波器404和第一 HR滤波器405组成了图3中的第一级多倍抽取单元 322。第一半带滤波器404根据第一参数控制模块34输出的参数进行2倍抽取和滤波，第 一 FIR滤波器405根据第一参数控制模块34输出的参数进行3倍抽取和滤波。之所以先 采用半带滤波器后采用HR滤波器，主要是考虑到HR滤波器不能对较高数据率的信号进 行抽取和滤波；之所以采用2倍和3倍抽取，主要是依据该实施例中的数字下变频器采用的 载波复用数，以使第一 HR滤波器405输出的多倍抽取和滤波后的信号的数据率与载波复 用数η的乘积小于等于时钟频率。该实施例中，第一半带滤波器404和第一 HR滤波器405 对I/Q两路混频信号中的每一路信号采用时分复用的方式进行频率抽取；第一 ^R滤波器 405输出的I/Q两路混频信号中每一路信号的数据率为30. 72Ms/s。第一复数混频单元406相当于图3中的第一复数混频单元323。第一复数混频单 元406实现了 12载波的载波搬移，数据率保持30. 72Ms/s不变，以便后续采用12载波时分 复用的方式对I路和Q路信号进行多倍频率抽取和滤波，减少占用逻辑资源，降低硬件成 本。第二半带滤波器407相当于图3中的第一级半带滤波器324，第三半带滤波器408 相当于图3中的第二级半带滤波器325。第二半带滤波器407采用12载波时分复用的方 式，对接收到的I路信号进行2倍抽取和滤波，数据率降低为15. 36Ms/s ；第三半带滤波器 408采用12载波时分复用的方式，对接收到的Q路信号进行2倍抽取和滤波，数据率降低为 15.36Ms/s。第二先入先出单元409相当于图3中的第二级先入先出单元331。在这里加入 用于改变时钟频率的先入先出单元，主要为了采用12载波时分复用的方式对数据率为 15. 36Ms/s的信号进一步进行多倍抽取和滤波，以获取所需频率的基带信号。第二先入先 出单元409根据12载波时分复用的设置，将进行多倍抽取和滤波的元件的时钟频率同步至 184. 32MHz，不仅节约了时钟资源和逻辑资源，而且便于后续元件继续采用12载波时分复 用的方式进行处理。第二 HR滤波器410、第四半带滤波器412和第一根号升余弦滤波器414组成了 图3所示的第二级多倍抽取单元332 ；第三FIR滤波器411、第五半带滤波器413和第二根 号升余弦滤波器415组成了图3所示的第三级多倍抽取单元333。上述元件中，第二 HR滤波器410和第三FIR滤波器411根据第一参数控制模块34输出的参数进行3倍抽取和滤 波，第四半带滤波器412和第五半带滤波器413根据第一参数控制模块34输出的参数进行 2倍抽取和滤波，第一根号升余弦滤波器414和第二根号升余弦滤波器415根据第一参数控 制模块；34输出的参数进行2倍抽取和滤波；关于各滤波器进行抽取的倍数之和由所需的基 带信号和第二先入先出单元409输出的信号的数据率来确定。图4所示的数字下变频器仅是给出了采用12载波时分复用方式进行处理的一个 较佳实施例；数字下变频器中包含的滤波器的种类并不局限于以上几种，且上述实施例中， 每一滤波器的抽取倍数也仅是一个较佳数值，并不局限于以上几种。图5为本发明数字上变频器的结构示意图。现结合图5，对本发明数字上变频器的 结构进行说明，具体如下本发明的数字上变频器包含第三级多速率转换模块50、第四级多速率转换模块 51、第二级混频模块52、第五级多速率转换模块53、数模转换器M和第二参数控制模块55。 本发明的数字上变频器是对以η载波时分复用的方式进行传输的基带信号进行上变频处 理；较佳地，用于对图3所示数字下变频器输出的基带信号进行上变频处理。数模转换器M用于将数字信号转换为模拟信号。数模转换器M可采用现有的具 有将数字信号转换为模拟信号的元器件，在此不再赘述。第二参数控制模块55用于将载波复用数η输出至第三级多速率转换模块50、第四 级多速率转换模块51、第二级混频模块52和第五级多速率转换模块53;用于将中频信号的 频率输出至第五级多速率转换模块53。所述中频信号为对基带信号进行上变频后期望获得 的中频信号。第三级多速率转换模块50将数字上变频器的时钟频率调整为大于等于接收到的 基带信号的I路和Q路的时钟频率之和；根据第二参数控制模块55输出的载波复用数η， 对调整时钟频率后的基带信号的I路和Q路的数据率分别进行η/2倍内插和滤波，以η载 波时分复用的方式输出内插后的I路信号和Q路信号至第四级多速率转换模块51。其中， 所述接收到的基带信号的I路和Q路分别以η载波时分复用的方式进行传输；数字上变频 的时钟频率等于第三级多速率转换模块50、第四级多速率转换模块51、第二级混频模块52 和第五级多速率转换模块53中任一模块的时钟频率。载波复用数η为偶数。第三级多速 率转换模块50在进行内插和滤波时，采用时分复用的方式对多载波信号进行处理，减少了 逻辑资源的耗费，降低了硬件成本。第四级多速率转换模块51根据第二参数控制模块55输出的载波复用数η，以η载 波时分复用的方式对接收到的I路信号和Q路信号分别进行多倍内插和滤波，获得数据率 为a的I路信号和数据率为a的Q路信号；以η/2载波时分复用的方式分别对I路信号和 Q路信号进行多倍内插和滤波，获得数据率为b的I路信号和数据率为b的Q路信号，并以 η/2载波时分复用的方式输出I路信号和Q路信号至第二级混频模块52。其中，a等于数 字上变频器的时钟频率除以载波复用数n，b等于数字上变频器的时钟频率除以载波复用 数η/2 ；换句话说，a的数值为b的数值的二分之一。第二级混频模块52根据第二参数控制模块55输出的载波复用数n，对接收到以 η/2载波时分复用的方式传输的I路信号和Q路信号分别进行η载波信号的载波叠加和混 频，以2载波时分复用的方式输出I/Q两路混频信号至第五级多速率转换模块53。所述I/Q两路混频信号为I路混频信号和Q路混频信号；第二级混频模块52可采用现有的载波叠 加方法，对接收到的信号进行η载波信号的载波叠加和混频，在此不再赘述。第五级多速率转换模块53根据第二参数控制模块55输出的中频信号的频率，对 接收到的I/Q两路混频信号进行c倍内插和滤波，以2载波时分复用的方式输出中频信号 的I路和Q路至数模转换器Μ。其中，c等于中频信号的频率除以第五级多速率转换模块 53接收到的I/Q两路混频信号中任一路信号的数据率。较佳地，第五级多速率转换模块53与数模转换器M之间还包含一第三级先入先 出单元(图5中未示出)。第三级先入先出单元根据第二参数控制模块55输出的数模转换 器M的时钟频率，对I/Q两路混频信号的时钟频率进行调整，输出调整后的I/Q两路混频 信号至数模转换器Μ。之所以进行时钟频率的调整，主要是考虑到节约时钟资源，降低资源 消耗。其中，第三级多速率转换模块50包含第四级先入先出单元501、第一级多倍内插 单元502和第二级多倍内插单元503第四级先入先出单元501根据接收到的基带信号的I路和Q路的时钟频率，将数 字上变频器的时钟频率调整为大于等于接收到的基带信号的I路和Q路的时钟频率之和； 以η载波时分复用的方式输出基带信号的I路至第一级多倍内插单元502，以η载波时分复 用的方式输出基带信号的Q路至第二级多倍内插单元503。较佳地，第四级先入先出单元 501将数字上变频器的时钟频率调整为等于接收到的基带信号的I路信号的时钟频率与基 带信号的Q路信号的时钟频率的和。第一级多倍内插单元502根据第二参数控制模块55输出的载波复用数η，对接收 到基带信号的I路进行η/2倍内插和滤波，以η载波时分复用的方式输出I路信号至第四 级多速率转换模块51。第一级多倍内插单元502可采用多个串联连接的用于多倍内插的滤 波器的组合。第二级多倍内插单元503根据第二参数控制模块55输出的载波复用数η，对接收 到的基带信号的Q路进行η/2倍内插和滤波，以η载波时分复用的方式输出Q路信号至第 四级多速率转换模块51。第二级多倍内插单元503可采用多个串联连接的用于多倍内插的 滤波器的组合。其中，第四级多速率转换模块包含第三级多倍内插单元511、第四级多倍内插单元 512、第五级多倍内插单元513和第六级多倍内插单元514。第三级多倍内插单元511根据第二参数控制模块55输出的载波复用数η，以η载 波时分复用的方式对接收到的I路信号进行d倍内插和滤波，以η载波时分复用的方式输 出数据率为a的I路信号至第五级多倍内插单元513。其中，d等于所述接收到的I路信号 的数据率与载波复用数η的乘积除以所述数字上变频器的时钟频率获得的商。第四级多倍内插单元512根据第二参数控制模块55输出的载波复用数η，以η载 波时分复用的方式对接收到的Q路信号进行d倍内插和滤波，以η载波时分复用的方式输 出数据率为a的Q路信号至第六级多倍内插单元514。第五级多倍内插单元513根据第二参数控制模块55输出的载波复用数n，以η/2 载波时分复用的方式对接收到的数据率为a的I路信号进行2倍内插和滤波，获得数据率 为b的I路信号，并以η/2载波时分复用的方式输出I路信号至第二级混频模块52。
第六级多倍内插单元514根据第二参数控制模块55输出的载波复用数n，以η/2 载波时分复用的方式对接收到的数据率为a的Q路信号进行2倍内插和滤波，获得数据率 为b的I路信号，并以η/2载波时分复用的方式输出Q路信号至第二级混频模块53。其中，第二级混频模块包含第二数字混频器521、第二数控振荡器522和第二复数 混频器523。第二数控制振荡器522根据第二参数控制模块55输出的载波复用数η及接收到 的信号的数据率，产生第三正交本振信号并输出至第二数字混频器521。第三正交本振信号 的频率为输入载波频率与采样率的商再乘以2的32次幂获得的乘积。第二数字混频器521根据第二参数控制模块55输出的载波复用数η及接收到的 第三正交本振信号，以η/2时分复用的方式对接收到的I路信号和Q路信号分别进行η载 波的载波叠加，输出载波叠加后的I路信号和Q路信号至第二复数混频器523。第二复数混频器523将载波叠加后的I路信号和Q路信号进行复数混频，以2载 波时分复用方式输出I/Q两路混频信号至第五级多速率转换模块53。第二复数混频器523 可采用现有的混频方法，对载波叠加后的两路信号进行混频，在此不再赘述。其中，第五级多速率转换模块53包含一第七级多倍内插单元531。第七级多倍内 插单元531根据第二参数控制模块55输出的中频信号的频率，对接收到的I/Q两路混频信 号进行c倍内插和滤波，以2载波时分复用的方式输出中频信号的I/Q两路混频信号至数 模转换器Μ。本发明的上述实施例中，为了获得较好地上变频信号，第四级多速率转换模块51 进一步包含第一增益调整单元(图5中未示出)和第二增益调整单元(图5中未示出)。第一增益调整单元连接第五级多倍内插单元513和第二数字混频器521，根据第 二参数控制模块阳输出的中频信号的幅度值，对第五级多倍内插单元513输出的I路信号 进行信号幅度调整，将调整后的I路信号以η/2时分复用的方式输出至第二级混频模块52 中的第二数字混频器521。第二增益调整单元连接第六级多倍内插单元514和第二数字混频器521，根据第 二参数控制模块阳输出的中频信号的幅度值，对第六级多倍内插单元514输出的Q路信号 进行信号幅度调整，将调整后的Q路信号以η/2时分复用的方式输出至第二级混频模块52 中的第二数字混频器521。图6为本发明数字上变频器一实施例的结构示意图。如图6所示，在该实施例中， 载波复用数为12。现结合图6，对该实施例数字上变频器的结构进行说明，具体如下本实施例的数字上变频器包含第四先入先出单元600、第三根号升余弦滤波器 601、第四根号升余弦滤波器602、第四HR滤波器603、第五FIR滤波器604、第六HR滤波 器605、第七HR滤波器606、第六半带滤波器607、第七半带滤波器608、第一增益调整单元 609、第二增益调整单元610、数字混频器611、数控振荡器612、复数混频器613、第八半带滤 波器614、第三先入先出单元615、数模转换器616和第二参数控制模块(图6中未示出)。第四先入先出单元600相当于图5所示的第四级先入先出单元501。为了实现基 带信号的I路和Q路的12载波时分复用处理，第四先入先出单元600将第三根号升余弦滤 波器601、第四根号升余弦滤波器602、第四HR滤波器603、第五FIR滤波器604、第六HR 滤波器605、第七HR滤波器606、第六半带滤波器607、第七半带滤波器608、第一增益调整
19单元609、第二增益调整单元610、数字混频器611、数控振荡器612、复数混频器613和第八 半带滤波器614的时钟频率同步成大于基带信号的I路信号的时钟频率和基带信号的Q路 信号的时钟频率之和。该实施例中，基带信号的I路和Q路的时钟频率都为122. 88MHz，第 四先入先出单元600同步后的时钟频率为276. 48MHz，数据率保持1. 28Ms/s不变。第三根号升余弦滤波器601和第四HR滤波器603组成了图5中的第一级多倍内 插单元502 ；第四根号升余弦滤波器602和第五FIR滤波器604组成了图5中的第二级多 倍内插单元503。该实施例中，第三根号升余弦滤波器601和第四根号升余弦滤波器602 根据第二参数控制模块输出的参数，进行2倍内插和滤波；第四HR滤波器603和第五HR 滤波器604根据第二参数控制模块输出的参数，进行3倍内插和滤波。为了减少占用的逻 辑资源，第三根号升余弦滤波器601和第四HR滤波器603对接收到的I路信号进行多倍 内插时采用12载波时分复用的方式，同理，第四根号升余弦滤波器602和第五FIR滤波器 604对接收到的Q路信号进行多倍内插时采用12载波时分复用的方式。第四HR滤波器 603输出的I路信号的数据率为7. 68Ms/s，第五HR滤波器604输出的Q路信号的数据率 为 7. 68Ms/s。第六FIR滤波器605相当于图5中的第三级多倍内插单元511，第七FIR滤波器 606相当于图6中的第四级多倍内插单元512。该实施例中，第六FIR滤波器605和第七 FIR滤波器606根据第二参数控制模块输出的参数，进行3倍内插和滤波。由于接收到的 信号的数据率与载波复用数的乘积小于时钟频率，第六HR滤波器605和第七FIR滤波器 606仍采用12载波时分复用的方式对接收到的信号进行多倍内插；第六HR滤波器605和 第七FIR滤波器606输出的信号的数据率都为23. 04Ms/s。第六半带滤波器607相当于图5中的第五级多倍内插单元513，第七半带滤波器 608相当于图5中的第六级多倍内插单元514。该实施例中，第六半带滤波器607和第七半 带滤波器608进行2倍内插和滤波。由于此时接收到的信号的数据率与载波复用数的乘积 需小于时钟频率，此时，第六半带滤波器607和第七半带滤波器608采用6载波时分复用的 方式进行信号的多倍内插和滤波。第六半带滤波器607和第七半带滤波器608输出的信号 数据率都为46. 08Ms/s。第一增益调整单元609与本发明数字上变频器的第一增益调整单元(图5未示 出)相同，第二增益调整单元610与本发明数字上变频器的第二增益调整单元(图5未示 出)相同，在此不再对其进行赘述。数字混频器611相当于图5中的第二数字混频器521，数控振荡器612相当于图5 中的第二数控振荡器522。数字混频器611采用的是6载波时分复用的方式对接收到的信 号进行12载波的载波叠加，并输出混频后的信号至复数混频器613。复数混频器613相当 于图5中的第二复数混频器523。复数混频器613对接收到的载波叠加后的I路和Q路信 号进行混频，以2载波时分复用的方式输出I/Q两路混频信号。在上述混频和载波叠加的 过程中，信号的时钟频率和数据率保持不变。第八半带滤波器614相当于图5中的第七级多倍内插单元531。根据所需中频信 号的数据率与接收到的信号的数据率，对第八半带滤波器614内插倍数进行设置。本实施 例中，半带滤波器进行2倍内插和滤波；第八半带滤波器614输出的I/Q两路混频信号中每 一路信号的数据率为92. 16Ms/s。
第三先入先出单元615相当于本发明数字上变频器的第三级先入先出单元(图5 中未示出)，主要是根据数模转换器616的时钟频率，调整输出的中频信号的时钟频率。数 模转换器616相当于图5中的数模转换器M，在此不再赘述。本发明的上述实施例仅是对于一个通道中的信号进行处理的情况进行了说明，如 果本发明的数字上变频器和数字下变频器需要对多个通道中的信号进行处理，则本发明的 数字上变频器和数字下变频器中进行同步时钟频率的先入先出单元可以在多个通道间进 行复用，并且本发明的数字上变频器和数字下变频器中进行复数混频的复数混频器可以再 多个通道间进行复用，这样可以进一步减少占用逻辑资源，降低硬件成本，同时降低控制信 号和设计的复杂性。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种数字下变频器，包含用于对输入的中频信号进行采样的模数转换器，其特征在 于，所述数字下变频器还包含第一级混频模块、第一参数控制模块、第一级多速率转换模 块和第二级多速率转换模块；所述第一级混频模块根据第一参数控制模块输出的所述模数转换器的采样率，产生第 一正交本振信号；所述第一级混频模块将第一正交本振信号与所述模数转换器输出的采样 后的中频信号进行混频，以2载波时分复用的方式输出I/Q两路混频信号至所述第一级多 速率转换模块；所述I/Q两路混频信号中任一路信号的数据率等于所述模数转换器的采样 率，且小于等于所述第一级混频模块的时钟频率；所述第一级多速率转换模块将该模块的时钟频率调整为大于等于I/Q两路混频信号 的数据率之和；根据第一参数控制模块输出的载波复用数n，采用2载波时分复用的方式分 别对I/Q两路混频信号中每一路信号的数据率进行η/2倍抽取和滤波，将I/Q两路混频信 号的每一路信号的数据率降至第一级多速率转换模块的时钟频率的1/η ；所述第一级多速 率转换模块将其产生的第二正交本振信号与接收到的信号进行混频，将η个载波进行载波 搬移，以η载波时分复用的方式对I路信号和Q路信号进行2倍抽取和滤波，并将抽取后的 I路信号和Q路信号输出至所述第二级多速率转换模块；所述η为偶数；所述第二级多速率转换模块根据第一参数控制模块输出的载波复用数η，将该模块的 时钟频率调整为大于等于接收到的任一路信号的数据率与载波复用数η的乘积；根据第一 参数控制模块输出的载波复用数η及基带信号的频率，采用η载波时分复用的方式对接收 到的每一路信号的数据率进行η倍抽取和滤波，输出基带信号的I路和Q路。
2.根据权利要求1所述的下变频器，其特征在于，所述第一级混频模块包含第一数控振荡器，根据第一参数控制模块输出的所述模数转换器的采样率，产生第一 正交本振信号，输出第一正交本振信号至第一数字混频器；第一数字混频器，将第一正交本振信号与所述模数转换器输出的采样后的中频信号进 行混频，以2载波时分复用的方式输出I/Q两路混频信号至所述第一级多速率转换模块； 所述第一正交本振信号的频率等于所述模数转换器的采样率减去所述中频信号的频率。
3.根据权利要求1所述的下变频器，其特征在于，所述第一级多速率转换模块包含 第一级先入先出单元，根据接收到I/Q两路混频信号的数据率，将所述第一级多速率转换模块的时钟频率调整为大于等于I/Q两路混频信号的数据率之和，以2载波时分复用 的方式输出I/Q两路混频信号至第一级多倍抽取单元；第一级多倍抽取单元，根据第一参数控制模块输出的载波复用数η，采用2载波时分复 用的方式分别对I/Q两路混频信号中的每一路信号的数据率进行η/2倍抽取和滤波，将I/Q 两路混频信号的每一路信号的数据率降至第一级多速率转换模块的时钟频率的1/η，采用 2载波时分复用的方式输出I/Q两路抽取后的信号至第一复数混频单元；第一复数混频单元，根据第一参数控制模块输出的载波复用数η产生第二正交本振信 号，将所述第二正交本振信号与接收到的抽取后的信号进行混频，将η个载波进行载波搬 移，以η载波时分复用的方式输出I路信号至第一级半带滤波器，以η载波时分复用的方式 输出Q路信号至第二级半带滤波器；所述第二正交本振信号的频率与接收到的信号载波频 率和采样率的商成正比；第一级半带滤波器，对接收到的I路信号的数据率进行2倍抽取和滤波，并以η载波时 分复用的方式输出2倍抽取后的I路信号至所述第二级多速率转换模块；第二级半带滤波器，对接收到的Q路信号的数据率进行2倍抽取和滤波，并以η载波时 分复用的方式输出2倍抽取后的Q路信号至所述第二级多速率转换模块。
4.根据权利要求1所述的下变频器，其特征在于，所述第二级多速率转换模块包含第二级先入先出单元，根据接收到的2倍抽取后的Q路信号的数据率和2倍抽取后的I路信号的数据率，将所述第二级多速率转换模块的时钟频率调整为大于等于接收到的任一 路信号的数据率与载波复用数η的乘积；以η载波时分复用的方式输出I路信号至第二级 多倍抽取单元；以η载波时分复用的方式输出Q路信号至第三级多倍抽取单元；第二级多倍抽取单元，根据第一参数控制模块输出的载波复用数η及基带信号的频 率，采用η载波时分复用的方式对接收到的I路信号进行η倍抽取和滤波，输出基带信号的 I路；第三级多倍抽取单元，根据第一参数控制模块输出的载波复用数η及基带信号的频 率，采用η载波时分复用的方式对接收到的Q路信号进行η倍抽取和滤波，输出基带信号的 Q路。
5.根据权利要求3所述的下变频器，其特征在于，所述载波复用数η为12；所述第一级多倍抽取单元包含第一半带滤波器和第一 ^R滤波器；所述第一半带滤波 器一端连接所述第一级先入先出单元，另一端连接所述第一 HR滤波器，用于2倍抽取和滤 波；所述第一 FIR滤波器另一端连接所述第一复数混频单元，用于3倍抽取和滤波；所述第一级半带滤波器和所述第二级半带滤波器为用于2倍抽取和滤波的半带滤波
6.根据权利要求4所述的下变频器，其特征在于，所述载波复用数η为12；所述第二级 多倍抽取单元包含第二 HR滤波器、第四半带滤波器和第一根号升余弦滤波器；所述第三 级多倍抽取单元包含第三FIR滤波器、第五半带滤波器和第二根号升余弦滤波器；所述第二 HR滤波器一端连接于所述第二级先入先出单元，另一端连接所述第四半带 滤波器，用于3倍抽取和滤波；所述第四半带滤波器另一端连接所述第一根号升余弦滤波 器，用于2倍抽取和滤波；所述第一根号升余弦滤波器用于成形滤波和2倍抽取；所述第三FIR滤波器一端连接于所述第二级先入先出单元，另一端连接所述第五半带 滤波器，用于3倍抽取和滤波；所述第五半带滤波器另一端连接所述第二根号升余弦滤波 器，用于2倍抽取和滤波；所述第二根号升余弦滤波器用于成形滤波和2倍抽取。
7.一种数字上变频器，包含用以将数字信号转换为模拟信号的数模转换器，其特征在 于，所述数字上变频器还包含第二参数控制模块、第三级多速率转换模块、第四级多速率 转换模块、第二级混频模块和第五级多速率转换模块；所述第三级多速率转换模块将所述数字上变频器的时钟频率调整为大于等于接收到 的基带信号的I路和Q路信号的时钟频率之和；对调整时钟频率后的以η载波时分复用的 方式传输的基带信号的I路和Q路信号的数据率分别进行η/2倍内插和滤波，以η载波时 分复用的方式分别输出内插后的I路信号和Q路信号至所述第四级多速率转换模块；所述 接收到的基带信号的I路和Q路信号分别以η载波时分复用的方式传输；所述η为偶数；所述第四级多速率转换模块根据第二参数控制模块输出的载波复用数η，以η载波时分复用的方式对接收到的I路信号和Q路信号进行内插和滤波，获得数据率为a的I路信 号和数据率为a的Q路信号；以η/2载波时分复用的方式分别对I路信号和Q路信号进行 内插和滤波，获得数据率为b的I路信号和数据率为b的Q路信号，并以η/2载波时分复用 的方式输出I路信号和Q路信号至所述第二级混频模块；所述a等于所述数字上变频器的 时钟频率除以载波复用数η ；所述b为a的2倍；所述第二级混频模块根据第二参数控制模块输出的载波复用数n，对接收到以η/2载 波时分复用的方式传输的I路信号和Q路信号分别进行η载波信号的载波叠加和混频，以 2载波时分复用的方式输出I/Q两路混频信号至所述第五级多速率转换模块；所述第五级多速率转换模块根据第二参数控制模块输出的中频信号的频率，对接收到 的I/Q两路混频信号进行c倍内插和滤波，以2载波时分复用的方式输出中频信号的I/Q 两路混频信号至所述数模转换器；所述c等于中频信号的频率除以所述接收到的I/Q两路 混频信号中任一路信号的数据率。
8.根据权利要求7所述的上变频器，其特征在于，所述第五级多速率转换模块与所述 数模转换器之间还包含一第三级先入先出单元；所述第三级先入先出单元根据第二参数控制模块输出的所述数模转换器的时钟频率， 对I/Q两路混频信号的时钟频率进行调整，输出调整后的I/Q两路混频信号至所述数模转 换器。
9.根据权利要求7或8所述的上变频器，其特征在于，所述第三级多速率转换模块包含第四级先入先出单元，根据接收到的基带信号的I路信号和基带信号的Q路信号的时 钟频率，将所述数字上变频器的时钟频率调整为大于等于接收到的基带信号的I路信号的 时钟频率与基带信号的Q路信号的时钟频率之和；以η载波时分复用的方式输出基带信号 的I路至第一级多倍内插单元，以η载波时分复用的方式输出基带信号的Q路至第二级多 倍内插单元；第一级多倍内插单元，根据第二参数控制模块输出的载波复用数η，对接收到基带信号 的I路进行η/2倍内插和滤波，以η载波时分复用的方式输出I路信号至所述第四级多速 率转换模块；第二级多倍内插单元，根据第二参数控制模块输出的载波复用数η，对接收到的基带信 号的Q路进行η/2倍内插和滤波，以η载波时分复用的方式输出Q路信号至所述第四级多 速率转换模块。
10.根据权利要求7或8所述的上变频器，其特征在于，所述第四级多速率转换模块包含第三级多倍内插单元，根据第二参数控制模块输出的载波复用数η，以η载波时分复用 的方式对接收到的I路信号进行d倍内插和滤波，以η载波时分复用的方式输出数据率为 a的I路信号至第五级多倍内插单元；所述d等于所述接收到的I路信号的数据率与载波 复用数η的乘积除以所述数字上变频器的时钟频率获得的商；第四级多倍内插单元，根据第二参数控制模块输出的载波复用数η，以η载波时分复用 的方式对接收到的Q路信号进行d倍内插和滤波，以η载波时分复用的方式输出数据率为 a的Q路信号至第六级多倍内插单元；第五级多倍内插单元，根据第二参数控制模块输出的载波复用数n，以η/2载波时分复 用的方式对接收到的数据率为a的I路信号进行2倍内插和滤波，获得数据率为b的I路 信号，并以η/2载波时分复用的方式输出I路信号至所述第二级混频模块；第六级多倍内插单元，根据第二参数控制模块输出的载波复用数η，以η/2载波时分复 用的方式对接收到的数据率为a的Q路信号进行2倍内插和滤波，获得数据率为b的I路 信号，并以η/2载波时分复用的方式输出Q路信号至所述第二级混频模块。
11.根据权利要求7或8所述的上变频器，其特征在于，所述第二级混频模块包含第二数控振荡器，根据第二参数控制模块输出的载波复用数η及接收到的信号的数据率，产生第三正交本振信号并输出至第二数字混频器；所述第三正交本振信号的频率与接 收到的信号频率和采样率的商成正比；第二数字混频器，根据第二参数控制模块输出的载波复用数η及接收到的第三正交本 振信号，以η/2时分复用的方式对接收到的I路信号和Q路信号分别进行η载波的载波叠 加，输出载波叠加后的I路信号和Q路信号至第二复数混频器；第二复数混频器，将载波叠加后的I路信号和Q路信号进行复数混频，以2载波时分复 用方式输出I/Q两路混频信号至所述第五级多速率转换模块。
12.根据权利要求7或8所述的上变频器，其特征在于，所述第五级多速率转换模块包 含一第七级多倍内插单元；所述第七级多倍内插单元根据第二参数控制模块输出的中频信号的频率，对接收到的 I/Q两路混频信号进行c倍内插和滤波，以2载波时分复用的方式输出中频信号的I/Q两路 混频信号至所述数模转换器。
13.根据权利要求10所述的上变频器，其特征在于，所述第四级多速率转换模块还包含第一增益调整单元，连接所述第五级多倍内插单元和所述第二级混频模块，根据所述 第二参数控制模块输出的中频信号的幅度值，对所述第五级多倍内插单元输出的I路信号 进行信号幅度调整，将调整后的I路信号以η/2时分复用的方式输出至所述第二级混频模 块；第二增益调整单元，连接所述第六级多倍内插单元和所述第二级混频模块，根据所述 第二参数控制模块输出的中频信号的幅度值，对所述第六级多倍内插单元输出的Q路信号 进行信号幅度调整，将调整后的Q路信号以η/2时分复用的方式输出至所述第二级混频模 块。
14.根据权利要求9所述的上变频器，其特征在于，所述η为12;所述第一级多倍内插 单元包含第三根号升余弦滤波器和第四HR滤波器；所述第二级多倍内插单元包含第四根 号升余弦滤波器和第五HR滤波器；所述第三根号升余弦滤波器一端连接所述第四级先入先出单元，另一端连接所述第四 HR滤波器，用于2倍内插和滤波；所述第四HR滤波器另一端连接所述第三级多倍内插单 元，用于3倍内插和滤波；所述第四根号升余弦滤波器一端连接所述第四级先入先出单元，另一端连接所述第五 HR滤波器，用于2倍内插和滤波；所述第五HR滤波器另一端连接所述第四级多倍内插单 元，用于3倍内插和滤波。
15.根据权利要求13所述的上变频器，其特征在于， 所述第三级多倍内插单元为一用于3倍内插和滤波的HR滤波器； 所述第五级多倍内插单元为一用于2倍内插和滤波的半带滤波器； 所述第四级多倍内插单元为一用于3倍内插和滤波的HR滤波器； 所述第六级多倍内插单元为一用于2倍内插和滤波的半带滤波器。
全文摘要
本发明提供了一种数字下变频器和数字上变频器，数字下变频器中的第一级混频模块将中频信号进行混频，以2载波时分复用的方式输出I/Q两路混频信号，第一级多速率转换模块和第二级多速率转换模块在进行抽取前对时钟频率进行同步，根据同步后的时钟频率采用多载波时分复用的方式对接收到的信号进行多倍抽取和滤波。本发明数字上变频器在进行频率内插之前进行时钟频率的同步，第三级多速率转换模块、第四级多速率转换模块、第二级混频模块和第五级多速率转换模块根据同步后的时钟频率和接收到的信号数据率，采用多载波时分复用的方式对接收到的信号进行频率内插和滤波。采用本发明的变频器，降低了控制信号的复杂性，节省了逻辑资源。
文档编号H03D7/16GK102098005SQ201010599600
公开日2011年6月15日 申请日期2010年12月13日 优先权日2010年12月13日
发明者李兴斌, 李爱红, 杨建华, 汤国东, 赵卫杰 申请人:新邮通信设备有限公司