专利名称：混频器的制作方法
技术领域：
本实用新型属于射频集成电路领域，涉及一种混频器，具体为一种超低功耗、高线 性度、低噪声的混频器。
背景技术：
快速增长的无线通信市场使得无线通信技术向着低成本、低功耗、高集成度的方 向发展，其中功耗问题尤为突出，在进入0. 13 μ m、90nm技术节点后，单位面积上的功耗密 度急剧上升，因此，功耗已经成为集成电路中继传统两个要素一速度、面积后的又一个关 键要素。然而低功耗的要求势必对电路设计提出了更多的挑战。比如，许多收发机的应用 决定我们设计的芯片必须具备超低功耗的要求，但是，在集成电路设计中，低功耗的设计和 芯片的性能是往往是一对折衷，例如在混频器中，其噪声系数、增益的优化与功耗的要求往 往是一对矛盾。因此，在集成电路芯片设计中，需要始终把超低功耗作为 重要的设计指标来 考量，在确保系统性能的前提下实现超低功耗的要求。混频器(Mixer)是无线通信系统射频接收机前端的关键模块，在接收并下变频信 号的过程中起着关键性的作用。不同的接收机系统架构，包括外差结构、直接下变频结构、 低中频结构等都需要一个能将射频(RF)频率下变频到基带中频(IF)频率的电路模块，这 一关键电路模块的功能由混频器来实现，因此混频器的增益、噪声、线性度等都将直接影响 着整个接收机的性能。图1为现有技术中一种常用混频器的电路结构图，如图1所示，其工作原理为射 频端的射频信号经NMOS晶体管M4送至开关管M2与M3，开关管M2与M3将射频信号与本征 频率信号(L0_P与L0_N)混频后输出中频信号(IF_N与IF_P)。然而，由于上述混频器如果需要达到较高的增益，势必导致其功耗较高，不利于低 功耗的集成电路设计，并且一个高性能的混频器不仅需要具有足够好的转换增益，使得信 号在下变频的过程中同时被有效放大，而且需要具备足够低的噪声和线性度，使得混频器 对整个系统有着优越的性能贡献，因此如何设计低功耗且具有更高线性度与更低噪声的混 频器成为目前亟待解决的问题。
实用新型内容为克服上述现有技术存在的混频器功耗较高的问题，本实用新型的主要目的在于 提供一种低功耗混频器，其通过使上级预放大器与下级混频器共用电源，可以在较低功耗 下实现更大的增益，且本实用新型实现了更低噪声与更高线性度的目的。为达上述及其它目的，本实用新型一种混频器，至少包含混频器主电路，采用上下级级联的两级混频器结构，包含连接一电源的上级预放 大器与下级混频器，该上级预放大器为上级结构，用于对射频端输入的射频信号进行放大 后输出至该下级混频器，该下级混频器为下级结构，用于接收放大后的该射频信号，并将其 与本征频率信号进行混频，转换成双端差分信号。[0009]进一步地，本实用新型混频器还包括一中频放大电路，其具有两个输入端和两个 输出端，用于接收该双端差分信号进行第二次放大，输出双端的中频信号。进一步地，该两级混频器结构为电流复用的上下级级联的两级混频器结构。该上级预放大器与该下级混频器的连接点为虚地点。该上级预放大器进一步包括漏极相接的PMOS晶体管与第一 NMOS晶体管，该PMOS 晶体管源极接电源，该第一 NMOS晶体管栅极连接该射频端，源极与该下级混频器连接。进一步地，该PMOS晶体管与该第一 NMOS晶体管的连接点通过一交流耦合电容连 接至该下级混频器。
进一步地，该下级混频器为单端转双端的吉尔伯特混频器。进一步地，该下级混频器进一步包括第二 NMOS晶体管、第一开关管以及第二开关 管，该第二 NMOS晶体管栅极与该交流耦合电容相接以接收放大后的该射频信号，并通过漏 极输出至该第一开关管与该第二开关管，该第一开关管与第二开关管分别连接该本征频率 信号与该中频放大电路的两个输入端，用于将该本征信号与放大后的射频信号进行混频后 形成该双端差分信号输出至该中频放大电路。进一步地，该第一开关管与该第二开关管为NMOS晶体管，其漏极分别通过一负载 连接至该上级预放大器，该第一开关管与该第二开关管的栅极分别接该本征频率信号，漏 极还连接至该中频放大电路的两输入端。进一步地，该第一 NMOS晶体管、该第一开关管以及该第二开关管均采用自偏置结 构。进一步地，该中频放大电路为一运算放大器，该运算放大器正输入端接该第一开 关管漏极，负输入端接该第二开关管的漏极。进一步地，该第一开关管与该第二开关管的源极之间设置串连的第六电阻与第七 电阻，该第六电阻与该第七电阻的连接点接至该第二 NMOS晶体管漏极。进一步地，该上级预放大器与该下级混频器的连接点还连接一电容。与现有技术相比，本实用新型一种混频器，其通过采用上下级联的两级电流复用 结构，达到了在较低功耗下实现更大增益的目的，并且，本实用新型通过预放大器提高了混 频器的增益，并减小了下级混频器及后级电路的噪声，实现了更低噪声设计，而且该预放大 器不需要消耗额外的电流，大幅节省了功耗，同时本实用新型通过引入两个源简并电阻，达 到了在不增加电路功耗的前提下提高混频器线性度的目的。
图1为现有技术混频器的电路结构图；图2为本实用新型混频器较佳实施例的电路图；图3为本实用新型混频器包括中频放大电路的电路图；图4为本实用新型混频器电路版图。
具体实施方式
以下通过特定的具体实例并结合附图说明本实用新型的实施方式，本领域技术人 员可由本说明书所揭示的内容轻易地了解本实用新型的其它优点与功效。本实用新型亦可 通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本实用新型的精神下进行各种修饰与变更。图2为本实用新型混频器较佳实施例的电路结构图。如图1所示，本实用新型一种 混频器，至少包括混频器主电路21，其中，混频器主电路21在电流复用基础上采用上下级 联的两级混频器结构，其上级结构为一连接电源的上级预放大器23，下级结构为下级混频 器24，其中上级预放大器23与下级混频器24共用该电源，上级预放大器23用于对射频端 输入的射频信号RF_IN进行放大，并将放大后的射频信号输出至下级混频器24，下频混合 器24用于将经上级预放大器23放大后的射频信号与其接收的本征频率信号进行混频，并 完成单端转换双端的操作，同时将转换成双端的双端差分信号(混频信号)输出。当然，为 使本实用新型混频器具备更加好的线性度，本实用新型混频器还可包括中频放大电路22， 如图3所示，中频放大电路22具有两个输入端与两个输出端，用于接收双端差分信号将双 端的混频信号进行第二次放大，并输出中频输出信号，以保证增益性能及提高线性度。
请继续参照图2及图3，在本实用新型较佳实施例中，上级预放大器23包括漏极 相接的PMOS晶体管M2与第一 NMOS晶体管M1，其中PMOS晶体管M2，源极接电源，栅极接恒 定电压源，第一 NMOS晶体管Ml采用自偏置结构，其栅极与漏极间接第一电阻R1，并且，Ml 的栅极连接射频端以接收输入的射频信号RF_IN，第一 NMOS晶体管Ml的源极与下级混频 器24连接，其与下级混频器24的连接点P为一虚地点，通过该虚地点本实用新型混频器巧 妙实现了电流复用，最大限度地利用了混频器的电流和功耗，当然，为保证虚地端的效果， 连接点P可以选择性地接芯片外部大电容，如通过一电容Cp接地。PMOS晶体管M2与第一 NMOS晶体管Ml的连接点通过一交流耦合电容Cl与下级混频器24连接，以把经上级预放大 器23放大后的射频信号传递给下级混频器24的输入端，上级预放大器23不仅可以提高本 实用新型混频器的增益，而且可以遏制下级混频器24的噪声；下级混频器24采用单端转双 端的吉尔伯特混频器结构实现，其进一步包括第二 NMOS晶体管M5、第一开关管M3以及第 二开关管M4，其中第二 NMOS晶体管M5栅极接交流耦合电容Cl以接收放大后的射频信号， M5源极接地，漏极与第一开关管M3与第二开关管M4连接，以将放大后的射频信号输至第一 开关管M3与第二开关管M4，第一开关管M3与第二开关管M4均为NMOS晶体管，其漏极分别 通过第二电阻R2(负载)与第三电阻R3(负载)连接至连接点P，第一开关管M3与第二开 关管M4均采用自偏置结构自己供给直流偏置点，具体来说，第一开关管M3的漏极与栅极间 通过第四电阻R4连接，第二开关管M4的漏极与栅极间通过第五电阻R5连接，第一开关管 M3与第二开关管M4的栅极分别连接正本征频率信号L0_P与负本征频率信号L0_N，第一开 关管M3与第二开关管M4将本征频率信号与放大后的射频信号进行混频，并通过第一开关 管M3与第二开关管M4的漏极向中频放大电路22提供双端差分信号(混频信号)；中频放 大电路22由双端输入双端输出的运算放大器组成，较佳的，该运算放大器为超低功耗运算 放大器，其正输入端连接第一开关管M3漏极，负输入端连接该第二开关管M4的漏极，用于 对下变频后的双端差分信号进行第二次放大后输出中频信号(正输出端输出正的中频信 号IF_P，负输出端输出负的中频信号IF_N)，以保证增益性能，同时提高线性度。为提高本实用新型混频器的线性度，下级混频器24的第一开关管M3与第二开关 管M4的源极之间还可设置串联的第六电阻R6与第七电阻R7，第六电阻R6与第七电阻R7 的连接点连接至第二 NMOS晶体管M5的漏极，引入这两个源简并电阻的目的是提高混频器 的线性度，从而保证混频器的高线性度。[0031]图4为本实用新型混频器电路版图。为了确保信号的增益不受信号通路上寄生 的影响而损失，需要仔细地规划混频器的布局，确保整个信号通路引入最小的寄生。此 夕卜，在混频器版图的周围采用了 G-D-G保护环以节省面积。整个混频器版图的面积为 205ymX285ym(不包括保护环)。本实用新 型对上述混频器进行了版图寄生提取后仿真，本实用新型混频器主电路 只消耗非常少的电流，为0. 18mA。一般来说，如此小的电流消耗很难实现混频器应有的性 能，但是，对于本实用新型混频器主电路来说，其增益为14. ldB，噪声系数为26. 5dB，而且 线性度PldB可以超过-20dBm，达到了较高的性能要求。由此看出，本实用新型混频器能够 在确保超低功耗的前提下，提高混频器的增益、并且降低其噪声系数、提高线性度。综上所述，本实用新型混频器具有以下优点(1)电路结构简单，本实用新型混频器基本单元为由混频器主电路和中频放大电 路构成，电路原理清晰明了 ；(2)超低功耗设计，本实用新型由于采用上下级联的两级电流复用结构，两级共用 电流，因此可以在较低的功耗下实现更大的增益；(3)低噪声设计，本实用新型通过上级预放大器提高了混频器的增益，而且其提供 的增益减小了下级混频器及后级电路的噪声，因此整个混频器电路的等效输入噪声较小， 有效实现混频器的低噪声设计；(4)高线性度设计，本实用新型混频器引入两个源简并电阻可以在不增加电路功 耗的前提下，提高混频器的线性度；(5)对后级电路噪声的抑制效果，中频放大电路由超低功耗运算放大器组成，在进 一步提高整个混频器电路增益的同时，遏制了混频器后级电路的噪声，而且可以对下变频 信号进一步放大，从而保证增益性能、同时提高线性度；(6)本实用新型还可在上下两级的连接点P处使用了芯片外部大电容，这样可以 减小上下两级电路之间的干扰。上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新 型。任何本领域技术人员均可在不违背本实用新型的精神及范畴下，对上述实施例进行修 饰与改变。因此，本实用新型的权利保护范围，应如权利要求书所列。
权利要求1.一种混频器，其特征在于，至少包含混频器主电路，采用上下级级联的两级混频器结构，包含连接一电源的上级预放大器 与下级混频器，该上级预放大器为上级结构，用于对射频端输入的射频信号进行放大后输 出至该下级混频器，该下级混频器为下级结构，用于接收放大后的该射频信号，并将其与本 征频率信号进行混频，转换成双端差分信号输出。
2.如权利要求1所述的混频器，其特征在于该混频器还包括一中频放大电路，其具有 两个输入端和两个输出端，用于接收该双端差分信号进行第二次放大，输出双端的中频信 号。
3.如权利要求2所述的混频器，其特征在于该两级混频器结构为电流复用的上下级 级联的两级混频器结构。
4.如权利要求3所述的混频器，其特征在于该上级预放大器与该下级混频器的连接 点为虚地点。
5.如权利要求4所述的混频器，其特征在于，该上级预放大器进一步包括漏极相接的 PMOS晶体管与第一 NMOS晶体管，该PMOS晶体管源极接该电源，该第一 NMOS晶体管栅极连 接该射频端，源极与该下级混频器连接。
6.如权利要求5所述的混频器，其特征在于，该PMOS晶体管与该第一NMOS晶体管的连 接点通过一交流耦合电容连接至该下级混频器。
7.如权利要求5或6所述的混频器，其特征在于，该下级混频器为单端转双端的吉尔伯 特混频器。
8.如权利要求7所述的混频器，其特征在于，该下级混频器进一步包括第二NMOS晶体 管、第一开关管以及第二开关管，该第二 NMOS晶体管栅极与该交流耦合电容相接以接收放 大后的该射频信号，并通过漏极输出至该第一开关管与该第二开关管，该第一开关管与第 二开关管分别连接该本征频率信号与该中频放大电路的两个输入端，用于将该本征信号与 放大后的射频信号进行混频后形成该双端差分信号输出至该中频放大电路。
9.如权利要求8所述的混频器，其特征在于，该第一开关管与该第二开关管为NMOS晶 体管，其漏极分别通过一负载连接至该上级预放大器，该第一开关管与该第二开关管的栅 极分别接该本征频率信号，漏极还连接至该中频放大电路的两输入端。
10.如权利要求9所述的混频器，其特征在于，该第一NMOS晶体管、该第一开关管以及 该第二开关管均采用自偏置结构。
11.如权利要求10所述的混频器，其特征在于，该中频放大电路为一运算放大器，该运 算放大器正输入端接该第一开关管漏极，负输入端接该第二开关管的漏极。
12.如权利要求11所述的混频器，其特征在于，该第一开关管与该第二开关管的源极 之间设置串连的第六电阻与第七电阻，该第六电阻与该第七电阻的连接点接至该第二 NMOS 晶体管漏极。
13.如权利要求12所述的混频器，其特征在于，该上级预放大器与该下级混频器的连 接点还连接一电容。
专利摘要本实用新型公开了一种混频器，至少包括混频器主电路，其中混频器主电路在电流复用基础上采用上下级级联的两级混频器结构，本实用新型的混频器主电路由于采用了电流复用方法，使上下两级共用一个电流，因此在相同的功耗下能够提供更大的增益和更小的噪声，本实用新型还通过一中频放大电路对下变频后的信号进行第二次放大，以保证增益性能，同时提高线性度。
文档编号H03D7/14GK201898478SQ20102054849
公开日2011年7月13日 申请日期2010年9月29日 优先权日2010年9月29日
发明者何波, 李琛, 王勇, 皮常明 申请人:上海集成电路研发中心有限公司