跨导电路和混频器的制造方法

跨导电路和混频器的制造方法
【专利摘要】本发明提供了一种跨导电路和混频器。该跨导电路包括：第一晶体管、第二晶体管、第一阻抗、第二阻抗、第一输入网络和第二输入网络，其中第一晶体管的栅极通过第一输入网络连接到该跨导电路的第一输入端，第一晶体管的漏极连接到该跨导电路的第一输出端；第二晶体管的栅极通过第二输入网络连接到该跨导电路的第二输入端，第二晶体管的漏极连接到该跨导电路的第二输出端；第一晶体管的栅极通过第一输入网络和第一阻抗连接到第二晶体管的源极；第二晶体管的栅极通过第二输入网络和第二阻抗连接到第一晶体管的源极。本发明能够使得通过跨导电路的电流能够在第一晶体管与第二晶体管之间复用，提高了跨导电路的增益效率，从而提高了跨导电路的性能。
【专利说明】跨导电路和混频器

【技术领域】
[0001] 本发明涉及通信【技术领域】，尤其是涉及一种跨导电路和混频器。

【背景技术】
[0002] 在基站和微波通信系统中，通常采用集成芯片代替板上离散的商用器件，这对实 现低成本、高集成度和智能化的通信产品意义重大，而集成芯片对混频器等电路的性能要 求很高。
[0003] 混频器电路能够实现频率的变换，是收发芯片的射频前端非常重要的电路模块， 其性能决定着整个收发机的性能，影响着整个解决方案的架构选择和实现。有源混频器的 增益，线性度和噪声是混频器的关键指标，这些指标在设计中互相制约，限制了整体性能的 提1?。
[0004] 跨导电路是射频芯片中的核心电路，在混频器中的作用是将电压转换为电流。其 位于混频器的输入端，是实现高性能有源混频器电路的关键部分。跨导电路是将电压信号 转换为电流信号的电路，跨导电路的等效跨导表示该跨导电路将电压信号转换为电流信号 的能力，即表示该跨导电路的效率。而在转换过程中引起的信号失真程度用线性度表示，失 真越小表明该跨导电路的线性越好，应用时对系统的性能影响越小。
[0005] 目前，应用最广泛的跨导电路包括共源跨导电路和共栅跨导电路。共源跨导电路 通过电感或电阻退化实现的负反馈作用来提高跨导的线性度，其线性程度与输入晶体管的 小信号跨导和退化电感或电阻的关系相关。而共栅跨导电路的线性程度与输入晶体管的小 信号跨导和输入阻抗的关系相关。共源跨导电路的等效跨导主要由退化电感决定，共栅跨 导电路的等效跨导主要由输入阻抗决定。这两种跨导电路的线性度提高需要增大输入晶体 管的小信号跨导，而这需要通过增大功耗实现；或者需要增大退化电感和输入阻抗，而这样 会导致增益效率降低和噪声增大，同时还会导致输入阻抗比较难匹配。
[0006] 因此，在设计跨导电路时，线性度，增益、噪声或阻抗匹配相互制约，限制了跨导电 路的性能的提1?。


【发明内容】

[0007] 本发明实施例提供了一种跨导电路和混频器，能够提高跨导电路的性能。
[0008] 第一方面，提供了一种跨导电路，包括：第一晶体管、第二晶体管、第一阻抗、第二 阻抗、第一输入网络和第二输入网络，其中第一晶体管的栅极通过第一输入网络连接到该 跨导电路的第一输入端，第一晶体管的漏极连接到该跨导电路的第一输出端；第二晶体管 的栅极通过第二输入网络连接到该跨导电路的第二输入端，第二晶体管的漏极连接到该跨 导电路的第二输出端，所述第一晶体管的源极和所述第二晶体管的源极通过电感或电阻相 连接并且接地；第一晶体管的栅极通过第一输入网络和第一阻抗连接到第二晶体管的源 极，所述第一输入网络和所述第一阻抗串联连接；第二晶体管的栅极通过第二输入网络和 第二阻抗连接到第一晶体管的源极，所述第二输入网络与所述第二阻抗串联连接。
[0009] 在第一种可能的实现方式中，第一输入网络包括第一电容和第三电容，第二输入 网络包括第二电容和第四电容，第一晶体管的栅极通过第一电容连接到该跨导电路的第一 输入端，第一晶体管的漏极连接到该跨导电路的第一输出端；第二晶体管的栅极通过第二 电容连接到该跨导电路的第二输入端，第二晶体管的漏极连接到该跨导电路的第二输出 端；第一晶体管的栅极通过第一阻抗和第三电容连接到第二晶体管的源极；第二晶体管的 栅极通过第二阻抗和第四电容连接到第一晶体管的源极。
[0010] 结合第一种可能的实现方式，在第二种可能的实现方式中，第一晶体管的栅极通 过第一电容连接到该跨导电路的第一输入端，第一晶体管的源极通过第二阻抗和第四电容 连接到该跨导电路的第二输入端；第二晶体管的栅极通过第二电容连接到该跨导电路的第 二输入端，第二晶体管的源极通过第一阻抗和第三电容连接到该跨导电路的第一输入端。 [0011] 结合第一种可能的实现方式，在第三种可能的实现方式中，第一晶体管的源极通 过第二阻抗、第四电容和第二电容连接到该跨导电路的第二输入端；第二晶体管的源极通 过第一阻抗、第三电容和第一电容连接到该跨导电路的第一输入端。
[0012] 结合第二种可能的实现方式，在第四种可能的实现方式中，第一晶体管的栅极通 过第一电容和第三电容连接到该跨导电路的第一输入端，第一晶体管的源极通过第二阻抗 和第二电容连接到该跨导电路的第二输入端；第二晶体管的栅极通过第二电容和第四电容 连接到该跨导电路的第二输入端，第二晶体管的源极通过第一阻抗和第一电容连接到该跨 导电路的第一输入端。
[0013] 结合第一方面或上述任何一种可能的实现方式，在第五种可能的实现方式中，第 一输入端和第二输入端输入差分射频信号；或者，第一输入端和第二输入端之一连接单端 射频信号，第一输入端和第二输入端中的另一个接地。
[0014] 结合第一方面或上述任何一种可能的实现方式，在第六种可能的实现方式中，第 一晶体管的源极通过第一电感接地，第二晶体管的源极通过第二电感接地，或者，第一晶体 管的源极和第二晶体管的源极通过差分电感接地。
[0015] 结合第一方面或上述任何一种可能的实现方式，在第七种可能的实现方式中，第 一输入网络还包括：第一电阻器，第二输入网络还包括：第二电阻器，其中第一晶体管的栅 极通过第一电阻器施加有偏置电压，第二晶体管的栅极通过第二电阻器施加有偏置电压。
[0016] 结合第一方面或上述任何一种可能的实现方式，在第八种可能的实现方式中，第 一晶体管为场效应管或三极管，第二晶体管为场效应管或三极管。
[0017] 第二方面，提供了一种混频器，包括：输入跨导级电路、开关级电路和负载级电路， 该输入跨导级电路通过该开关级与该负载级电路相连接，其中该输入跨导级电路为如上述 第一方面或第一方面的任何一种可能的实现方式所述的跨导电路。
[0018] 结合第二方面或上述任何一种可能的实现方式，在第九种可能的实现方式中，第 二方面的混频器还包括：电流抽取级电路，连接在该输入跨导级电路的第一输出端和第二 输出端与该开关级电路之间，用于抽取流过该开关级电路和该负载级电路的电流。
[0019] 结合第二方面或上述任何一种可能的实现方式，在第十种可能的实现方式中，该 负载级电路包括：第三电阻和第四电阻构成的差分输出接口电路，或者，该负载级电路包 括：第三电感、第四电感和N:1的巴伦器件构成的输出接口电路，其中N:1为巴伦器件的线 圈的匝数比，N为正整数。
[0020] 本发明的实施例可以将跨导电路的第一晶体管的栅极通过第一输入网络和第一 阻抗连接到第二晶体管的源极，将第二晶体管的栅极通过第二输入网络和第二阻抗连接到 第一晶体管的源极，使得通过跨导电路的电流能够在第一晶体管与第二晶体管之间复用， 提高了跨导电路的增益效率，从而提高了跨导电路的性能。

【专利附图】

【附图说明】
[0021] 为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使 用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。
[0022] 图1是根据本发明的一个实施例的跨导电路的示意性框图；
[0023] 图2是本发明的另一实施例的跨导电路的示意性框图；
[0024] 图3是本发明的又一实施例的跨导电路的示意性框图；
[0025] 图4是本发明的另一实施例的跨导电路的示意性框图；
[0026] 图5是本发明的又一实施例的跨导电路的示意性框图；
[0027] 图6是根据本发明的一个实施例的混频器的示意性框图；
[0028] 图7是根据本发明的另一实施例的混频器的示意性框图；
[0029] 图8是根据本发明的又一实施例的混频器的示意性框图。

【具体实施方式】
[0030] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实 施例，都应属于本发明保护的范围。
[0031] 针对目前常规跨导电路的性能较低，并且有源混频器的增益和线性度较低的问 题，本发明的实施例提出了一种高性能的跨导电路，具有较高的线性度，并且能够实现较高 的增益效率。同时，结合发明实施例的高性能的跨导电路，提出了高性能的有源混频器电 路。
[0032] 应注意，以下描述中，在两个元件"连接"时，这两个元件可以直接连接，也可以通 过一个或多个中间元件/介质间接地连接。两个元件连接的方式可包括接触方式或非接触 方式，或者可包括有线方式或无线方式。本领域技术人员可以对以下描述的示例连接方式 进行等价替换或修改，这样的替换或修改均落入本发明的范围内。
[0033] 图1是根据本发明的一个实施例的跨导电路100的示意性框图。跨导电路100包 括：第一晶体管Ml、第二晶体管M2、第一阻抗、第二阻抗、第一输入网络110和第二输入网络 120。
[0034] 第一晶体管Ml的栅极通过第一输入网络110连接到该跨导电路100的第一输入 端，第一晶体管Ml的漏极连接到该跨导电路100的第一输出端；第二晶体管Ml的栅极通过 第二输入网络110连接到该跨导电路100的第二输入端，第二晶体管M2的漏极连接到该跨 导电路100的第二输出端，第一晶体管的源极和第二晶体管的源极通过电感或电阻相连接 并且接地；第一晶体管Ml的栅极通过第一输入网络110和第一阻抗Z1连接到第二晶体管 M2的源极，第一输入网络和所述第一阻抗串联连接；第二晶体管M2的栅极通过第二输入网 络120和第二阻抗Z2连接到第一晶体管Ml的源极，第二输入网络与所述第二阻抗串联连 接。
[0035] 根据本发明的实施例的第一晶体管Ml和第二晶体管Ml为有源晶体管差分对，用 于接收跨导电路1〇〇的第一输入端和第二输入端输入的差分电压信号，例如，正电压信号 Vip和负电压信号Vin。跨导电路100用于将输入的差分电压信号转换成电流信号Ion和 lop，并且分别在第一输出端和第二输出端输出。
[0036] 例如，第一输入网络110可以包括无源器件，例如，电容，根据本发明的实施例并 不限于此，例如，第一输入网络110也可以为导线，只要能够将输入电压信号同时施加到第 一晶体管Ml的栅极和第二晶体管M2的源极即可。同理，第二输入网络120也可以为电容 或导线，只要能够将输入电压信号同时施加到第二晶体管M2的栅极和第一晶体管Ml的源 极即可。
[0037] 例如，第一晶体管的源极和第二晶体管的源极可以分别通过第一电感(或电阻）和 第二电感(或电阻）相连接并接地。可选地，第一晶体管的源极和第二晶体管的源极也可以 通过中间带抽头的电感或电阻接地，其中第一晶体管的源极连接电感(或电阻）的一端，第 二晶体管的源极连接该电感(或电阻）的另一端，该电感(或是阻）的中间抽头接地。
[0038] 本发明的实施例可以将跨导电路的第一晶体管的栅极通过第一输入网络和第一 阻抗连接到第二晶体管的源极，将第二晶体管的栅极通过第二输入网络和第二阻抗连接到 第一晶体管的源极，使得通过跨导电路的电流能够在第一晶体管与第二晶体管之间复用， 相当于同时实现了共源级跨导和共栅级跨导的效果，提高了跨导电路的增益效率，从而提 高了跨导电路的性能。
[0039] 根据本发明的实施例，第一输入网络110包括第一电容和第三电容，第二输入网 络110包括第二电容和第四电容，第一晶体管Ml的栅极通过第一电容连接到该跨导电路 110的第一输入端，第一晶体管Ml的漏极连接到该跨导电路110的第一输出端；第二晶体 管M2的栅极通过第二电容连接到该跨导电路110的第二输入端，第二晶体管M2的漏极连 接到该跨导电路100的第二输出端；第一晶体管Ml的栅极通过第一阻抗Z1和第三电容连 接到第二晶体管M2的源极；第二晶体管M2的栅极通过第二阻抗Z2和第四电容连接到第一 晶体管Ml的源极。
[0040] 根据本发明的实施例，第一晶体管Ml的源极通过第二阻抗Z2、第四电容和第二电 容连接到该跨导电路100的第二输入端；第二晶体管M2的源极通过第一阻抗Z1、第三电容 和第一电容连接到该跨导电路100的第一输入端。
[0041] 换句话说，第一晶体管Ml的源极通过第二阻抗Z2、第四电容和第二电容串联连接 到第二晶体管M2的栅极，第二晶体管M2的源极通过第一阻抗Z1、第三电容和第一电容串 联连接到晶体管Ml的栅极，使得晶体管差分对Ml和M2经过阻抗达到交叉连接和复用的效 果。
[0042] 可选地，作为另一实施例，第一晶体管Ml的栅极通过第一电容连接到该跨导电路 100的第一输入端，第一晶体管Ml的源极通过第二阻抗Z2和第四电容连接到该跨导电路 100的第二输入端；第二晶体管M2的栅极通过第二电容连接到该跨导电路100的第二输入 端，第二晶体管M2的源极通过第一阻抗Z1和第三电容连接到该跨导电路100的第一输入 端。
[0043] 换句话说，第一晶体管Ml的源极通过第二阻抗Z2、第四电容和第二电容串联连接 到第二晶体管M2的栅极，第二晶体管M2的源极通过第一阻抗Z1、第三电容和第一电容串 联连接到晶体管Ml的栅极，使得晶体管差分对Ml和M2经过阻抗达到交叉连接和复用的效 果。
[0044] 可选地，作为另一实施例，第一晶体管Ml的栅极通过第一电容和第三电容连接到 该跨导电路100的第一输入端，第一晶体管Ml的源极通过第二阻抗Z2和第二电容连接到 该跨导电路100的第二输入端；第二晶体管M2的栅极通过第二电容和第四电容连接到该跨 导电路100的第二输入端，第二晶体管M2的源极通过第一阻抗Z1和第一电容连接到该跨 导电路100的第一输入端。
[0045] 换句话说，第一晶体管Ml的源极通过第二阻抗Z2和第四电容串联连接到第二晶 体管M2的栅极，第二晶体管M2的源极通过第一阻抗Z1和第三电容串联连接到晶体管Ml 的栅极，使得晶体管差分对Ml和M2经过阻抗达到交叉连接和复用的效果。
[0046] 根据本发明的实施例，第一输入端和第二输入端输入差分射频信号。
[0047] 例如，差分射频信号为正的电压信号和负的电压信号。
[0048] 可选地，作为另一实施例，第一输入端和第二输入端之一连接单端射频信号，第一 输入端和第二输入端中的另一个接地。
[0049] 例如，单端射频信号可以为正的电压信号或负的电压信号。由于本发明的实施例 的晶体管差分Ml和M2可以经过阻抗达到交叉连接和复用的效果，使得采用单端射信号成 为可能。
[0050] 根据本发明的实施例，第一晶体管Ml的源极通过第一电感接地，第二晶体管M2的 源极通过第二电感接地，或者，第一晶体管Ml的源极和第二晶体管M2的源极通过差分电感 接地。
[0051] 例如，差分电感为中间带抽头的电感，差分电感的一端与第一晶体管Ml的源极相 连接，另一端与第二晶体管M2的源极相连接，差分电感的中间抽头接地。第一电感、第二电 感以及差分电感可以为退化电感，在跨导电路中通过退化电感的负反馈作用提高跨导电路 的线性度。
[0052] 可选地，作为另一实施例，第一输入网络110还包括：第一电阻器，第二输入网络 120还包括：第二电阻器，其中第一晶体管Ml的栅极通过第一电阻器施加有偏置电压，第二 晶体管M2的栅极通过第二电阻器施加有偏置电压。
[0053] 例如，偏置电压Vbias可以来自于镜像电流镜，用以为跨导电路提供偏置的作用。
[0054] 根据本发明的实施例，第一晶体管Ml为场效应管或三极管，第二晶体管M2为场效 应管或三极管。
[0055] 例如，场效应管可以是金属氧化物半导体场效应晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor，M0SFET)，三极管可以是双极型 三极管。
[0056] 图2是本发明的另一实施例的跨导电路200的示意性框图。图2是图1的跨导电 路的100的例子。
[0057] 跨导电路200可包括晶体管差分对、第一输入网络210、第二输入网络220、第一阻 抗Z1和第二阻抗Z2,其中上述晶体管差分对由有源器件第一晶体管Ml和第二晶体管M2组 成，第一输入网络210和第二输入网络220分别由无源器件构成。例如，第一输入网络210 可以包括第一电容C1、第三电容C3和第一电阻R1。第一输入网络220可以包括第二电容 C2、第四电容C4和第二电阻R2。
[0058] 第一晶体管Ml的栅极通过第一电容C1连接到跨导电路200的第一输入端，第一 晶体管Ml的栅极通过第三电容耦C3和第一阻抗Z1连接到第二晶体管M2的源极，第一晶 体管Ml的源极通过第二阻抗Z2、第四电容C4和第二电容C2连接到跨导电路200的第二输 入端，即输入差分信号的正电压信号Vip通过第一电容C1施加到第一晶体管Ml的栅极，同 时输入差分信号的负电压信号Vin通过第二电容C2、第四电容C4以及第二阻抗Z2施加到 第一晶体管Ml的源极。
[0059] 第二晶体管M2的栅极通过第二电容C2连接到跨导电路200的第二输入端，第二 晶体管M2的栅极通过第四电容C4和第二阻抗Z2连接到第一晶体管Ml的源极，第二晶体 管M2的源极通过第一阻抗Z1、第三电容C3和第一电容C1连接到跨导电路的第一输入端， 即输入差分信号的负电压信号Vin通过第二电容C2施加到第二晶体管M2的栅极，同时输 入差分信号的正电压信号Vip通过第一电容C1、第三电容C3以及第一阻抗Z1施加到第二 晶体管M2的源极。
[0060] 第一晶体管Ml的漏极连接到跨导电路200的第一输出端，以便输出电流信号Ion 第二晶体管M2的漏极连接到跨导电路200的第二输出端，以便输出电流信号lop。
[0061] 另外，第一晶体管Ml的源极和第二晶体管Ml的源极可以通过退化电感L1和退化 电感L2相连接并通过退化电感L1和退化电感L2接地。
[0062] 第一阻抗Z1和第二阻抗Z2的阻抗值相同，并且可以根据实际应用选择使用电感 或者电阻，例如，电感可以应用在低噪声场合，而电阻可以应用在宽带输入匹配场合以及对 器件的面积要求比较苛刻的场合。
[0063] 第一电容C1的电容值等于第二电容C2的电容值，并且第三电容C3的电容值等于 第四电容C4的电容值，这些电容可以为隔直电容，用于隔断直流信号且通过交流信号的作 用。
[0064] 有源器件第一晶体管Ml和第二晶体管M2以及无源器件第一阻抗Z1、第二阻抗Z2 和退化电感L1和退化电感L2共同参与输入网路的匹配，其中第一阻抗Z1和第二阻抗Z2 在匹配时起主导作用。本发明的实施例可以根据需要选择第一阻抗Z1和第二阻抗Z2为电 阻或者电感，以便能够实现较宽的匹配性能。与共源跨导电路相比，本发明的实施例的跨导 电路的优势还在于输入匹配不需要额外的串联电感。
[0065] 第一晶体管Ml和第二晶体管M2的栅极分别通过第一电阻R1和第二电阻R2连接 到偏置电压Vbias上，而偏置电压Vbias来自于镜像电流镜，起到为跨导电路提供偏置电压 的作用。
[0066] 本发明的实施例的跨导电路通过电路上的巧妙连接，相当于实现了第一晶体管Ml 和第二晶体管M2之间对通过跨导电路的电流的复用，增益效率是常规共源跨导电路和常 规共栅跨导电路的总和。
[0067] 以下通过公式推导说明本发明的实施例的跨导电路的增益效率。为揭示发明的实 施例的跨导电路的本质，推导该跨电电路的小信号等效跨导，可以忽略晶体管寄生电容的 影响，等效跨导可以表示为： 1 1 --\--
[0068] Gm =- ~^~- ⑴ gm A L'sn'
[0069] 其中，Gm为跨导电路的等效跨导，gm为输入晶体管的小信号跨导，U为退化电感， Zi为输入阻抗，S=j*2 π f是表示频率的参数。在一般的射频和微波应用场合和关心的频率 范围，通常gm*Z?l，这里，Z=Z 3，或者Ζ=Ι^。因此，公式（1)可以化简为：
[0070] Gm (2)
[0071 ] 从公式（2)可以看出，本发明的提出的跨导电路是共源跨导电路增益效率和共栅 跨导电路增益效率的总和。
[0072] 图3是本发明的又一实施例的跨导电路300的示意性框图。图3是图1的跨导电 路的100的例子。图3的跨导电路300与图2的跨导电路200的区别在于第一输入网络310 与第二输入网络320不同于第一输入网络310和第二输入网络320,图3的跨导电路300其 它部分与图2的跨导电路类似，在此适当省略详细的描述。
[0073] 跨导电路300可包括晶体管差分对、第一输入网络310、第二输入网络320、第一阻 抗Z1和第一阻抗Z2,其中晶体管差分对由有源器件第一晶体管Ml和第二晶体管M2组成， 第一输入网络310和第二输入网络320分别由无源器件构成。例如，第一输入网络310可 以包括第一电容C1、第三电容C3和第一电阻R1。第一输入网络320可以包括第二电容C2、 第四电容C4和第二电阻R2。
[0074] 第一晶体管Ml的栅极通过第一电容C1连接到跨导电路300的第一输入端，第一 晶体管Ml的栅极通过第一电容C1、第三电容耦C3和第一阻抗Z1连接到第二晶体管M2的 源极，第一晶体管Ml的源极通过第二阻抗Z2、第四电容C4连接到跨导电路300的第二输入 端，即输入差分信号的正电压信号Vip通过第一电容C1施加到第一晶体管Ml的栅极，同时 输入差分信号的负电压信号Vin通过第四电容C4以及第二阻抗Z2施加到第一晶体管Ml 的源极。
[0075] 第二晶体管M2的栅极通过第二电容C2连接到跨导电路200的第二输入端，第二 晶体管M2的栅极通过第二电容C2、第四电容C4和第二阻抗Z2连接到第一晶体管Ml的源 极，第二晶体管M2的源极通过第一阻抗Z1、第三电容C3连接到跨导电路300的第一输入 端，即输入差分信号的负电压信号Vin通过第二电容C2施加到第二晶体管M2的栅极，同时 输入差分信号的正电压信号Vip通过第三电容C3以及第一阻抗Z1施加到第二晶体管M2 的源极。
[0076] 图4是本发明的另一实施例的跨导电路400的示意性框图。图4是图1的跨导电 路的100的例子。图4的跨导电路400与图2的跨导电路200的区别在于第一输入网络410 与第二输入网络420不同于第一输入网络210和第二输入网络220,图4的跨导电路400其 它部分与图2的跨导电路类似，在此适当省略详细的描述。
[0077] 跨导电路400可包括晶体管差分对、第一输入网络410、第二输入网络420、第一阻 抗Z1和第一阻抗Z2,其中晶体管差分对由有源器件第一晶体管Ml和第二晶体管M2组成， 第一输入网络410和第二输入网络420分别由无源器件构成。例如，第一输入网络410可 以包括第一电容C1、第三电容C3和第一电阻R1。第一输入网络420可以包括第二电容C2、 第四电容C4和第二电阻R2。
[0078] 第一晶体管Ml的栅极通过第三电容和第一电容C1连接到跨导电路400的第一输 入端，第一晶体管Ml的栅极通过第三电容耦C3和第一阻抗Z1连接到第二晶体管M2的源 极，第一晶体管Ml的源极通过第二阻抗Z2和第二电容C2连接到跨导电路200的第二输入 端，即输入差分信号的正电压信号Vip通过第一电容C1和第三电容C3施加到第一晶体管 Ml的栅极，同时输入差分信号的负电压信号Vin通过第二电容C2以及第二阻抗Z2施加到 第一晶体管Ml的源极。
[0079] 第二晶体管M2的栅极通过第四电容C4和第二电容C2连接到跨导电路200的第 二输入端，第二晶体管M2的栅极通过第四电容C4和第二阻抗Z2连接到第一晶体管Ml的 源极，第二晶体管M2的源极通过第一阻抗Z1和第一电容C1连接到跨导电路的第一输入 端，即输入差分信号的负电压信号Vin通过第二电容C2和第四电容C4施加到第二晶体管 M2的栅极，同时输入差分信号的正电压信号Vip通过第一电容C1以及第一阻抗Z1施加到 第二晶体管M2的源极。
[0080] 图5是本发明的又一实施例的跨导电路500的示意性框图。图5是图1的跨导电 路的100的例子。图5的跨导电路500与图2的跨导电路200不同的是，跨导电路500的第 一晶体管510的源极通过差分退化电感L相连接并且通过退化电感L接地。虽然图5中示 出的第一输入网络510和第二输入网络520分别与第一输入网络210和第二输入网络220 相同，本领域技术人员可以理解的是，上述第一输入网络510和第二输入网络520可以分别 被第一输入网络310和第二输入网络310替代，或者分别被第一输入网络410和第二输入 网络420替代。
[0081] 上面描述了本发明的实施例的高效率的跨导电路，下面结合图6至图8详细描述 本发明的实施例的混频器。
[0082] 图6是根据本发明的一个实施例的混频器600的框图。混频器600包括：输入跨 导级电路610、开关级电路620和负载级电路630,输入跨导级电路610通过开关级电路620 与负载级电路630相连接。
[0083] 输入跨导级电路610包括：第一晶体管Ml、第二晶体管M2、第一阻抗Z1、第二阻抗 Z2、第一输入网络611和第二输入网络612,其中第一晶体管Ml的栅极通过第一输入网络 611连接到输入跨导级电路610的第一输入端，第一晶体管Ml的漏极连接到输入跨导级电 路610的第一输出端；第二晶体管M2的栅极通过第二输入网络612连接到输入跨导级电路 610的第二输入端，第二晶体管M2的漏极连接到输入跨导级电路610的第二输出端；第一 晶体管Ml的栅极通过第一输入网络611和第一阻抗Z1连接到第二晶体管612的源极；第 二晶体管612的栅极通过第二输入网络612和第二阻抗Z2连接到第一晶体管Ml的源极。
[0084] 根据本发明的实施例，输入跨导级电路610用于将输入的电压信号转换成电流信 号，开关级电路620用于通过切换实现频率转换，负载级电路630用于将电流信号转换成电 压信号输出。
[0085] 根据本发明的实施例，第一输入网络611包括第一电容和第三电容，第二输入网 络612包括第二电容和第四电容，其中第一晶体管Ml的栅极通过第一电容连接到输入跨导 级电路610的第一输入端，第一晶体管Ml的漏极连接到输入跨导级电路610的第一输出 端；第二晶体管M2的栅极通过第二电容连接到输入跨导级电路610的第二输入端，第二晶 体管M2的漏极连接到输入跨导级电路610的第二输出端，第一晶体管Ml的源极和第二晶 体管M2的源极通过电感或电阻相连接并且接地；第一晶体管Ml的栅极通过第一阻抗和第 三电容连接到第二晶体管M2的源极；第二晶体管M2的栅极通过第二阻抗和第四电容连接 到第一晶体管Ml的源极。
[0086] 本发明的实施例可以结合上述高性能的输入跨导级电路，输入跨导级电路的电流 能够在第一晶体管与第二晶体管之间复用，提高了输入跨导级电路的增益效率，从而实现 了一种高线性高增益的混频器。
[0087] 根据本发明的实施例，第一晶体管Ml的源极通过第二阻抗、第四电容和第二电容 连接到输入跨导级电路610的第二输入端；第二晶体管M2的源极通过第一阻抗、第三电容 和第一电容连接到输入跨导级电路610的第一输入端。
[0088] 可选地，作为另一实施例，第一晶体管Ml的栅极通过第一电容连接到输入跨导级 电路610的第一输入端，第一晶体管Ml的源极通过第二阻抗和第四电容连接到输入跨导级 电路610的第二输入端；第二晶体管M2的栅极通过第二电容连接到输入跨导级电路610的 第二输入端，第二晶体管M2的源极通过第一阻抗和第三电容连接到输入跨导级电路610的 第一输入端。
[0089] 可选地，作为另一实施例，第一晶体管Ml的栅极通过第一电容和第三电容连接到 输入跨导级电路610的第一输入端，第一晶体管Ml的源极通过第二阻抗和第二电容连接到 输入跨导级电路的第二输入端；第二晶体管M2的栅极通过第二电容和第四电容连接到输 入跨导级电路610的第二输入端，第二晶体管Ml的源极通过第一阻抗和第一电容连接到输 入跨导级电路610的第一输入端。
[0090] 根据本发明的实施例，第一输入端和第二输入端输入差分射频信号。
[0091] 可选地，作为另一实施例，第一输入端和第二输入端之一连接单端射频信号，第一 输入端和第二输入端中的另一个接地。
[0092] 根据本发明的实施例，第一晶体管Ml的源极通过第一电感接地，第二晶体管M2的 源极通过第二电感接地。
[0093] 可选地，作为另一实施例，第一晶体管Ml的源极和第二晶体管M2的源极通过差分 电感接地。
[0094] 可选地，作为另一实施例，第一输入网络611还包括：第一电阻器，第二输入网络 612还包括：第二电阻器，其中第一晶体管Ml的栅极通过第一电阻器施加有偏置电压，第二 晶体管M2的栅极通过第二电阻器施加有偏置电压。
[0095] 根据本发明的实施例，第一晶体管Ml为场效应管或三极管，第二晶体管M2为场效 应管或三极管。
[0096] 可选地，作为另一实施例，还包括：电流抽取级电路640,连接在输入跨导级电路 610的第一输出端和第二输出端与开关级电路620之间，用于抽取流过开关级电路620和负 载级电路630的电流。
[0097] 根据本发明的实施例，负载级电路630包括：第三电阻和第四电阻构成的差分输 出接口电路。
[0098] 可选地，作为另一实施例，负载级电路630包括：第三电感、第四电感和N:1的巴伦 器件构成的输出接口电路，其中N:1为巴伦器件的线圈的匝数比，N为正整数。
[0099] 图7是根据本发明的另一实施例的混频器700的示意性框图。图7的混频器700 是图6的混频器600的例子。
[0100] 混频器700为有源混频器，包括：输入跨导级电路710、电流抽取级电路740、 Gilbert开关级电路720和片外巴伦器件730。
[0101] 输入跨导级电路710可以为图2实施例的跨导电路200,在此不再赘述。
[0102] 电流抽取级电路740由第三电阻R3和第四电阻R4以及上拉电流源Ictl构成。 具体而言，第三电阻R3和第四电阻R4分别串联跨接在第一晶体管Ml的漏极和第二晶体管 M2的漏极上，上拉电流源连接到R3和R4的连接点上，通过第三电阻R3、第四电阻R4和上 拉电流源Ictl形成一个电流抽取级电路。通过抽取流过开关级电路620以及负载级电路 630的电流，能够降低开关级电路的噪声。
[0103] 开关级电路620由第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管 M6构成，即由两对晶体管开关交叉连接形成吉尔伯特（Gilbert)开关电路，其中第三晶体 管M3的源极与第四晶体管M4的源极相连接，并且连接到第一晶体管Ml的漏极，第五晶体 管M5的源极和第六晶体管M6的源极连接，并且连接到第二晶体管M2的漏极。第三晶体管 M3漏极与第五晶体管M5的漏极连接，第四晶体管M4与第六晶体管M6的漏极连接。第四晶 体管M4的栅极与第五晶体管的栅极相连接，第三晶体管M3的栅极和第六晶体管的栅级接 收输入的差分信号Lop和Lop。
[0104] 负载级电路630由第三电感L3和第四电感L4以及片外器件构成。片外器件可以 为N:1的差分转单端巴伦（balun)。采用片外器件主要目的是为开关级电路的漏极留有足 够的电压余量，有利于线性度的提高。这种负载级电路的配置更适合低电压的应用场合，以 节省电路的功耗。另外，采用N:1巴伦外接外部50欧姆匹配的器件，可以输出更高的功率， 提供额外的功率增益。
[0105] 应理解，图7的实施例是以输入跨导级电路710为图2的跨导电路200为例进行 了说明，本领域技术人员可以理解的是，输入跨导级电路710可以替代为图3至图5的跨导 电路。
[0106] 图8是根据本发明的又一实施例的混频器800的框图。混频器800为高电压增益 的全集成的有源混频器电路。与图7的混频器700相比，混频器800没有采用片外无源器 件，即为全集成的技术方案。
[0107] 图8的实施例与图7的有源混频器的不同之处在于负载阻抗。混频器800的负载 级电路由芯片内部的第五电阻R5和第六电阻R6构成形成差分的输出接口，能够获得较高 的电压增益。这种混频器800的配置适合电路在以差分电压驱动为接口的应用场合。
[0108] 应理解，图8的实施例是以输入跨导级电路810为图2的输入跨导级电路200为 例进行了说明，本领域技术人员可以理解的是，输入跨导级电路810可以替代为图3至图5 的跨导电路。
[0109] 本发明实现的高效率跨导电路及有源混频器，可以广泛应用在基站和微波产品的 高性能芯片中。另外，因为其高效率的特点，可以应用在终端芯片中以实现低功耗和低成 本。
[oho] 本领域普通技术人员可以意识到，结合本文中所公开的实施例中描述的各单元， 能够以电子硬件、固件、计算机软件或者至少两者的结合来实现。
[〇111] 尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明 并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明 的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内。
【权利要求】
1. 一种跨导电路，其特征在于，包括：第一晶体管、第二晶体管、第一阻抗、第二阻抗、 第一输入网络和第二输入网络， 所述第一晶体管的栅极通过所述第一输入网络连接到所述跨导电路的第一输入端，所 述第一晶体管的漏极连接到所述跨导电路的第一输出端； 所述第二晶体管的栅极通过所述第二输入网络连接到所述跨导电路的第二输入端，所 述第二晶体管的漏极连接到所述跨导电路的第二输出端，所述第一晶体管的源极和所述第 二晶体管的源极通过电感或电阻相连接并且接地； 所述第一晶体管的栅极通过所述第一输入网络和所述第一阻抗连接到所述第二晶体 管的源极，所述第一输入网络和所述第一阻抗串联连接； 所述第二晶体管的栅极通过所述第二输入网络和所述第二阻抗接到所述第一晶体管 的源极，所述第二输入网络与所述第二阻抗串联连接。
2. 根据权利要求1所述的跨导电路，其特征在于，所述第一输入网络包括第一电容和 第三电容，所述第二输入网络包括第二电容和第四电容，所述第一晶体管的栅极通过所述 第一电容连接到所述跨导电路的第一输入端，所述第一晶体管的漏极连接到所述跨导电路 的第一输出端； 所述第二晶体管的栅极通过所述第二电容连接到所述跨导电路的第二输入端，所述第 二晶体管的漏极连接到所述跨导电路的第二输出端； 所述第一晶体管的栅极通过所述第一阻抗和所述第三电容连接到所述第二晶体管的 源极； 所述第二晶体管的栅极通过所述第二阻抗和所述第四电容连接到所述第一晶体管的 源极。
3. 根据权利要求2所述的跨导电路，其特征在于，所述第一晶体管的源极通过所述第 二阻抗、所述第四电容和所述第二电容连接到所述跨导电路的第二输入端； 所述第二晶体管的源极通过所述第一阻抗、所述第三电容和所述第一电容连接到所述 跨导电路的第一输入端。
4. 根据权利要求2所述的跨导电路，其特征在于，所述第一晶体管的栅极通过所述第 一电容连接到所述跨导电路的第一输入端，所述第一晶体管的源极通过所述第二阻抗和所 述第四电容连接到所述跨导电路的第二输入端； 所述第二晶体管的栅极通过所述第二电容连接到所述跨导电路的第二输入端，所述第 二晶体管的源极通过所述第一阻抗和所述第三电容连接到所述跨导电路的第一输入端。
5. 根据权利要求2所述的跨导电路，其特征在于，所述第一晶体管的栅极通过所述第 一电容和所述第三电容连接到所述跨导电路的第一输入端，所述第一晶体管的源极通过所 述第二阻抗和所述第二电容连接到所述跨导电路的第二输入端； 所述第二晶体管的栅极通过所述第二电容和所述第四电容连接到所述跨导电路的第 二输入端，所述第二晶体管的源极通过所述第一阻抗和所述第一电容连接到所述跨导电路 的第一输入端。
6. 根据权利要求2至5中的任一项所述的跨导电路，其特征在于， 所述第一输入端和所述第二输入端输入差分射频信号； 或者， 所述第一输入端和所述第二输入端之一连接单端射频信号，所述第一输入端和所述第 二输入端中的另一个接地。
7. 根据权利要求2至6中的任一项所述的跨导电路，其特征在于， 所述第一晶体管的源极通过第一电感接地，所述第二晶体管的源极通过第二电感接 地， 或者， 所述第一晶体管的源极和所述第二晶体管的源极通过差分电感接地。
8. 根据权利要求2至7所述的跨导电路，其特征在于，所述第一输入网络还包括：第一 电阻器，所述第二输入网络还包括：第二电阻器，其中所述第一晶体管的栅极通过所述第一 电阻器施加有偏置电压，所述第二晶体管的栅极通过所述第二电阻器施加有偏置电压。
9. 根据权利要求2至8中的任一项所述的跨导电路，其特征在于，所述第一晶体管为场 效应管或三极管，所述第二晶体管为场效应管或三极管。
10. -种混频器，其特征在于，包括：输入跨导级电路、开关级电路和负载级电路，所述 输入跨导级电路通过所述开关级电路与所述负载级电路相连接，其中所述输入跨导级电路 为如权利要求1至9中的任一项所述的跨导电路。
11. 根据权利要求10所述的混频器，其特征在于，还包括：电流抽取级电路，连接在所 述输入跨导级电路的第一输出端和第二输出端与所述开关级电路之间，用于抽取流过所述 开关级电路和所述负载级电路的电流。
12. 根据权利要求10或11所述的混频器，其特征在于， 所述负载级电路包括：第三电阻和第四电阻构成的差分输出接口电路， 或者， 所述负载级电路包括：第三电感、第四电感和N:1的巴伦器件构成的输出接口电路，其 中N:1为巴伦器件的线圈的匝数比，N为正整数。
【文档编号】H03F3/45GK104052418SQ201310079274
【公开日】2014年9月17日 申请日期:2013年3月13日 优先权日:2013年3月13日
【发明者】王红玉 申请人:华为技术有限公司