专利名称：具有提高的和/或可调整的精度的adc的制作方法
技术领域：
本公开一般涉及模数转换并且特别涉及具有提高的和/或可调整的精度的模数转换器(ADC)。
背景技术：
若干电子系统出于其功能而需要模数转换器(ADC)。根据系统的特性，对ADC和ADC的性能参数存在特定的要求。由于物理定律，如精度、分辨率和线性度的增加性能以增加的功耗为代价。因此，电子工业致力于以最低的可能功耗获得最佳的可能性能。对于许多系统而言，对ADC的要求非常依赖于外部条件。例如，在移动通信系统中，所述要求根据到基站的距离以及干扰信号的存在而变化。所述系统因此被设计为在导致针对ADC和其它电路的更高要求的最差情况下进行工作。这导致了比所要求的更高得多的平均功耗，原因在于所述要求针对最差情况进行设置而系统很少在这些条件下进行操作。系统设计者因此需要其中精度和性能能够在操作期间进行修改的ADC。先前，解决方案已能够通过打开或关闭辅助块并且调整ADC中的供电电流而仅以数个百分比对功耗进行缩放。由于每个块在非预期的条件下工作，所以这些解决方案在低性能模式中遭受不可预知的性能。功耗变化的范围也非常小。
发明内容
在这里所公开的模数转换器包括若干子ADC、信号输入、数字信号处理块和数字输出。每个子ADC以给定的精度对输入信号进行转换并且将输出传输到数字信号处理块。计算来自每个子ADC的结果的平均值以输出具有更高信噪比的单个数字输出字。
鉴于通过参考附图进行的对示例性实施例的详细描述，所公开的ADC的特征和优势对于本领域的普通技术人员将是显而易见的。图I示出了所公开的具有提高的性能的ADC的实施例的框图。图2示出了所公开的具有提高的且可调整的性能的ADC的框图。图3示出了可替换实施例ADC的框图，其中使到每个通道的采样时钟有所偏差(skew)以便除了改善性能之外获得频域滤波的可能性。图4示出了具有四个子ADC的图3的实施例的时序图。
具体实施方式
所公开的ADC的操作原理是基于对多个ADC通道进行平均以便增加精度。图I示出了其中精度有所改善但是固定的实施例。图2示出了其中精度有所改善且可调整的实施例。这两个实施例的基本操作是相同的，但是图2中的实施例的灵活性更好。电路的操作如下。输入信号104被并行地施加到任意数量的子ADC 100-102。这些子ADC可以是完全单独的ADC或者是多通道ADC的任何组合。该信号可以穿过单独的缓冲器或模拟信号调节电路而不改变所公开的ADC的主要操作。每个ADC对所述输入信号进行采样并且以给定的精度将其转换为数字字。数字输出数据被数字信号处理块所收集并且以适当格式进行输出以供进一步处理。 数字信号处理能够根据输出信号的所期望属性而以不同方式执行。然而，最明显的操作是计算来自每个子ADC的数据的平均值。计算所述平均值等效于将所有子ADC输出求和并且如果期望的话则将输出截短为适当的比特数。假设噪声在每个子ADC中是不相关的，则每当子ADC的数量翻倍时等效的输出噪声以3 dB的因数减小。将单个子ADC的信噪比(SNR)表示为SNRs^，如果使用数量等于h的子ADC，则输出处的总SNR (SNRf0fa7)可以由以下等式(I)示出。SNRf0fa7 -SNR^^^+lOlogjg(I)
该噪声表现得像普通热噪声，可以以如下方式进行解释当添加两个子ADC输出时，由于输入信号相等，所以输出信号将翻倍。然而，噪声是不相关的并且必须作为均方根(RMS)
值进行添加，导致农倍的增加。因
此，SNR增加到及倍。通过图2中所示的实施例可以获得可调整的性能。具体地，除了图I中所示的实施例之外，图2中的每个子ADC包括使能输入105，允许用户使能或禁能给定的子ADC。在禁能模式中，子ADC处于断电模式从而消耗微量的功率。所述数字信号处理块必须被设计为根据活动子ADC的数量来适当缩放数字输出。若所有通道被使能，总ADC具有根据等式(I)的完全性能。若仅一个通道被使能，ADC的性能等于子ADC的性能。可以通过使能其它数量的子ADC来选择其间的性能点。作为示例，利用四个子ADC，可以以4的因数对总功耗进行调整，并且总SNR可以在
6dB范围内进行调整。所公开的ADC相比传统方法的明显优势在于可预测低功率模式中的性能。每个子ADC将在最优条件下工作，并且性能由子ADC的特性给出。与其中偏置电流被操纵至非最优值的解决方案相比，所公开的ADC是占优势的。通过图3中的实施例可以获得进一步的改善。图3的实施例的附加特征是时钟调节电路。该电路确保了子ADC的采样时间分布在整个ADC时钟周期上。图4中的时序图示出了 ADC具有四个子ADC的情况下的时序。主要的采样点是SI和S2并且是相同频率下的连续点。将该频率表示为FS。代替使所有子ADC在相同点进行采样，可能使每个子ADC分别在均处于频率FS的S11、S12和S13进行采样。由于子ADC样本分布在整个时钟周期上，所以有效的采样速率增加为4倍。这使其中信号分量将被混叠(alias)到信号带中的输入频率以4的因数向上移动至4XFS/2而不是FS/2。这将减少对在任何ADC前面所需要的防混叠滤波器的要求。所述数字信号处理块能够将所述信号带之外的特定频带滤出，并且能够通过修改所述数字信号处理块而容易进行定制的频率屏蔽(mask)。与图I和图2的实施例相比，这给出了额外的自由度以对频带中的信号进行整形、抑制特别混叠的音调并且简化ADC前面的模拟电路。如果信号带被设置为等于FS/2，则可能在如等式I所预测的SNR中得到相同的改善。然而，所 述数字信号处理块将比针对图I和2中的实施例所需要的平均功能更复杂。详细描述要仅解释为是示例性的而并非描述每种可能的实施例，因为描述每种可能的实施例将是不切实际的(如果并非不可能的话)。使用当前技术或者在本专利提交日之后所研发的技术，可以实现多种可替换实施例，它们仍将落入本公开的范围内。
权利要求
1.一种模数转换器，包括 输入信号连接器， 输出信号端口， 两个或更多子ADC， 和数字信号处理块，而来自每个子ADC的结果被所述数字信号处理块用来输出具有增加的性能的数据。
2.根据权利要求I所述的模数转换器，其中模拟输入信号在被施加于每个子ADC的输入之前穿过单独块。
3.一种模数转换器，包括 输入信号连接器， 输出信号端口， 两个或更多子ADC， 用于个别地使能和禁能每个子ADC的功能的装置， 和数字信号处理块，而来自每个子ADC的结果被所述数字信号处理块用来输出具有增加的性能的数据，以及用于选择用来产生输出数据的子ADC的数量由此调整总性能的能力。
4.根据权利要求3所述的模数转换器,其中模拟输入信号在被施加于每个子ADC的输入之前穿过单独块。
5.一种模数转换器，包括 输入信号连接器， 输出信号端口， 两个或更多子ADC， 用于个别地使能和禁能每个子ADC的功能的装置， 和数字信号处理块，而使每个子ADC的采样时间有所偏差以使得它们的采样时间横跨ADC采样周期进行分布，而来自每个子ADC的结果被所述数字信号处理块用来输出具有增加的性能的数据。
6.根据权利要求5所述的模数转换器,其中模拟输入信号在被施加于每个子ADC的输入之前穿过单独块。
全文摘要
一种模数转换器包括输入信号连接器、输出信号端口、两个或更多子ADC以及数字信号处理块。来自每个子ADC的结果被所述数字信号处理块用来输出具有增加的性能的数据。
文档编号H03M1/12GK102640421SQ201080035678
公开日2012年8月15日 申请日期2010年8月9日 优先权日2009年8月11日
发明者O.莫尔兹沃尔 申请人:北极硅设备公司