专利名称：具有紧凑结构的连续时间三角积分模数转换器的制作方法
技术领域：
本发明有关于连续时间(continuous-time)三角积分(delta-sigma)模数转换器 (Analog-to-Digital Converter, ADC), X^W^T^W^^^nl^ (compactstructure)的连续时间三角积分ADC。
背景技术：
三角积分ADC (也称为Δ / Σ ADC)具有对量化噪声频谱整形以有效地从输出中移除噪声的一大优势。具体来讲，三角积分ADC将噪声从低频移至高频，以便输出的噪声能够被低通滤波器过滤掉。由于相对于离散时间三角积分ADC来说，连续时间三角积分ADC能够在更高的采样频率下运作，因此连续时间三角积分ADC更多的用在无线通信接收机中。参照图1，图1是传统连续时间三角积分ADC100的示意图。连续时间三角积分ADC100包括环路滤波器110、求和电路120、量化器130和电流数模转换器(Digital to Analog Converter, DAC) 140。环路滤波器110对模拟输入信号作噪声整形 (noise-shape)，然后相应地输出正环路电压和负环路电压V”求和电路120包括正输入电阻R1+、负输入电阻民―、正反馈电阻Rf+、负反馈电阻Rf-和全差动放大器121。电阻RI+、 Rl_、rf+、Rf_具有相同的电阻值R。求和电路120根据正反馈电流IFB+、负反馈电流IFB_以及环路电压和产生正求和电压Vs+和负求和电压\_。量化器130根据正求和电压Vs+ 和负求和电压Vs_之间的差值输出数字输出信号电流DAC140根据数字输出信号
的值从求和电路120获取正反馈电流Ifb+以及向求和电路120提供负反馈电流IFB_，或者向求和电路120提供正反馈电流Ifb+并从求和电路120获取负反馈电流IFB_。举例来说，若数字输出信号的值大于零，电流DAC140则向求和电路120提供正反馈电流Ifb+并从求和电路120获取负反馈电流IFB_ ；若数字输出信号Siwut的值小于零，电流DAC140则从求和电路 120获取正反馈电流IFB+并向求和电路120提供负反馈电流IFB_。反馈电流Ifb+和IFB_的幅值均为(NdqutX Idac)，其中 Idac 是电流 DAC140 的最低有效位(Least Significant Bit，LSB) 电流的幅值，Niwut是数字输出信号Siwut所代表的值。举例来说，若数字输出信号^ott所代表的值Ndqut是(+3)，电流DAC140则以从求和电路120获取幅值为3 X Idac的正反馈电流IFB+ 并向求和电路120提供幅值为3X IDA。的负反馈电流IFB_ ；若数字输出信号Siwut所代表的值 Ndout是(-2)，电流DAC140则向求和电路120提供幅值为2X IDAe的正反馈电流IFB+并从求和电路120获取幅值为2X IDAe的负反馈电流IFB_。求和电压Vs+和Vs_间的差值可用如下方程序表示(Ys-YsJ = (VL+-VLJ -2 X Ndout X Idac XR... (1).由于传统的连续时间三角积分ADC结构比较复杂、布局面积比较浪费且环路延迟增大，造成了更高的成本以及更坏的系统稳定性。
发明内容
有鉴于此，本发明提供一种具有紧凑结构的连续时间三角积分模数转换器。
本发明一个实施例提供一种具有紧凑结构的连续时间三角积分模数转换器，包括环路滤波器，用于接收模拟输入信号，并对模拟输入信号作噪声整形，且相应地输出第一环路电压和第二环路电压；求和电路，包括第一求和电阻，用于将第一反馈电流变换为第一反馈电压，以及对第一环路电压和第一反馈电压求和以产生第一求和电压；以及量化器，用于根据第一求和电压和第二环路电压的差值产生数字输出信号；以及电流数模转换器，用于根据数字输出信号产生第一反馈电流。本发明另一个实施例提供一种具有紧凑结构的连续时间三角积分模数转换器，包括环路滤波器，包括三角积分调变器，用于接收模拟输入信号，并对模拟输入信号作噪声整形，且相应地输出第一模拟信号和第二模拟信号；以及输出级，用于输出第一环路电压和第二环路电压，包括第一输出晶体管，包括控制端，用于接收第一模拟信号；第一端， 用于接收第一参考电流；以及第二端；其中第一输出晶体管根据第一模拟信号和第一参考电流在第一输出晶体管的第一端输出第一环路电压；以及第二输出晶体管，包括控制端， 用于接收第二模拟信号；第一端，用于接收第一参考电流；以及第二端；其中第二输出晶体管根据第二模拟信号和第一参考电流在第二输出晶体管的第一端输出第二环路电压；以及量化器，用于根据第一环路电压和第二环路电压间的差值输出数字输出信号，量化器包括 第一参考电流模块，用于提供第一参考电流；第一分压器，耦接于第一输出晶体管的第一端和第一参考电流模块之间，用于接收第一参考电流，第一分压器包括(N1-I)个第一分压电阻，用于根据第一参考电流产生N1个第一比较电压，且第A个第一比较电压可用如下方程序表示-ycA+ = VC1++IEEFX (A-I) XRq ；第二分压器，耦接于第二输出晶体管的第一端和第一参考电流模块之间，用于接收第一参考电流，第二分压器包括(N1-I)个第二分压电阻，用于根据第一参考电流产生N1个第二比较电压，且第B个第二比较电压可用如下方程序表示 VCB- = VC1_+IEEFX (B-I) XRq ；其中 A、B 和 N1 为正整数，1 彡 A 彡 N1,1 彡 B 彡 N1, VCA+ 代表第 A个第一比较电压，V。B_代表第B个第二比较电压，V。1+代表第一第一比较电压，Va_代表第一第二比较电压，Ikef代表第一参考电流的幅值，以及&代表(N1-I)个第一分压电阻其中之一的电阻值或(N1-I)个第二分压电阻其中之一的电阻值；其中(N1-I)个第一分压电阻和(N1-I)个第二分压电阻的电阻值相同；以及比较模块，包括(N1-I)个比较器，用于产生 (N1-I)个比较结果信号；其中(N1-I)个比较器的第M个比较器比较(N1-I)个第一比较电压的第M个第一比较电压和(N1-I)个第二比较电压的第(N1-M)个第二比较电压，以产生第 M个比较结果信号，且1彡M彡(N1-I)；其中数字输出信号系通过将(N1-I)个比较结果信号相结合所获得；以及电流数模转换器，耦接于第一分压器、第二分压器和第一参考电流模块，用于根据数字输出信号产生第一反馈电流和第二反馈电流。通过利用本发明，具有紧凑结构的连续时间三角积分ADC节省了布局面积和电流损耗，提升了系统性能。如下详述其他实施例和优势。本部分内容并非对发明作限定，本发明范围由权利要求所限定。
图1是传统连续时间三角积分ADC的示意图。图2是根据本发明的第一实施例的具有紧凑结构的连续时间三角积分ADC的示意图。图3是根据本发明的量化器的架构示意图。图4是根据本发明第二实施例的连续时间三角积分ADC的示意图。图5是连续时间三角积分ADC的环路滤波器的示意图。图6是根据本发明第三实施例的连续时间三角积分ADC的示意图。图7是根据电流DAC的第一实施例的电流DAC的示意图。图8是根据电流DAC第二实施例的电流DAC的示意图。
具体实施例方式请参照图2，图2是根据本发明的第一实施例的具有紧凑结构的连续时间三角积分ADC 200的示意图。连续时间三角积分ADC 200包括环路滤波器210、求和电路220、量化器230和电流DAC 2400环路滤波器210、量化器230和电流DAC240的结构和功能与图 1所示的环路滤波器110、量化器130和电流DAC140相似，此处为简洁，不再赘述。求和电路220包括正求和电阻Rs+和负求和电阻&_。正求和电阻Rs+和负求和电阻Rs-具有相同的电阻值R。正求和电阻Rs+和负求和电阻Rs_将反馈电流Ifb+和IFB_分别变换为反馈电压Vfb+和VFB_，并将环路电压t和与反馈电压Vfb+和Vfb-分别求和，以产生求和电压Vs+和Vs_，具体描述如下。正反馈电压VFB+是正求和电阻的电压降，通过正反馈电流IFB+流经正求和电阻 Rs+所产生。正反馈电流IFB+的方向由数字输出信号Siwut的值所决定。举例来说，若数字输出信号Siwut的值Nmut大于零，电流DAC240则向求和电路220提供正反馈电流IFB+，意味着正反馈电流Ifb+从节点P2流向P1 ；若数字输出信号Siwut代表的值小于零，电流DAC240则从求和电路120获取正反馈电流IFB+，意味着正反馈电流Ifb+从节点P1流向P2。反馈电流Ifb+ 的幅值为(NdqutX Idac)，其中Idac是电流DAC240的LSB电流的幅值。这样，正反馈电压VFB+ 的电压电平为(-NiwutX IdacXI^+)。通过对正反馈电压VFB+和正环路电压求和得到正求和电压Vs+。负反馈电压Vfb-是负求和电阻Rs_的电压降，通过负反馈电流IFB_流经负求和电阻 IV所产生。负反馈电流Ifb-的方向由数字输出信号Siwut的值所决定。举例来说，若值Nmut 大于零，电流DAC240则从求和电路220获取负反馈电流IFB_，意味着负反馈电流IFB_从节点 N1流向N2 ；若值Niwut小于零，电流DAC240则向求和电路120提供负反馈电流IFB_，意味着负反馈电流Ifb-从节点N2流向K。负反馈电流IFB_的幅值为(NmutX IDAe)，其中IDAe是电流 DAC240的LSB电流的幅值。这样，负反馈电压VFB_的电压电平为(Ndqut X Idac X 。通过对负反馈电压VFB_和负环路电压求和得到负求和电压\_。结果，根据前述内容，求和电压Vs+和Vs_间的差值可用如下方程序表示(Ys-YsJ = (VL++VFB+)-(VL_+VFBJ= (VL+-IFB+ X Rs+) - (VL_+IFB_ X RsJ= (VL+-IFB+ XR)-(VL_+IFB_ X R)= (Vl+-NdoutX IdacXR)-(Vl_+Nd。utX IdacXR)= (VL+-VLJ-2XSdoutX IdacXR... (2)；比较方程式⑴和0)，求和电压Vs+和Vs_间的差值保持相同的值。因此，连续时间三角积分ADC 200可在紧凑的求和电路220下运作，节省布局面积的损耗。以上只是一种例举方式，除此之外，可做多种变形，例如正求和电阻和负求和电阻不同是存在，当只存在正求和电阻时，差值的计算就变为对求和电压Vs+和环路电压Vp的求差；相似地，当只存在负求和电阻时，差值的计算就变为对求和电压vs_和环路电压Vy的求差。请参照图3，图3是根据本发明的量化器230的架构示意图。量化器230包括正输入晶体管仏+、负输入晶体管仏―、正分压器231、负分压器232、参考电流模块233和比较模块 234。参考电流模块233包括两个电流源2331和2332。电流源2331和2332分别提供一个参考电流Ikef至分压器231和232。参考电流的幅值为常数。分压器231和232分别包括多个正分压电阻Rqxi Rqx0m)和多个负分压电阻Rqyi Rqy0m),其中分压电阻Rqxi Rqx0m) 和Rqyi Rqy0m)均具有相同的电阻值&。电阻值&与电阻值R有关，其关系可表述如下R = (N-I) XRq. . . (3)；分压电阻Rqxi Rqx0m)和Rqyi Rqy0m)用于分别在节点& \上产生正比较电压Vxi Vxn和在节点Y1 Yn上产生正比较电压Vyi Vyno比较电压Vxi Vxn和Vyi Vyn 可用如下方程序表示Vxa = Vxl+IEEFX (A-I) XRq...⑷；Vyb = VY1+IEEFX (B-I) XRq. . . (5)；其中1彡A彡N，1彡B彡N，A、B和N为正整数，Vxa和Vyb分别代表第A个正比较电压(正分压器231的节点\上的电压)和第B个负比较电压(正分压器232的节点A 上的电压)。输入晶体管Q1+和Q1-的第一端分别耦接于分压器231和232 ；输入晶体管Q1+ 和Q1-的控制端分别耦接于求和电路220的正求和电阻(节点P2)和负求和电阻(节点N2)。输入晶体管Q1+和Q1-通过输入晶体管Q1+和Q1-的第一端分别将第一正比较电压Vn 和第一负比较电压Vyi输出至分压器231和232，使之分别作为分压器231和232的偏压。 由于流经晶体管QI+和Q1-的参考电流的幅值是相同的，因此正输入晶体管Q1+的第一端和控制端间的电压降(正变换电压)VT+以及负输入晶体管Q1-的第一端和控制端间的电压降 (负变换电压)VT_是固定的。由于第一正比较电压Vxi的电压电平等于(VS++VT+)，第一负比较电压Vyi的电压电平等于(VS_+VT_)，因此将变换电压VT+和VT_设计为相等，以便(Vxi-Vyi) 等于(vs+-vs_)。比较模块234包括多个比较器CMP1 CMPfrl)。比较器CMP1 CMPfrl)对比较电压Vxi Vxn和Vyi Vyn进行比较，以分别产生比较结果信号、 ^fr1)。举例来说，若正比较电压Vxi高于负比较电压Vy(n_d，比较器CMP1则输出逻辑1的比较结果信号、；若正比较电压Vxi低于负比较电压Vy(n_d，比较器CMP1则输出逻辑0的比较结果信号^115若正比较电压Vx2高于负比较电压VY(N_2)，比较器CMP2则输出逻辑1的比较结果信号Sb2 ；若正比较电压Vx2低于负比较电压VY(N_2)，比较器CMP2则输出逻辑0的比较结果信号&2。其余的比较器CMP3 CMPfrl)以相似的方式运作。通过将比较结果信号^ ^frl)结合获得数字输出信号&QUT。举例来说，假设^ott是3位的信号且按照1的补码方法(1’ s complement method)数字输出信号表示的值Nmut位于-3和3之间。比较结果信号^代表最高有效位(Most Significant Bit，MSB)，且比较结果信号&一)代表LSB。这样，数字输出信号^ott可由[SB1，SB2，&3]表示。若数字输出信号^ott为[1，0，0]，则值Nmut为-3。若数字输出信号VitS
，则值队^为3，等等。因此，第A个比较结果信号Sba由第A个正比较电压Vxa和第(N-A)个负比较电压VY(N_A)之间的差值所决定，且根据方程式(3)、(4)和 (5)，比较电压Vxa和VY(N_A)之间的差值可用如下方程序表示Vxa-Vym= [Vxl+IEEFX (A-I) XRQ]-[VY1+IEEFX (N-A-I) XRq]= (Vxi-Vyi)-IeefX (Ν-2ΧΑ) XRq = (VL+-VLJ -2 X Ndout X Idac X R-Ieef X (Ν-2-Α) X Rq= (VL+-VLJ -2 X Ndout X IdacX (N-I) X Rq-IeefX (N-2-A) XRq... (6)；其中1彡A彡(N-I)，A为正整数，由于数字输出信号^ott由比较结果信号^ Sefrl)获得，比较结果信号^ 由方程式(6)决定，因此可由方程式(6)获得数字输 iiS fn Sdout ο参照图4，图4是根据本发明第二实施例的连续时间三角积分ADC 400的示意图。 连续时间三角积分ADC 400包括环路滤波器210、电流DAC240和量化器430。环路滤波器 210和电流DAC240的功能已在之前有所描述，此处为简洁，不再赘述。需注意，量化器430 整合了求和功能，因此不再需要求和电路。相较于量化器230，量化器430不包括输入晶体管91+和仏_。换言之，在连续时间三角积分ADC 200中，环路滤波器210的输出端O1和& 分别耦接于输入晶体管Q1+和Q1-的控制端。而在连续时间三角积分ADC400中，环路滤波器 210的输出端O1和&分别耦接于输入分压器231和232。因此，在连续时间三角积分ADC 400中，比较电压V5il和、分别等于环路电压t和V”此外，在连续时间三角积分ADC 200 中，电流DAC240的输出端O1和&分别耦接于输入晶体管QI+和Q1-的控制端。而在连续时间三角积分ADC 400中，电流DAC240的输出端O1耦接于电流源2331和分压器231的节点 Xn,电流DAC240的输出端&耦接于电流源2332和分压器232的节点Yn。这样，第A个正比较电压Vxa和第(N-A)个负比较电压VY(N_A)间的差值可由如下方程序表示Vxa-Vym= [Vxi-NdoutX IdacX (N-I) XRq+IeefX (A-I) X Rq] - [Vy1+Ndout X IdacX (N-I) XRq+Ieef X (N-A-I) XRq]= (VL+-VLJ -2XNdoutX IdacX (N-I) XRq-IeefX (N_2ΧΑ) XRq. .. (7)；通过比较方程式(6)和(7)，推导出由正比较电压Vxa和负比较电压VY(N_A)间的差值所决定的比较结果信号Sba保持相同的值。也就是说，连续时间三角积分ADC400等效于连续时间三角积分ADC200。此外，由于在量化器430和环路滤波器210之间不存在求和电路， 因此降低了从环路滤波器210输出至量化器430的延迟，提升了连续时间三角积分ADC400 的系统稳定性。请参照图5，图5是连续时间三角积分ADC 400的环路滤波器210的示意图。环路滤波器210包括输出级211和三角积分调变器212。三角积分调变器212接收模拟输入信号 5ΑΙΝ，并对其作噪声整形，且相应地产生正模拟信号^和负模拟信号SA_。输出级211包括参考电流模块2111、正输出晶体管Qtj+和负输出晶体管Qp参考电流模块2111包括两个电流源21111和21112。电流源21111和21112提供足够的电流给输出晶体管Qtj+和Q0_， 以便晶体管和仏-能够运作于饱和区域且用作源极跟随器(source follower).正输出晶体管(V的控制端接收正模拟信号SA+ ；正输出晶体管(V的第一端(源极)根据正模拟信号SA+输出正环路电压\+。负输出晶体管(V的控制端接收负模拟信号SA_ ；正输出晶体管 (V的第一端(源极)根据负模拟信号SA_输出负环路电压V”电流源21111和正输出晶体管Q0+间的节点O1以及电流源21112和负输出晶体管Q0-间的节点&是环路滤波器210的输出端，用于输出环路电压L和\_。参照图6，图6是根据本发明第三实施例的连续时间三角积分ADC 600的示意图。 连续时间三角积分ADC 600的结构和运作原理和连续时间三角积分ADC 400类似，比如三角积分调变器612功能与运作则与三角积分调变器212相似。不同的是，在连续时间三角积分ADC 600中，环路滤波器610的输出级611不包括参考电流模块2111。输出晶体管Qq+ 和Qq-的第一端分别通过分压器231(节点)C1)和232(节点Y1)耦接于电流源2331和2332。 由于电流源2331和2332提供的电流足够输出晶体管I和Q0-运作在饱和区域，因此环路滤波器610的输出级611中不再需要图5所示的电流源21111和21112。输出晶体管Qq+和 Q0-可作为源极跟随器运作来输出环路电压和\_，以便连续时间三角积分ADC 600与连续时间三角积分ADC 400等效，并由于节省了电流源21111和21112而降低了电流损耗。参照图7，图7是根据电流DAC240的第一实施例的电流DAC340的示意图。电流 DAC340包括译码器；341和单元电路(cell circuit) 3420译码器；341从其输入端I1 Ifrl) 接收数字输出信号Siwut (比较结果信号^ ^frl))。译码器341根据数字输出信号输出开关信号、 ^。单元电路342根据开关信号、 产生反馈电流IFB+和IFB_。单元电路342包括注入电流模块(souring current module) 3421、输出电流模块(draining current module) 3422和多个单元C1 CM。注入电流模块3421包括多个注入电流源IDAm IDACPM。输出电流模块；3422包括多个输出电流源Idacni Idacmo注入电流源Idacpi Idacpm和输出电流源 Idacni Idacnm 提供相同幅值IDAe的电流。多个单元C1 Cm中的每个单元包括四个开关。例如，单元C1包括四个开关SW1PA、SWipb, SWina和SW1NB。开关SW1PA、SWipb, SWina和 SWinb的控制端C耦接于译码器的输出端Z1，用于接收开关控制信号、；开关SW1PA、SWipb, SWina和SWinb的第一端1根据开关控制信号Sa耦接于开关SW1PA、SWipb, SWina和SWinb的第二端2。特别是，若开关控制信号、表明“输出”，则开关SWina和SWipb将其第一端1耦接于第二端2，但开关SWinb和SWipa并不将其第一端1耦接于第二端2。这样，输出电流源Idacmi 通过单元C1从电流DAC340的输出端O1输出幅值为Idac的电流，注入电流源IDAm将幅值为 Idac的电流通过单元C1注入到电流DAC340的输出端02。若开关控制信号、表明“注入”， 则开关SWinb和SWipa将其第一端1耦接于第二端2，但开关SWina和SWipb并不将其第一端1 耦接于第二端2。这样，输出电流源Idacni通过单元C1从电流DAC340的输出端仏输出幅值为I·的电流，注入电流源Idacpi将幅值为Idac的电流通过单元C1注入到电流DAC340的输出端Oi。其余单元C2 Cm的结构和运作与单元C1类似，此处为简洁不再赘述。通过译码器341将数字输出信号Sdqut变换为开关控制信号、 Sqi，且电流模块3421和3422根据开关控制信号、 Sqi通过单元C1 Cm输出/注入电流，电流DAC340根据数字输出信号 Sdout产生反馈电流Ifb+和Ifb-。请参照图8，图8是根据电流DAC240第二实施例的电流DAC440的示意图。电流 DAC440包括译码器441和单元电路442。译码器441的结构和运作原理和译码器341类似，此处为简洁不再赘述。比较单元电路442和342，单元电路442的每个单元C1 Cm仅包括两个开关，且单元电路442仅包括注入电流模块4421。举例来说，单元C1包括两个开关SWipa和SW1PB。注入电流源Idacpi提供单元电流IDAm。需注意，单元电流IDAm Idacpm的幅值全部等于IDA。2，且幅值IDA。2不同于前述幅值IDA。。这样，根据幅值IDA。2对量化器230和430 的电流源2331和2332所提供的电流幅值进行调整，以保持正确输出数字输出信号&QUT。 开关SW1PA、SWipb根据开关控制信号、将其第一端1耦接于第二端2。举例来说，若开关控制信号、表明“输出”，则开关SWipb将其第一端1耦接于第二端2，但开关Wipa并不将其第一端1耦接于第二端2。这样，注入电流源IDAm从电流DAC440的输出端仏通过单元C1注入幅值为IDAe2的电流。若开关控制信号、表明“注入”，则开关SWipa将其第一端1耦接于第二端2，但开关SWipb并不将其第一端1耦接于第二端2。这样，注入电流源IDAm从电流 DAC440的输出端O1通过单元C1注入幅值为Idac2的电流。其余单元C2 Cm的结构和运作与单元C1类似，此处为简洁不再赘述。通过译码器441将数字输出信号变换为开关控制信号、 Sqi，且单元C1 Cm根据开关控制信号、 输出/注入电流，电流DAC440 根据数字输出信号产生反馈电流Ifb+和IFB_。总之，本发明提供具有紧凑求和电路的连续时间三角积分ADC。此外，本发明进一步将求和功能整合到量化器中，减少环路滤波器的输出级的电流源，以及减少电流DAC中的电流源和开关。这样，连续时间三角积分ADC变得紧凑，节省了布局面积和电流损耗，提升了系统性能。虽然本发明已就较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的变更和润饰。因此，本发明的保护范围当视之前的权利要求书所界定为准。
权利要求
1. 一种具有紧凑结构的连续时间三角积分模数转换器，其特征在于，包括 环路滤波器，包括三角积分调变器，用于接收模拟输入信号，并对所述模拟输入信号作噪声整形，且相应地输出第一模拟信号和第二模拟信号；以及输出级，用于输出第一环路电压和第二环路电压，包括 第一输出晶体管，包括 控制端，用于接收所述第一模拟信号； 第一端，用于接收第一参考电流；以及Λ-Λ- ~·上山弟一兄而；其中所述第一输出晶体管根据所述第一模拟信号和所述第一参考电流在所述第一输出晶体管的所述第一端输出所述第一环路电压；以及第二输出晶体管，包括 控制端，用于接收所述第二模拟信号； 第一端，用于接收所述第一参考电流；以及Λ-Λ- ~·上山弟一兄而；其中所述第二输出晶体管根据所述第二模拟信号和所述第一参考电流在所述第二输出晶体管的所述第一端输出所述第二环路电压；以及量化器，用于根据所述第一环路电压和所述第二环路电压间的差值输出数字输出信号，所述量化器包括第一参考电流模块，用于提供所述第一参考电流；第一分压器，耦接于所述第一输出晶体管的所述第一端和所述第一参考电流模块之间，用于接收所述第一参考电流，所述第一分压器包括(N1-I)个第一分压电阻，用于根据所述第一参考电流产生N1个第一比较电压，且第A个第一比较电压可用如下方程序表示 VCA+ = VC1++IEEFX (A-I) XRq ；第二分压器，耦接于所述第二输出晶体管的所述第一端和所述第一参考电流模块之间，用于接收所述第一参考电流，所述第二分压器包括(N1-I)个第二分压电阻，用于根据所述第一参考电流产生N1个第二比较电压，且第B个第二比较电压可用如下方程序表示 Vcb- = VC1_+IEEFX (B-I) XRq ；其中A、B和N1为正整数，1彡A彡N1,1彡B彡N1, Vffl+代表所述第A个第一比较电压， Vcb-代表所述第B个第二比较电压，VC1+代表第一个第一比较电压，VC1_代表第一个第二比较电压，Ikef代表所述第一参考电流的幅值，以及&代表所述(N1-I)个第一分压电阻其中之一的电阻值或所述(N1-I)个第二分压电阻其中之一的电阻值；其中所述(N1-I)个第一分压电阻和所述(N1-I)个第二分压电阻的电阻值相同；以及比较模块，包括(N1-I)个比较器，用于产生(N1-I)个比较结果信号；其中所述(N1-I) 个比较器的第M个比较器比较所述(N1-I)个第一比较电压的第M个第一比较电压和所述(N1-I)个第二比较电压的第(N1-M)个第二比较电压，以产生第M个比较结果信号，且 1 ^ M ^ (N1-I)；其中所述数字输出信号系通过将所述(N1-I)个比较结果信号相结合所获得；以及电流数模转换器，耦接于所述第一分压器、所述第二分压器和所述第一参考电流模块，用于根据所述数字输出信号产生所述第一反馈电流和所述第二反馈电流。
2.如权利要求1所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述电流数模转换器包括译码器，用于根据所述数字输出信号输出N2个开关控制信号，N2代表正整数；以及单元电路，用于根据所述N2个开关控制信号产生所述第一反馈电流和所述第二反馈电流。
3.如权利要求1所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述环路滤波器更包括第二参考电流模块，用于提供第二参考电流至所述第一输出晶体管和所述第二输出晶体管。
4.一种具有紧凑结构的连续时间三角积分模数转换器，其特征在于，包括环路滤波器，用于接收模拟输入信号，并对所述模拟输入信号作噪声整形，且相应地输出第一环路电压和第二环路电压； 求和电路，包括第一求和电阻，用于将第一反馈电流变换为第一反馈电压，以及对所述第一环路电压和所述第一反馈电压求和以产生第一求和电压； 以及量化器，用于根据所述第一求和电压和所述第二环路电压的差值产生数字输出信号；以及电流数模转换器，用于根据所述数字输出信号产生所述第一反馈电流。
5.如权利要求4所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述电流数模转换器根据所述数字输出信号产生第二反馈电流；其中所述求和电路还包括第二求和电阻，用于将所述第二反馈电流变换为第二反馈电压，以及对所述第二环路电压和所述第二反馈电压求和以产生第二求和电压；其中所述量化器根据所述第一求和电压和所述第二求和电压的差值产生所述数字输出信号。
6.如权利要求5所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述第一求和电阻和所述第二求和电阻具有相同电阻值。
7.如权利要求6所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述第一求和电压和所述第二求和电压间的所述差值可由如下方程序表示(VS+-VSJ = (Vl+-Ifb+xr)-(Vl_+Ifb_XR)；其中Vs+代表所述第一求和电压，Vs_代表所述第二求和电压，Vy代表所述第一环路电压，代表所述第二环路电压，IFB+代表所述第一反馈电流的幅值，IFB_代表所述第二反馈电流的幅值，R代表所述第一求和电阻其中之一的电阻值或所述第二求和电阻其中之一的电阻值。
8.如权利要求7所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述第一反馈电流或所述第二反馈电流的幅值可由如下方程序表示IFB — Nd0UT X Idac ‘其中Ifb代表所述第一反馈电流或所述第二反馈电流的幅值，Niwut代表所述数字输出信号所表示的值，Idac代表所述电流数模转换器的最低有效位电流的幅值。
9.如权利要求8所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 若所述数字输出信号所表示的值大于默认值，则所述电流数模转换器将所述第一反馈电流注入所述求和电路，并从所述求和电路中获取所述第二反馈电流；若所述数字输出信号所表示的值小于默认值，则所述电流数模转换器从所述求和电路获取所述第一反馈电流，并将所述第二反馈电流注入所述求和电路。
10.如权利要求5所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述第一反馈电压系所述第一反馈电流流经所述第一求和电阻所产生；所述第二反馈电压系所述第二反馈电流流经所述第二求和电阻所产生。
11.如权利要求5所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于， 所述电流数模转换器包括译码器，用于根据所述数字输出信号输出队个开关控制信号；以及单元电路，用于根据所述N2个开关控制信号产生所述第一反馈电流和所述第二反馈电流；其中N2代表正整数。
12.如权利要求11所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于，所述单元电路包括注入电流模块，用于注入预设电流； N2个单元，其中第K个单元包括 第一开关，包括第一端，耦接于所述注入电流模块；第二端，耦接于所述第一求和电阻和所述量化器；以及控制端，耦接于所述译码器，用于接收所述N2个开关控制信号的第K个开关信号； 其中若所述第K个开关信号表示注入，则所述第一开关将所述第一开关的所述第一端耦接于所述第一开关的所述第二端；其中若所述第K个开关信号表示输出，则所述第一开关不将所述第一开关的所述第一端耦接于所述第一开关的所述第二端；以及第二开关，包括第一端，耦接于所述注入电流模块；第二端，耦接于所述第二求和电阻和所述量化器；以及控制端，耦接于所述译码器，用于接收所述N2个开关控制信号的第K个开关信号； 其中若所述第K个开关信号表示输出，则所述第二开关将所述第二开关的所述第一端耦接于所述第二开关的所述第二端；其中若所述第K个开关信号表示注入，则所述第二开关不将所述第二开关的所述第一端耦接于所述第二开关的所述第二端； 其中K代表正整数，且1彡K彡N2。
13.一种具有紧凑结构的连续时间三角积分模数转换器的求和电路，所述连续时间三角积分模数转换器包括环路滤波器、量化器和电流数模转换器，所述环路滤波器用于接收模拟输入信号，并对所述模拟输入信号作噪声整形，且相应地输出第一环路电压和第二环路电压，所述量化器用于根据第一求和电压和所述第二环路电压间的差值输出数字输出信号，所述电流数模转换器根据所述数字输出信号产生第一反馈电流，其特征在于，所述求和电路包括第一求和电阻，用于将所述第一反馈电流变换为第一反馈电压，并对所述第一环路电压和所述第一反馈电压求和，以产生所述第一求和电压。
14.如权利要求13所述的具有紧凑结构的连续时间三角积分模数转换器的求和电路， 其特征在于，所述电流数模转换器根据所述数字输出信号产生第二反馈电流；其中所述求和电路还包括第二求和电阻，用于将所述第二反馈电流变换为第二反馈电压，并对所述第二环路电压和所述第二反馈电压求和，以产生第二求和电压；其中所述量化器根据所述第一求和电压和所述第二求和电压间的差值输出所述数字输出信号。
15.如权利要求14所述的具有紧凑结构的连续时间三角积分模数转换器的求和电路， 其特征在于，所述第一求和电阻和所述第二求和电阻具有相同电阻值。
16.如权利要求15所述的具有紧凑结构的连续时间三角积分模数转换器的求和电路， 其特征在于，所述第一求和电压和所述第二求和电压间的所述差值可由如下方程序表示(vs+-vsj = (vl+-ifb+xr)-(vl_+ifb_xr)；其中Vs+代表所述第一求和电压，Vs_代表所述第二求和电压，Vy代表所述第一环路电压，代表所述第二环路电压，IFB+代表所述第一反馈电流的幅值，IFB_代表所述第二反馈电流的幅值，R代表所述第一求和电阻其中之一的电阻值或所述第二求和电阻其中之一的电阻值。
17.如权利要求16所述的具有紧凑结构的连续时间三角积分模数转换器的求和电路， 其特征在于，所述第一反馈电流或所述第二反馈电流的幅值可由如下方程序表示IFB — Nd0UT X Idac ‘其中Ifb代表所述第一反馈电流或所述第二反馈电流的幅值，Niwut代表所述数字输出信号所表示的值，Idac代表所述电流数模转换器的最低有效位电流的幅值。
18.如权利要求17所述的具有紧凑结构的连续时间三角积分模数转换器的求和电路， 其特征在于，若所述数字输出信号所表示的值大于默认值，则所述电流数模转换器将所述第一反馈电流注入所述求和电路，并从所述求和电路中获取所述第二反馈电流；若所述数字输出信号所表示的值小于默认值，则所述电流数模转换器从所述求和电路获取所述第一反馈电流，并将所述第二反馈电流注入所述求和电路。
19.如权利要求14所述的具有紧凑结构的连续时间三角积分模数转换器的求和电路， 其特征在于，所述第一反馈电压系所述第一反馈电流流经所述第一求和电阻所产生；所述第二反馈电压系所述第二反馈电流流经所述第二求和电阻所产生。
20.如权利要求14所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于，所述电流数模转换器包括译码器，用于根据所述数字输出信号输出N2个开关控制信号，N2代表正整数；以及单元电路，用于根据所述N2个开关控制信号产生所述第一反馈电流和所述第二反馈电流。
21.如权利要求20所述的具有紧凑结构的连续时间三角积分模数转换器，其特征在于，所述环路滤波器更包括注入电流模块，用于注入预设电流； N2个单元，其中一第K个单元包括 第一开关，包括第一端，耦接于所述注入电流模块；第二端，耦接于所述第一求和电阻和所述量化器；以及控制端，耦接于所述译码器，用于接收所述N2个开关控制信号的第K个开关信号； 其中若所述第K个开关信号表示注入，则所述第一开关将所述第一开关的所述第一端耦接于所述第一开关的所述第二端；其中若所述第K个开关信号表示输出，则所述第一开关不将所述第一开关的所述第一端耦接于所述第一开关的所述第二端；以及第二开关，包括第一端，耦接于所述注入电流模块；第二端，耦接于所述第二求和电阻和所述量化器；以及控制端，耦接于所述译码器，用于接收所述N2个开关控制信号的第K个开关信号； 其中若所述第K个开关信号表示输出，则所述第二开关将所述第二开关的所述第一端耦接于所述第二开关的所述第二端；其中若所述第K个开关信号表示注入，则所述第二开关不将所述第二开关的所述第一端耦接于所述第二开关的所述第二端； 其中K代表正整数，且1彡K彡N2。
全文摘要
本发明提供一种具有紧凑结构的连续时间三角积分ADC。该ADC包括环路滤波器，接收模拟输入信号并作噪声整形，且输出第一、第二环路电压；求和电路，包括第一求和电阻，用于将第一反馈电流变换为第一反馈电压，以及对第一环路电压和第一反馈电压求和以产生第一求和电压；量化器，用于根据第一求和电压、第二环路电压间的差值产生数字输出信号；以及电流DAC，用于根据数字输出信号产生第一、第二反馈电流。利用本发明，节省了布局面积和电流损耗，提升了系统性能。
文档编号H03M1/52GK102270989SQ20111004965
公开日2011年12月7日 申请日期2011年3月2日 优先权日2010年3月14日
发明者蔡仁哲 申请人:联发科技股份有限公司