专利名称：一种流水线adc多比特子dac电容失配校准方法
技术领域：
本发明涉及一种流水线ADC多比特子DAC电容失配校准方法，主要用于对采用每级多比特流水级结构的高精度流水线ADC中电容失配引入的非线性误差进行校准，属于混合信号集成电路技术领域。
背景技术：
现代通信系统需要高速高精度的A/D转换器(以下简称ADC)。ADC的高精度可以防止失真和丢失弱信号的现象，而高速ADC的应用则可以减少系统的变频次数。在各种结构的ADC中，流水线型ADC以其在精度、速度、功耗三者之间的优异折衷特性成为了高性能 ADC的热门研究结构。流水线ADC的转换精度受到电路中各类误差的限制。系统中主要的误差源包括 噪声、时钟抖动、电容失配、运放有限增益、运放建立误差、比较器失调电压、开关非线性、电荷注入及时钟溃通。其中，电容失配是由于光刻工艺的有限分辨率引起的，并且，随着工艺特征尺寸的逐年缩小，电容失配误差越来越成为限制流水线ADC转换精度的最主要因素。 若不采用校准技术，转换器的精度将被限制在IObit以内。尤其是在采用多比特结构的流水级中，多比特子DAC的电容失配将在流水级的输出中引入非线性误差，严重制约转换器精度的提高。而高精度流水线ADC的设计属于噪声限制设计(Noise-limited Design)，往往更倾向于采用多比特流水级结构。因此，针对多比特子DAC的电容失配校准在高精度流水线ADC的设计中是必需的精度保证技术。如
图1所示为流水线ADC的系统框图。流水线ADC由采样保持电路和多个低精度的流水级组成。在每一个流水级中，子ADC对输入信号进行量化，得到数字输出码n，同时子 DAC将子ADC的量化结果转化为模拟量，之后将此模拟量从输入中减掉，放大后作为残差信号从流水级输出给下一级进行处理。这里，子DAC功能、减法功能、放大功能由一个开关电容电路实现，称为 MDAC(Multiplying Digital-to-Analog Converter)电路。如图2所示为N比特流水级中MDAC电路结构示意图，其中电容C1 ~ C2^是子DAC
电容，其电容值分别为Ci = C+Δ Ci, i = 1，2，...，2N+1，其中ACi是失配误差。Cf为反馈电容，且CF = 4C;Cb= (2n-4)C0可以得到MDAC输出误差如公式(1)，其中η为本级的量化输
出值，为参考电压值。
权利要求
1.一种流水线ADC多比特子DAC电容失配校准方法，所述流水线ADC包含多个流水级， 每个流水级均包含子ADC、子DAC、放大器和减法器，模拟输入信号Vin输入到子ADC中进行量化产生数字输出，同时将该数字输出送入子DAC中进行数模转换，输出模拟量，将模拟输入信号Vin和所述输出模拟量在减法器中进行减法运算，再经过放大器放大后得到输出电压V。ut，即为MDAC的输出；在所述流水级中，子DAC、减法器和放大器共同组成了 MDAC ；所述流水线ADC多比特子DAC电容失配校准方法其特征在于步骤如下(1)初始化待校准流水级的模拟输入信号Vintl,使得子ADC中的电压比较器的输出均为0 ；(2)测量该流水级中的MDAC的输出电压值得到V。ut』；(3)将子ADC中的第i位的电压比较器的输出置为1，其他所有电压比较器的输出置0， 之后再次测量MDAC的输出电压值得到V。ut」；(4)通过公式Δ + Δ 一 =‘c^-" “v<-"j)计算得到配对电容失配误差值‘Kef - 1AC1 + ACin+i,i = 1,2,.. .，2N，N为待校准流水级的分辨率；Vref为子DAC进行数模转换时的基准电压；其中，C为所述待校准流水级中子DAC的电容标准值；(5)根据步骤(4)中得到的配对电容失配误差值计算待校准流水级中的MDAC的输出电压误差相对值；(6)将补偿电路连接到步骤(5)中所述待校准流水级的下一级流水级中，并计算补偿电路的补偿电压Vi;所述补偿电路包括个单元，每个单元包括2个控制逻辑模块和3个容值相同的电容；控制逻辑模块有五个输入端和一个输出端，其中第一个输入端连接待校准流水级中的子ADC的电压比较器输出，第二个输入端连接数字控制信号，第三个连接时钟信号，其余两个输入端分别连接地电位和补偿电压Vi,控制逻辑模块的输出端均串联一个电容之后连接在一起，再通过一个电容输出作为该单元的输出，且该单元的输出连接到当前流水级中放大器的输入端，第一个单元到第2N_2个单元的输出均连接到当前流水级中放大器的正输入端，第2n_2+1个单元到第个单元的输出均连接到当前流水级中放大器的负输入端；控制逻辑模块在第一个输入端和第二个输入端接收到的电压比较器输出和数字控制信号的控制下，在时钟信号为高电平或低电平时均选通连接地电位的输入端或者连接补偿电压Vi的输入端作为控制逻辑模块的输出；通过公式。=(-1)" Ht权十算补偿电压Vi，η = 1，2，. . .，2N，C。为补偿电路中电 yo C (=1容的容值，ε d为步骤(5)中得到的待校准流水级中的MDAC的输出电压误差相对值，Xi为所述控制逻辑模块的第二个输入端连接的数字控制信号；(7)根据得到的补偿电压Vi对待校准流水级的子DAC电容失配误差进行补偿。
2.根据权利要求1所述的一种流水线ADC多比特子DAC电容失配校准方法，其特征在于所述步骤(5)中计算待校准流水级中的MDAC的输出电压误差相对值通过如下方式进行根据公式 (、/-l)-Z(AC,+AC2,+i),n= 1,2,...，2N计算待校准流水级丄 I/=1中的MDAC的输出电压误差相对值ε d ；其中，C为所述待校准流水级中子DAC的电容标准值，ι 1. f 2 f · · · ο
3.根据权利要求1所述的一种流水线ADC多比特子DAC电容失配校准方法，其特征在于所述补偿电路中控制逻辑模块通过如下方式实现包括D触发器、与非门、同或门和二选一多路复用器；所述补偿电路中控制逻辑模块的第一个输入端连接到D触发器的数据输入端，时钟信号同时连接到D触发器的时钟端和与非门的一个输入端，与非门的另一个输入端与D触发器的输出端连接在一起，与非门的输出端连接到同或门的一个输入端，同或门的另一个输入端为所述补偿电路的第二个输入端；同或门的输出端连接到二选一多路复用器的控制端，二选一多路复用器的两个输入端分别连接地电位和补偿电压Vi, 二选一多路复用器输出即为所述补偿电路中控制逻辑模块的输出。
全文摘要
本发明公开了一种流水线ADC多比特子DAC电容失配校准方法，包括(1)初始化待校准流水级的模拟输入信号，使得子ADC中的电压比较器的输出均为0；(2)测量该流水级中的MDAC的输出电压值(3)将子ADC中的第i位的电压比较器的输出置为1，其他所有电压比较器的输出置0，之后再次测量MDAC的输出电压值(4)计算得到配对电容失配误差值(5)根据配对电容失配误差值计算待校准流水级中的MDAC的输出电压误差值；(6)将补偿电路连接到步骤(5)中所述待校准流水级的下一级流水级中，并计算补偿电压；(7)根据得到的补偿电压对待校准流水级的子DAC电容失配误差进行补偿。该校准方法不仅可以对非线性误差进行校准同时具有较高的校准精度。
文档编号H03M1/10GK102386921SQ20111036202
公开日2012年3月21日 申请日期2011年11月15日 优先权日2011年11月15日
发明者丁洋, 周亮, 王宗民 申请人:中国航天科技集团公司第九研究院第七七二研究所, 北京时代民芯科技有限公司