专利名称：频率合成器和频率合成方法
技术领域：
本发明涉及频率合成器和相应的频率合成方法。
背景技术：
频率合成器是任何微波系统的关键构成块。可以在包括无线电接收机、移动电话、 卫星接收机、GPS系统、雷达器等的许多现代设备中找到它们。存在三种主要的合成器体系结构，具体而言是直接模拟合成器、直接数字合成器和间接(锁相环)合成器。微波系统的要求越来越严格，使得已知的合成器不能满足诸如相位噪声、切换速度、精细分辨率和频率扫描之类的要求。近来，开发了将直接数字合成器(DDS)与锁相环(PLL)组合的新的混合体系结构，但是，这还是不能满足所有这些要求。US 7，250，823公开了一种直接数字合成(DDS)锁相环(PLL)频率合成器和相关联的方法。PLL频率合成器包括接收参考信号的相位检测器、与相位检测器连接并基于参考信号生成合成频率输出信号的受控振荡器(例如，压控振荡器)、与受控振荡器连接的混频器 (例如，同相和正交相位(IQ)调制器)、连接在混频器和相位检测器之间的分频器以及驱动混频器的信号源。已知的频率合成器和方法具有窄频步进(例如，像赫兹的小数部分那么低)同时使用相对高的参考频率来对相位噪声性能做贡献。此外，在还减少输出针刺的同时实现精细频率调谐分辨率。然而，此频率合成器在反馈环路中还是遭受高分频比，这是因为信号的下变频只能像DDS的最高输出频率那么大。可购买的DDS电路主要限于低于IGHz 的频率。因此，下变频之后的信号频率必须利用高的数字被再次分频以便将频率降低为相位检测器频率的范围内的频率。这导致较大的相位噪声劣化。因而，对于毫米波频率，该频率合成器由于已合成信号的高相位噪声而不可用。
发明内容
本发明的一个目的是提供一种频率合成器和相应的频率合成方法，其提供提供改善的相位噪声、非常精细的频率分辨率、敏捷的频率切换并且同时提供非常良好的扫描线性(例如被一些雷达器应用所需要)。根据本发明的一个方面，提供一种频率合成器，包括i)主单元，该主单元包括主相位检测器，该主相位检测器将从所述主单元的主反馈环路接收的混频器输出信号的相位和/或频率与固定频率主参考信号的相位相比较来获得主控制信号，主振荡器，该主振荡器基于所述主控制信号来生成表示频率合成器输出信号的主合成频率输出信号，和混频器，该混频器将所述主合成频率输出信号与侧路合成频率输出信号混合来获得所述混频器输出信号，以及ii)侧路单元，该侧路单元基于固定频率侧路参考信号来生成所述侧路合成频率输出信号，并且包括
4
频率信号生成单元，该频率信号生成单元根据所述固定频率侧路参考信号来提供频率分辨率精细的固定频率控制信号或线性频率扫描信号，和侧路振荡器，该侧路振荡器基于所述频率扫描信号或所述固定频率控制信号来生成所述侧路合成频率输出信号。根据本发明的另一个方面，提供一种相应的频率合成方法，包括如下步骤i)在主环路中将从所述主环路的主反馈环路接收的混频器输出信号的相位和/或频率与固定频率主参考信号的相位相比较来获得主控制信号，基于所述主控制信号来生成表示频率合成器输出信号的主合成频率输出信号，和将所述主合成频率输出信号与侧路合成频率输出信号混合来获得所述混频器输出信号，以及ii)在用于基于固定频率侧路参考信号来生成所述侧路合成频率输出信号的侧路环路中根据所述固定频率侧路参考信号来提供频率分辨率精细的固定频率控制信号或线性频率扫描信号，和基于所述频率扫描信号或所述固定频率控制信号来生成所述侧路合成频率输出信号。本发明的优选实施例被定义在从属权利要求中，应当理解，所要求保护的频率合成方法具有与独立权利要求中所限定并要求保护的频率合成器具有类似的和/或相同的优选实施例。本发明基于提供两个环路具体提供主环路和侧路环路这样的思想。主环路(被包括在频率合成器的主单元中)包括混频器以使得反馈环路中的分频比以及总体相位噪声都减小。优选是DDS/PLL环路的侧路环路(被包括在频率合成器的侧路单元中)提供具有精细的频率分辨率(即，稳定后的信号之间的频率差可以非常接近)的固定的RF信号或高度线性RF扫描信号，其中RF扫描信号或所述固定RF信号分别在主环路中被与主环路的反馈信号混合。利用本发明，可以实现来自频率信号生成单元(优选包括DDQ的由数字频率生成引起的非常线性的频率扫描。此外，对于混频器(优选，由混合DDS/PLL环路即侧路环路引起)的本地振荡器输入可以生成较高频率的信号，这是因为侧路环路的输出频率不像在从 US 7，250，823获知的体系结构中那样限于的DDS的最高频率。因此，RF信号(在混频器的输入处)可以被下变频为较低的IF频率(在混频器的输出处)，从而导致相位噪声改善。 因为频率信号生成单元(优选包括DDS)的输出没有如已知体系结构中那样被连接至主环路中的相位检测器输入，所以来自例如OCXO(Oven-Controlled Crystal Oscillator，恒温晶体振荡器)的非常稳定的参考频率可被用于主环路的相位检测器输入。这还导致相位噪声改善。与传统的PLL相比，频率分辨率不取决于相位检测器频率，使得高相位检测器频率对于所提议的其中频率分辨率由DDS决定的体系结构而言不是问题。在本发明的另一个方面中，介绍一种频率合成器，包括i)主单元，该主单元包括
-主相位检测装置，其用于将从所述主环路的主反馈环路接收的混频器输出信号的相位和/或频率与固定频率主参考信号的相位相比较来获得主控制信号，-主振荡装置，其用于基于所述主控制信号来生成表示频率合成器输出信号的主合成频率输出信号，和-混频装置，其用于将所述主合成频率输出信号与侧路合成频率输出信号混合来获得所述混频器输出信号，以及ii)用于基于固定频率侧路参考信号来生成所述侧路合成频率输出信号的侧路单元，该侧路单元包括-频率信号生成装置，其用于根据所述固定频率侧路参考信号来提供频率分辨率精细的固定频率控制信号或线性频率扫描信号，和-侧路振荡装置，其用于基于所述频率扫描信号或所述固定频率控制信号来生成所述侧路合成频率输出信号。
本发明的这些和其它方面将在以下被参考下文中描述的实施例更详细地描述说明并且从中变得明显。图1示出已知的混合DDS/PLL频率合成器的第一实施例的框图；图2示出已知的混合DDS/PLL频率合成器的第二实施例的框图；图3示出已知的混合DDS/PLL频率合成器的第三实施例的框图；图4示出已知的混合DDS/PLL频率合成器的第四实施例的框图；图5示出根据本发明的频率合成器的第一实施例的框图；图6示出根据本发明的频率合成器的第二实施例的框图；图7示出用于在根据本发明的频率合成器中使用的DDS的示例性实施例。图8示出用于在根据本发明的频率合成器中使用的振荡器的示例性实施例。图9示出用于在根据本发明的频率合成器中使用的环路滤波器的示例性实施例。图10示出用于在根据本发明的频率合成器中使用的相频检测器的示例性实施例。图11示出根据本发明的频率合成器的第三实施例的框图。
具体实施例方式图1 示出例如如 Melzer，A. ；Kolmhofer, E. ；Scheiblhofer, S. ； ,"Fast 77GHz chirps with direct digital synthesis and phase locked loop",MicrowaveConference Proceedings,2005, APMC 2005, Asia-Pacific ConferenceProceedings, vol. 3,4-7 Dec. 2005中所描述的混合DDS/PLL频率合成器10的第一实施例。该频率合成器包括 DDS (直接数字合成器)14，DDS 14从参考信号源12接收参考信号并进而用于相位检测器 16的参考输入。相位检测器16 (也称为相频检测器)检测来自DDS 14的参考信号与来自反馈环路的反馈信号之间的频率差和相位差。环路滤波器18被耦合到相位检测器16的输出以用于对从相位检测器16输出的控制信号进行滤波。受控振荡器20，例如压控振荡器 (VCO)，被耦合到环路滤波器18的输出并基于参考信号来生成合成频率输出信号。所述合成频率输出信号被输出单元22 (例如分裂器)输出，输出单元22还在反馈环路中向分频器 24提供合成频率输出信号。分频器M向相位检测器16提供反馈信号。输出频率和RF带宽比DDS生成的频率和带宽高的因子为ND (反馈环路中的分频比)。通常，一般使用(和可购买的)DDS的DDS参考频率的范围从几百MHz到一 GHz，并且相位检测器从几百kHz到几百MHz上操作。选定的相位检测器频率与环路滤波器相组合决定了频率合成器的总体动态行为，即，预先设置的斜波的可达偏差。另一方面，高分频比Nd 降低了 DDS频率并且增大了 RF带宽，但是另一方面，合成器的相位噪声性能按照201呢(队) 降低。因此，必须进行折中。在该实施例中，相位检测器16的参考频率源，即参考信号源12与DDS 14相结合， 具有比例如00(0这样的稳定参考源差的相位噪声，这是因为DDS 14对相位噪声做贡献了。 另外，分频器M的高分频比实质上劣化了频率合成器10的总体相位噪声。图 2 示出具有例如如 Wagner，C. ；Feger, R. ；Haderer, A. ；Fischer, Α. ；Stelzer, Α. ；Jager, H. , "A 77-GHz FMCff radar using a digital phase-lockedsynthesizer，，， Microwave Symposium Digest,2008, IEEE MTT-S International, Vol. 57, no. 5, pp.351-354,15-20 June 2008 禾口 Wagner, C. ；Stelzer, Α. ；Jager, H. , "Estimation of FMCff radar system performance using measurement data of a77_GHz transmitter，，， Microwave Conference, APMC 2006，Asia-Pacific, pp. 1701—1704，12_15Dec. 2006 中描述的偏移环路(offset loop)的混合DDS/PLL频率合成器30的第二实施例。频率合成器30 的实施例与图1中示出的频率合成器10的实施例大部分相同。然而，取代分频器M，在反馈环路中使用混频器32，所述混频器32被提供来自本地振荡器34的混合频率以将由输出单元22提供的频率输出信号的频率下变频为提供给相位检测器16的反馈信号的相位检测器频率以便改善相位噪声。然而，输出信号带宽被限制(在使用宽带振荡器的情况中，由于在下变频处理之后信号带宽不发生改变，所以将发生锁定问题，其中信号可能超过相位检测器的锁定范围)并且相位检测器参考频率由DDS 14产生，而DDS 14相比于像晶体振荡器中的具有最高频率稳定性的0CX0这样的的稳定参考源而言产生更差的相位噪声。图3 示出具有例如如乂61261~，八.；Kolmhofer, E. ；Scheiblhofer, S. ,"Fast77 GHz shirps with direct digital synthesis and phase locked loop",MicrowaveConference Proceedings,2005, APMC 2005, Asia-Pacific ConferenceProceedings, vol. 3,4-7 Dec. 2005中所描述的部分环路(fractional loop)的混合DDS/PLL频率合成器40的第三实施例。相比于图1中示出的频率合成器10、30的实施例而言，DDS 42位于反馈环路中而不是参考信号源12与相位检测器16之间。不需要用于DDS 42的附加时钟信号。另外，作为用于相位检测器16的参考，从参考信号源12提供的参考信号(其具有非常好的相位噪声)被使用。然而，该实施例在连续频率扫描期间具有非线性问题。此外，振荡器20的振荡器频率也必须被至少分频为最大DDS输入频率，这对合成频率输出信号的相位噪声做出贝献。图4示出例如如上述US 7，250，823中所述的混合DDS/PLL频率合成器50的第四实施例。在该实施例中，提供了偏移环路，其中，被提供了来自DDS参考信号源56的DDS参考信号的DDS M被用来提供用于设置在反馈环路中的混频器52的本地振荡器信号。在此情况中，具有良好相位噪声的参考信号源12可以被使用，并且线性连续频率扫描可以被生成。然而，啁啾(chirp)带宽受到限制并且在反馈环路中一般需要具有高分频比的分频器 (未示出)来实现相位检测频率。因为DDS 54 一般具有仅高至约500MHz的输出频率(在此情况中，这将是混频器52的本地振荡器信号)，所以振荡器20的微波振荡器信号只能被下变频至低于混频器52的RF输入的约500MHz的频率。因此，在此实施例中不可实现相位
噪声改善。图5示出根据本发明的频率合成器60的第一实施例的框图。该频率合成器60包括两个单元(也称为两个环路)，具体是主单元70和侧路单元80。主单元70包括主相位检测器71，主相位检测器71将从主单元70的主反馈环路接收的混频器输出信号的相位和/或频率与从(外部的或内部的)主参考信号源62接收的固定频率主参考信号相比较来获得主控制信号。该主控制信号被主环路滤波器72滤波。 基于(滤波后的)主控制信号，主振荡器73生成表示由主输出单元74输出的频率合成器输出信号的主合成频率输出信号。设置在反馈环路中的混频器75将主合成频率输出信号与侧路合成频率输出信号混合来获得提供给主相位检测器71的所述混频器输出信号。侧路单元80包括直接数字合成器(DDQ 81 ( 一般也称为频率信号生成单元)，其根据从所述(外部的或内部的)参考信号源64接收的固定频率侧路参考信号生成DDS信号(一般是频率分辨率精细的固定频率控制信号或线性频率扫描信号)。所述DDS信号被作为参考信号提供给侧路相位检测器82，侧路相位检测器82将从侧路单元80的侧路反馈环路接收的分频器输出信号的相位和/或频率与DDS信号的相位相比较来获得侧路控制信号。该侧路控制信号被侧路环路滤波器83滤波。基于(滤波后的)侧路控制信号，侧路振荡器84生成被提供给主单元70的混频器75的所述侧路合成频率输出信号。侧路分频器 86将侧路合成频率输出信号进行分频来获得提供给侧路相位检测器82的所述分频器输出信号。由于在主单元70的主反馈环路中使用混频器75，主反馈环路中的分频比以及总体相位噪声都被降低。侧路单元80实质上代表了这样的DDS/PLL环路，该DDS/PLL环路提供了在主单元70的主反馈环路内被与主单元70的反馈信号混合的高度线性的RF频率。作为主单元70的主参考信号源62，可以使用像OCXO这样的高频(即，主相位检测器71可以应对的频率)低相位噪声参考源。高相位检测器频率保持低相位噪声。与传统的PLL相反， 频率分辨率不取决于相位噪声检测器频率，使得高相位检测器频率不是所提议的频率合成器的问题，这是因为频率分辨率是由DDS 81决定的。与图4中示出的体系结构不同，包括DDS/PLL环路的侧路单元80的输出频率(即， 混频器75的本地振荡器输出)不限于DDS 81的最高频率，而是由侧路单元80中所使用的侧路振荡器84决定。具有比DDS 81高的频率的侧路振荡器84可以将反馈环路中的信号即分频器输出信号下变频为更低频率，并且相位噪声改善可被实现。与图1和图2中示出的已知偏移环路体系结构相比较，对于主单元70的主相位检测器71的参考输入，具有良好相位噪声特性的主参考信号源62被用来针对较低偏移频率实现较好的相位噪声。另一方面，所生成的线性调制信号是线性的，这是因为DDS 81的参考时钟(即从侧路参考信号源64接收的侧路参考信号)相比于部分分频器环路 (fractional dividerloop) M s ‘是稳定的。去往主单元70和侧路单元80的参考源62和64可以如图5所示地被分离，但是在可替代实施例中，公共参考源65可被用于被设置在根据图6中所示的本发明的频率合成器60’的第二实施例中的主单元70’和侧路单元80两者。如果相同的参考源65被使用， 则信号分裂器66可以被用于向主单元70’ (其也可以被实现为图5中所示的主单元70) 和侧路单元80提供参考信号。此外，需要分频器67 (如图所示)和倍频器(未示出)中的任一者在主单元70’和侧路单元80相应相位检测器输入的前面被耦合到主单元70’和侧路单元80中的至少一者。此外，低通滤波器68和放大器69在相同线路中被耦合在分频器 67 (或倍频器)后面。在主单元70’中，一个或多个分频器76可被用在反馈环路中。如果缓冲器具有宽的带宽，则需要分频器缩小带宽，否则信号会超过相位检测器的锁定范围。额外的分频器可以劣化由增大的分频比引起的相位噪声。此外，如果从功率分级的角度看需要的话(即如果对于分频器和/或对于相位检测器需要足够的功率的话)或需要杂散抑制(例如来抑制混频器针刺和谐波)，则在反馈环路中还另外提供滤波器77和/或放大器78。此外，替代被用作输出单元74、85的耦合器，可以使用功分器。侧路单元80的侧路分频器86也可以与被提供来自如图2中所示的本地振荡器的振荡器信号的混频器交换。以此方式，实现用于混频器75的本地振荡器信号的相位噪声改善，导致合成器输出信号的总体相位噪声的改善。在图11中示出根据本发明的频率合成器60”的另一实施例，频率合成器60”与图 5中示出的频率合成器60的实施例大部分相同。如果需要大的信号带宽，则应当使用具有较高分频比的分频器以便限制主相位检测器71的输出处的信号带宽以用于锁定。然而，使用具有高分频比的分频器可能劣化相位噪声性能。为了解决此问题，可以如图11中所示增加锁定机制。所述锁定机制包括与主单元70并联设置的锁定单元90。所述锁定单元90包括分频器9 和低通滤波器91。此外，提供两个切换单元93、94。切换单元93被提供以用于将主输出单元74的输出要么切换到锁定单元90 (切换位置1)要么切换到混频器52 (切换位置2)。切换单元94被提供以用于要么将来自主单元90的信号(切换位置1)要么将来自混频器52的反馈信号(切换位置2、切换到主相位检测器71的第二输入。锁定单元 90在切换单元93、94处于切换位置1中时提供初始锁定。在所述锁定之后，即，在将切换单元切换到切换位置2之后，使用具有混频器75的反馈环路。在下文中，将简要说明提议的频率合成器的必不可少的元素的示例性实施例。这些元素一般本身是公知的，即这些元素的各种实现和功能一般对于技术人员是公知的并且可以在各种出版物中找得到。本发明绝不限于以上说明的并在图7至图10中示出的实现， 这些实现仅仅是为了说明的目的被示出。DDS根据数字样本点生成谐波信号。因此，借助数字电子设备可以非常精确地控制频率。利用更快的固定信号电路稳定地减少了来自有限时钟频率和转换器分辨率的实际限制。图 7 中描绘了如 Melzer，A. ；Kolmhofer, E. ；Scheiblhofer, S. ,"Fast 77 GHz chirps with direct digital synthesis and phaselocked loop",Microwave Conference Proceedings,2005, APMC 2005, Asia-Pacific Conference Proceedings, vol. 3,4-7 Dec. 2005中所描述的DDS 81的示例性实施例。地址计数器81a被持久地增加相位偏移并且指向将相位信息映射到幅度上的正弦查找表81b。这些值被寄存器81c锁存并被DA转换器81d转换成模拟信号。采样理论和可实现抗混滤波器(anti aliasingfilter)限制最大输出频率。压控振荡器或VCO是被设计成振荡频率受电压输入控制的电子振荡器。振荡频率随着所施加的DC电压而变化，同时调制信号也可以被馈送到VCO中来引起频率调制(FM) 或相位调制(PM)；具有数字脉冲输出的VCO可以类似地让其重复率被调制(FSK，PSK)或脉宽被调制(PWM)。在图 8 中描绘了如Koch S.et al."140 GHz heterodyne receiverchipset for passive millimeter wave imaging applications", IEEE CompoundSemiconductor Integrated Circuit Symposium, CSICS 2009, October 11—14, 2009, Greensboro, NC, USA 中所描述的用作振荡器73和/或84的压控振荡器的示例性实施例。在图9中描绘了用作环路滤波器72和/或83的环路滤波器(例如有源环路滤波器)的示例性实施例。环路滤波器72/83的该实施例包括如图所示那样连接的运算放大器 A、电容器Cl、C2、C3和电阻器Rl、R2。电子设备中的相频检测器(PFD)是将两个输入信号的相位进行比较的设备。其具有两个输入，这两个输入对应于两个不同输入信号，通常其中一个输入信号来自压控振荡器(VCO)并且另一个输入信号来自一些外部参考源。在图10中描绘了用作相位检测器71 和/或82的相频检测的示例性实施例。其具有两个输出，这两个输出关于如何调节来锁定相位对后续的电路进行指示。在该实施例中，相频检测器由两个触发器(flip-flop)和 NAND门实现。提议的频率合成器可以对微波和毫米波频率中的线性连续频率扫描进行合成。合成频率在较低和较高的带内偏移频率中具有低相位噪声。频率合成器具有非常高的分辨率 (Hz)，这取决于DDS性能。还能够合成众多波形，诸如非常线性的、二次的、三次的频率啁啾 (requency chirp)或来自线性频率斜坡的决定性的偏差。高环路带宽提供对抗机械变化的良好频率稳定性和快速的切换时间。总结而言，利用本发明，特别是由于来自DDS的数字频率生成，可以实现非常线性的频率扫描。由于使用混合DDS/PLL环路作为侧路单元，所以可以针对主单元的混频器的本地振荡器输出生成较高的频率信号。因此，RF信号可以被下变频为家底的IF频率，从而导致相位噪声改善。此外，因为DDS输出没有像一些已知的实施例中那样被连接到主环路中的相位检测器输出，所以非常稳定的参考频率(例如来自0CX0)可被用于主环路的相位检测器输入。这样也提供了额外的相位噪声改善。已经在附图和以上描述中详细图解和描述了本发明，但是这样的图解和描述应被认为是说明性的或示例性的而不是限制性的。本发明不限于所公开的实施例，本领域技术人员在实施所要求保护的发明时通过对附图、公开和所附权利要求书的研究可以理解并实现所公开的实施例的其他变形。在权利要求书中，“包括”不排除其他元素或步骤，并且不定冠词“一”或“一个”不排除多个。单个元素或其它单元可以实现权利要求书中记载的若干项目的功能。相互不同的独立权利要求记载某些措施的起码事实并不表示这些措施的组合不能被用来获利。权利要求书中的任何参考符合都不应被理解为是对范围的限制。
权利要求
1.一种频率合成器(60，60，，60”)，包括: i)主单元(70)，该主单元包括主相位检测器(71)，该主相位检测器将从所述主单元的主反馈环路接收的混频器输出信号的相位和/或频率与固定频率主参考信号的相位相比较来获得主控制信号，主振荡器(73)，该主振荡器基于所述主控制信号来生成表示频率合成器输出信号的主合成频率输出信号，和混频器(75)，该混频器将所述主合成频率输出信号与侧路合成频率输出信号混合来获得所述混频器输出信号，以及 )侧路单元(80)，该侧路单元基于固定频率侧路参考信号来生成所述侧路合成频率输出信号，并且包括频率信号生成单元(81)，该频率信号生成单元根据所述固定频率侧路参考信号来提供频率分辨率精细的固定频率控制信号或线性频率扫描信号，和侧路振荡器(84)，该侧路振荡器基于所述频率扫描信号或所述固定频率控制信号来生成所述侧路合成频率输出信号。
2.如权利要求1所述的频率合成器(60，60’，60”)， 其中，所述频率信号生成单元包括直接数字合成器(81)，该直接数字合成器根据所述固定频率侧路参考信号来生成表示所述线性频率扫描信号或固定频率控制信号的DDS信号，侧路相位检测器(82)，该侧路相位检测器将从所述侧路单元的侧路反馈环路接收的所述DDS信号的相位和/或频率与所述固定频率侧路参考信号的相位相比较，和侧路分频器(86)，该侧路分频器将侧路合成频率输出信号进行分频来获得所述分频器输出信号，其中，所述侧路振荡器(84)基于所述侧路控制信号来生成所述侧路合成频率输出信号。
3.如权利要求1所述的频率合成器，还包括提供所述固定频率主参考信号的主参考信号提供单元(6 和提供所述固定频率侧路参考信号的侧路参考信号提供单元(64)。
4.如权利要求1所述的频率合成器，还包括公共参考信号提供单元(65)，该公共参考信号提供单元提供公共固定频率参考信号以用作所述固定频率主参考信号和所述固定频率侧路参考信号。
5.如权利要求1所述的频率合成器，其中，所述主单元(70)还包括耦合在所述主相位检测器与所述主振荡器之间的用于对所述主控制信号进行滤波的主环路滤波器(72)。
6.如权利要求2所述的频率合成器，其中，所述侧路单元(80)还包括耦合在所述侧路相位检测器与所述侧路振荡器之间的用于对所述侧路控制信号进行滤波的侧路环路滤波器(83)。
7.如权利要求1所述的频率合成器，其中，所述侧路振荡器(84)的输出被耦合到所述混频器以用于向所述混频器提供所述侧路合成频率输出信号。
8.如权利要求1所述的频率合成器，其中，所述主单元(70)还包括耦合在所述主振荡器(7 与所述混频器(7 之间和/ 或所述混频器(7 与所述相位检测器(71)之间的主分频器(76)，该主分频器对所述主合成频率输出信号和/或所述混频器输出信号进行分频。
9.如权利要求1所述的频率合成器，其中，所述主单元(70)还包括耦合在所述主振荡器(7 与所述混频器(7 之间和/ 或所述混频器(7 与所述相位检测器(71)之间的主反馈滤波器(77)和/或反馈放大器 (78)，所述主反馈滤波器(77)和/或反馈放大器(78)分别对所述主合成频率输出信号和 /或所述混频器输出信号进行滤波和/或放大。
10.如权利要求4所述的频率合成器，其中，所述主单元(70)和/或所述侧路单元(80)还包括耦合到相应相位检测器(71) 输入的输入分频器(67)或输入倍频器，其中所述输入分频器或所述输入倍频器在将所述公共参考信号提供给相应相位检测器之前分别对所述公共参考信号分别进行分频或倍频。
11.如权利要求4所述的频率合成器，其中，所述主单元(70)和/或所述侧路单元(80)还包括耦合至相应相位检测器(61) 输入的输入滤波器(68)和/或输入放大器(69)，其中所述输入滤波器和所述输入放大器在将所述公共参考信号提供给相应相位检测器之前分别对所述公共参考信号分别进行滤波和/或放大。
12.—种频率合成方法，包括如下步骤i)在主环路中将从所述主环路的主反馈环路接收的混频器输出信号的相位和/或频率与固定频率主参考信号的相位相比较来获得主控制信号，基于所述主控制信号来生成表示频率合成器输出信号的主合成频率输出信号，和将所述主合成频率输出信号与侧路合成频率输出信号混合来获得所述混频器输出信号，以及ii)在用于基于固定频率侧路参考信号来生成所述侧路合成频率输出信号的侧路环路中根据所述固定频率侧路参考信号来提供频率分辨率精细的固定频率控制信号或线性频率扫描信号，和基于所述频率扫描信号或所述固定频率控制信号来生成所述侧路合成频率输出信号。
13.如权利要求12所述的频率合成方法，包括在所述侧路环路中的如下步骤根据固定频率侧路参考信号来生成DDS信号，将从所述侧路环路的所述侧路反馈环路接收的分频器输出信号的相位和/或频率与所述DDS信号的相位相比较，基于所述侧路控制信号来生成所述侧路合成频率输出信号，以及对所述侧路合成频率输出信号进行分频来获得所述分频器输出信号。
全文摘要
频率合成器和频率合成方法。频率合成器包括主单元和侧路单元。主单元包括主相位检测器，其将从主单元的主反馈环路接收的混频器输出信号的相位和/或频率与固定频率主参考信号的相位相比较来获得主控制信号；主振荡器，其基于主控制信号来生成表示频率合成器输出信号的主合成频率输出信号；混频器，其将主合成频率输出信号与侧路合成频率输出信号混合来获得混频器输出信号。侧路单元基于固定频率侧路参考信号生成侧路合成频率输出信号，并包括频率信号生成单元，其根据固定频率侧路参考信号来提供频率分辨率精细的固定频率控制信号或线性频率扫描信号；侧路振荡器，其基于频率扫描信号或固定频率控制信号来生成侧路合成频率输出信号。
文档编号H03L7/085GK102468849SQ20111035987
公开日2012年5月23日 申请日期2011年11月9日 优先权日2010年11月9日
发明者弗坎·达伊 申请人:索尼公司