专利名称：环形器功放电路及其设计方法
技术领域：
本发明涉及通讯领域，尤其涉及一种环形器功放电路及其设计方法。
背景技术：
面对目前日益激烈的市场竞争，基站产品的性能高低是业内竞争的主要焦点，功率放大单元作为基站的重要组成部分，直接关系着发射信号的质量和通信效果。随着功放领域向高效率、高线性、高峰均比和高宽带等趋势转变，对功放的可靠性要求更加严格。在功放设计中，环行器一般应用在功放输出端和负载(天线，双工器等)之间，实现信号的单向传输，在电路中用于功放的输出端，保护末级大功率功放管，起到改善功放驻波，增加反向隔离，避免功放失配损坏的作用，是整个功放可靠性设计中不可或缺的重要环节。在功放领域，比较常见的是功放输出接单个环行器的设计，通常单个环行器的隔离度在在23dB左右，驻波在-20dB以下。如图1所示，输入端接功放输出端，输出端接负载(天线，双工器等)，负载端端接50欧姆功率负载。信号由输入端进输出端出，输出端与50欧姆匹配，起到改善驻波的作用。反射信号从输出端传向负载端由50欧姆功率负载吸收，起到避免功放失配损坏的作用。目前单环行器的隔离度一般在23dB左右，最高的标称值也只有28dB，但在实际应用中还往往达不到标称的指标。当功放负载驻波较好，比较稳定时，单环行器的隔离效果还可以满足需求。但是当功放所接的负载比较敏感，驻波较差时，单环行器的隔离能力就显的不足，从输出端反射到输入端的功率就会严重影响功放指标，甚至会烧毁功放。
发明内容
本发明实施例提供了一种环形器功放电路及其设计方法，以解决现有的单环形器隔离能力不足的问题。本发明实施例提供了一种环形器功放电路，包括功放、环形器、功率负载和负载，所述功放的输出端与所述环形器的输入端相连，所述负载与所述环形器的输出端相连，所述功率负载与所述环形器的负载端相连，其中:所述环形器为N级环形器或M节环形器，其中，N、M均为大于I的整数。优选地，当所述环形器为N级环形器时，第一级环形器的输入端与所述功放相连，第N级环形器的输出端与所述负载相连，第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，所述第一至第N级环形器的负载端相连后与所述功率负载相连；其中，i+Ι为大于I且小于等于N的整数。优选地，当所述环形器为N级环形器时，第一级环形器的输入端与所述功放相连，第N级环形器的输出端与所述负载相连，第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，所述第一至第N级环形器的负载端分别与各自的功率负载相连；其中，i+Ι为大于I且小于等于N的整数。
优选地，所述N级环形器的插损值为0.4-0.6分贝。优选地，所述M节环形器优选为双节环形器。优选地，所述M节环形器的插损值为0.2-0.3分贝。本发明实施例还提供了一种环形器功放电路的设计方法，其特征在于，该方法包括:将功放的输出端与多环形器的输入端相连；将所述多环形器的输出端与负载相连；将所述多环形器的负载端与功率负载相连；其中，所述多环形器为N级环形器或M节环形器，N、M均为大于I的整数。优选地，当所述环形器为N级环形器时，所述将功放的输出端与多环形器的输入端相连包括:将所述功放的输出端与第一级环形器的输入端相连；所述将所述多环形器的输出端与负载相连包括:将所述第N级环形器的输出端与所述负载相连；所述将所述多环形器的负载端与功率负载相连包括:将第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，i+Ι为大于I且小于等于N的整数；将第一至第N级环形器的负载端相连后与所述功率负载相连。优选地，当所述环形器为N级环形器时，所述将功放的输出端与多环形器的输入端相连包括:将所述功放的输出端与第一级环形器的输入端相连；所述将所述多环形器的输出端与负载相连包括:将所述第N级环形器的输出端与所述负载相连；所述将所述多环形器的负载端与功率负载相连包括:将第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，i+Ι为大于I且小于等于N的整数；将第一至第N级环形器的负载端分别与各自的功率负载相连。优选地，所述M节环形器优选为双节环形器。上述环形器功放电路设计方法设计的环形器功放电路，提高了环形器的隔离度，对改善功放驻波，保证指标稳定，避免功放失配损坏以及提高功放可靠性都具有十分重要的意义。
图1为现有普通单环行器功放电路结构示意图；图2为本发明双环行器功放电路实施例一的结构示意图；图3为本发明双环行器功放电路实施例二的结构示意图；图4为本发明双节环行器实施例的结构示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。本发明实施例提供了一种环形器功放电路，包括功放、环形器、功率负载和负载，所述功放的输出端与所述环形器的输入端相连，所述负载与所述环形器的输出端相连，所述功率负载与所述环形器的负载端相连，其中:所述环形器为N级环形器或M节环形器，其中，N、M均为大于I的整数。当所述环形器为N级环形器时，第一级环形器的输入端与所述功放相连，第N级环形器的输出端与所述负载相连，第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，所述第一至第N级环形器的负载端相连后与所述功率负载相连，或者，所述第一至第N级环形器的负载端分别与各自的功率负载相连；其中，i+Ι为大于I且小于等于N的整数。如图2所示，为本发明双环行器功放电路实施例一的结构示意图，在该电路中，功放在输出端接两级环行器(即双环形器)后与负载相连接。具体地，该两级环形器中的第一级环形器的输入端与所述功放相连，第二级环形器的输出端与所述负载相连，第一级环形器的输出端与第二级环形器的输入端相连，所述第一级和第二级环形器的负载端相连后与功率负载相连。当然，图2中的双级环形器的结构也可以改变，例如所述第一级和第二级环形器的负载端分别与各自的功率负载相连，如图3所示。该电路利用双环行器使得功放输出端和负载(如天线)之间的隔离度提高到了46dB左右，这样就削弱了因负载的敏感对功放输出端的影响，保证了指标的稳定。其次，双环行器结构与单环行器结构相比，驻波也得到改善。另外，高的隔离度也能够避免功放失配损坏，可靠性大大提高。且实现比较简单，在常用的单环行器结构基础上，再增加一级，或多级环行器，在使用多级环行器结构时，应考虑体积，成本，以及选用低插损的环行器器件，例如可选择插损值为0.4-0.6分贝的N级环形器。另外，上述环形器也可以采用一些厂家的高隔离度的双节环行器，该双节环形器的结构如图4所示，该双节环行器的插损值为0.2-0.3分贝。综上所述，上述环形器功放电路结构简单，易于实现，且具有隔离度高，驻波改善情况好，保护功放避免失配损坏能力强，可靠性高的优点，尤其适合传输功率较大的射频功率放大电路上的应用。本发明实施例还提供了一种环形器功放电路的设计方法，该方法包括:步骤11、将功放的输出端与多环形器的输入端相连；步骤12、将所述多环形器的输出端与负载相连；步骤13、将所述多环形器的负载端与功率负载相连；其中，所述多环形器为N级环形器或M节环形器，N、M均为大于I的整数。其中，当所述环形器为N级环形器时，该方法可具体包括:将所述功放的输出端与第一级环形器的输入端相连；将所述第N级环形器的输出端与所述负载相连；将第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，将第一至第N级环形器的负载端相连后与所述功率负载相连；或者将所述功放的输出端与第一级环形器的输入端相连；将所述第N级环形器的输出端与所述负载相连；将第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，将第一至第N级环形器的负载端分别与各自的功率负载相连；i+l为大于I且小于等于N的整数。另外，所述M节环形器优选为高隔离度的双节环形器。设计时还应注意开槽尺寸的合理，安装时注意螺钉固定和接地良好，以及注意根据功率等级选择合适的功率负载等。采用上述环形器功放电路设计方法设计的环形器功放电路，具有隔离度高，驻波改善情况好，保护功放避免失配损坏能力强，可靠性高的优点，尤其适合传输功率较大的射频功率放大电路上的应用。本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，上述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。以上实施例仅用以说明本发明的技术方案而非限制，仅仅参照较佳实施例对本发明进行了详细说明。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。
权利要求
1.一种环形器功放电路，包括功放、环形器、功率负载和负载，所述功放的输出端与所述环形器的输入端相连，所述负载与所述环形器的输出端相连，所述功率负载与所述环形器的负载端相连，其特征在于: 所述环形器为N级环形器或M节环形器，其中，N、M均为大于I的整数。
2.根据权利要求1所述的电路，其特征在于: 当所述环形器为N级环形器时，第一级环形器的输入端与所述功放相连，第N级环形器的输出端与所述负载相连，第i级环形器的输出端与第(i+1)级环形器的输入端相连，所述第一至第N级环形器的负载端相连后与所述功率负载相连；其中，i+Ι为大于I且小于等于N的整数。
3.根据权利要求1所述的电路，其特征在于: 当所述环形器为N级环 形器时，第一级环形器的输入端与所述功放相连，第N级环形器的输出端与所述负载相连，第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，所述第一至第N级环形器的负载端分别与各自的功率负载相连；其中，i+Ι为大于I且小于等于N的整数。
4.根据权利要求1-3任一权利要求所述的电路，其特征在于: 所述N级环形器的插损值为0.4-0.6分贝。
5.根据权利要求1所述的电路，其特征在于: 所述M节环形器优选为双节环形器。
6.根据权利要求5所述的电路，其特征在于: 所述M节环形器的插损值为0.2-0.3分贝。
7.一种环形器功放电路的设计方法，其特征在于，该方法包括: 将功放的输出端与多环形器的输入端相连； 将所述多环形器的输出端与负载相连； 将所述多环形器的负载端与功率负载相连； 其中，所述多环形器为N级环形器或M节环形器，N、M均为大于I的整数。
8.根据权利要求7所述的方法，其特征在于: 当所述环形器为N级环形器时， 所述将功放的输出端与多环形器的输入端相连包括: 将所述功放的输出端与第一级环形器的输入端相连； 所述将所述多环形器的输出端与负载相连包括: 将所述第N级环形器的输出端与所述负载相连； 所述将所述多环形器的负载端与功率负载相连包括: 将第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，i+Ι为大于I且小于等于N的整数； 将第一至第N级环形器的负载端相连后与所述功率负载相连。
9.根据权利要求7所述的方法，其特征在于: 当所述环形器为N级环形器时， 所述将功放的输出端与多环形器的输入端相连包括: 将所述功放的输出端与第一级环形器的输入端相连；所述将所述多环形器的输出端与负载相连包括: 将所述第N级环形器的输出端与所述负载相连； 所述将所述多环形器的负载端与功率负载相连包括: 将第i级环形器的输出端与第(i+Ι)级环形器的输入端相连，i+Ι为大于I且小于等于N的整数； 将第一至第N级环形器的负载端分别与各自的功率负载相连。
10.根据权利要求7所述的方法，其特征在于: 所述M节环形器优选为双 节环形器。
全文摘要
本发明提供了一种环形器功放电路及其设计方法，其中，环形器功放电路包括功放、环形器、功率负载和负载，所述功放的输出端与所述环形器的输入端相连，所述负载与所述环形器的输出端相连，所述功率负载与所述环形器的负载端相连，其中所述环形器为N级环形器或M节环形器，其中，N、M均为大于1的整数。上述环形器功放电路设计方法设计的环形器功放电路，提高了环形器的隔离度，对改善功放驻波，保证指标稳定，避免功放失配损坏以及提高功放可靠性都具有十分重要的意义。
文档编号H03F3/20GK103187935SQ20111045373
公开日2013年7月3日 申请日期2011年12月30日 优先权日2011年12月30日
发明者陈化璋, 王欣 申请人:中兴通讯股份有限公司