专利名称：一种消除衬偏效应的电压乘法器电路的制作方法
技术领域：
本实用新型属于集成电路设计领域，涉及电压乘法器电路领域。
背景技术：
图1是一个以PMOS管作为升压管的Dickson电压乘法器的标准原理图，用来产生比电源电压Vdd高得多的直流电压。图中％和％是两相互不交叠的时钟信号，由一个内部振荡电路来驱动。％是一个升压的基准电平，H1为经过数级升压后的输出信号，这个信号包含开关噪声，是一个脉冲信号，如果要得到直流电平输出，那么还需要再加上后级的低通 LPF回路。假设 和 为O-VS之间的脉冲信号，另外每级PMOS升压管导通时会产生一个阈值损失，由于在管子导通的瞬间，衬底并没有接到源端而是接到了相对低电位的漏端，所以这个阈值损失会包含一个衬偏效应。升压管的纵向剖面如图2所示图2中G、B、D三个端连接到一起，由于D端、B端相连，所以在PMOS管子导通的瞬间存在衬偏电压Vsb = Vsd兴0。如果不考虑衬偏效应，则阈值电压可以表示如下Vmo = Vjb+ 2ΦΕ + χβφ^(1)如果考虑衬偏效应，则阈值电压需要表示成如下公式Vm =Vfb+ 2ΦΡ + rpOF + VSB ( 2 )假设我们关心的升压管的阈值电压为Vts，则Vts可以由下面的公式来表示
_o] Vts = Vmo ++ Vsb - V^) ⑶在上面的公式中Vthci是Vsb = 0时的阈值电压，/ = ^p5K称为体效应系数，
ΦF是衬底费米势。由于Vsb兴0，所以表现出来的实际的阈值电压Vts存在衬偏效应。如果照此一级级升压的话，那么总的升压结果中必然包含了衬偏效应的影响。下面我们将每一级的升压过程列表描述如下
权利要求1.一种消除衬偏效应的电压乘法器电路，其特征在于每级升压电路包括依次相连的基准电压输入端，跟随器，电流源，升压管，其中升压管的衬底与D端相连。
2.如权利要求1所述的电压乘法器电路，其特征在于所述的升压管为PMOS管。
3.如权利要求1所述的电压乘法器电路，其特征在于所述的基准电压为内部带隙基
专利摘要本实用新型属于集成电路设计领域，提供了一种消除衬偏效应的电压乘法器电路，每级升压电路包括依次相连的基准电压输入端，跟随器，电流源，升压管，其中升压管的衬底与D端相连。本方案通过预先加入阈值损失和衬偏效应，随后在电压泵升压过程中减去阈值损失衬偏效应，消除了在Dickson结构的电压乘法器升压过程中，由于阈值损失和衬偏效应的存在而造成的误差累积，提高了电路输出的可控性。
文档编号H03K19/094GK202183760SQ20112015670
公开日2012年4月4日 申请日期2011年5月17日 优先权日2011年5月17日
发明者黄立朝 申请人:无锡华润矽科微电子有限公司