专利名称：具有平衡的转变时间的用于差分信号的电平移位器的制作方法
技术领域：
本发明涉及高速接收器和相关电路，且更具体来说，涉及具有平衡的上升和下降时间的基于锁存器的电平移位器。
背景技术：
数字电路通常对内部信号使用一致的逻辑电平。然而，所述逻辑电平可随系统而 变，且甚至在同一系统内的各种子系统电路内也会变化。电平移位器可用于将使用一个逻辑电平的数字电路连接到使用另一逻辑电平的数字电路。可使用多个电平移位器，例如每一系统中一个，其中需要双向移位。举例来说，驱动器可从内部逻辑电平转变成与标准接口线电平兼容的电平。举例来说，线接收器可从接口电平转换成内部电压电平。标准接口电平的实例包含晶体管到晶体管逻辑(TTL)或互补金属氧化物半导体(CMOS)逻辑电平，其通常出现在集成电路内。在数字系统内，例如在数字通信系统内，可将内部电压电平称为逻辑电平，而可将外部电压电平称为线电平。数字电路通常基于逻辑信号而操作，所述逻辑信号具有例如根据同步数字电路的指定时间周期从一个电平到另一个电平的逻辑转变。当需要电平移位器时，通常情况是原始信号转变的时序失真。对于现代高速数字接收器和相关的锁相环(PLL)电路，针对电平移位器存在严格的工作循环失真要求，因为高速数字接收器中的工作循环或位周期失真会直接影响到CDR的抖动预算。虽然现有技术中可以获得简单的电平移位器，其准确且充分地翻译与输入逻辑信号相关联的电平，但是此些电路的缺点在于，其可能使信号的时域特性(例如工作循环)失真，原因在于不与原始信号的时序特性足够精确对应以适合于高速数字通信应用的不匹配的上升/下降转变。此匹配或对应的不足可不利地引起抖动、数据错误等等。
发明内容
示范性实施例是针对用于在电平移位电路中平衡转变的系统和方法。输入电路从两个输入节点接收与两个互补逻辑电平相关联的差分逻辑信号。所述两个输入节点分别耦合到所述输入电路的对称部分。所述输入电路包含电平转变平衡电路和耦合到所述输入电路的逻辑元件。所述电平转变平衡电路在从与所述差分逻辑信号相关联的所述两个互补逻辑电平中的第一者到第二者的转变和相关联的电平移位期间平衡所述两个互补逻辑电平的经电平移位的版本的相应上升和下降时间。在所述转变之后，所述逻辑元件存储所述两个互补逻辑电平的所述经电平移位的版本的输出且在两个输出节点上提供所述输出。所述电平转变平衡电路包含电容器，其与用于所述两个输入节点中的每一者的传递元件并联。所述电容器在所述转变期间使用电容和存储在所述逻辑元件中的互补逻辑电平的先前经电平移位的版本来平衡所述相应上升和下降时间。所述传递元件包含场效晶体管(FET)。所述逻辑元件包含锁存器，所述锁存器进一步在所述转变之后保持所述两个互补逻辑电平的经电平移位的版本的输出电平。所述锁存器可体现为一对交叉耦合的反相器。
根据各种方面，示范性锁存器可包含介于接地电位与源电位之间的耦合到第二极性的第一 FET的第一极性的第一场效晶体管(FET)，所述第一FET的栅极可彼此耦合且耦合到两个输出节点中的第一者，且耦合到介于接地电位与源电位之间的耦合到第二极性的第二 FET的第一极性的第二场效晶体管(FET)。所述第二 FET的栅极可彼此耦合且耦合到两个输出节点中的第二者。根据一方面，可提供用于平衡与电平移位器中的电平转变相关联的上升和下降时间的电路。所述电路可包含用于分别与差分逻辑信号的两个互补逻辑电平中的一者相关联的两个输入节点中的每一者的输入传递元件、耦合到相应输入传递元件的锁存器，以及与输入传递元件并联耦合的电容器。所述锁存器可在从所述两个互补逻辑电平中的第一者到第二者的所述电平转变之后在两个输出节点上保持所述两个互补逻辑电平的经电平移位的版本。所述电容器在所述转变期间平衡所述两个互补逻辑电平的所述经电平移位的版本的相应上升和下降时间，以便消除所述两个互补逻辑电平与在与所述电平转变相关联的所述两个输出节点上的所述经电平移位的版本之间的时序变化。所述电容器进一步通过到锁存器的差分输入的电容性耦合使所述锁存器变得不稳定。
根据一方面，电平移位器可包含输入装置，例如下文中更详细描述的输入电路的各种布置，以用于从分别耦合到输入装置的对称部分的两个输入节点接收差分逻辑信号的两个互补逻辑电平。可包含电平转变平衡装置，以用于在从所述两个互补逻辑电平中的第一者到第二者的转变和相关联的电平移位期间平衡所述两个互补逻辑电平的经电平移位的版本的相应上升和下降时间。例如下文中更详细描述的锁存电路的各种布置的逻辑装置可耦合到输入装置，且可进一步经提供以用于在从两个互补逻辑电平中的第一者到第二者的转变之后在两个输出节点上保持两个互补逻辑电平且输出两个互补逻辑电平。电平转变平衡装置可包含与用于两个输入节点中的每一者的传递元件并联的电容性装置，例如下文中更详细描述的电容器和相关电路的各种布置。可提供电容性装置，以用于使用电容和存储在逻辑装置中的互补逻辑电平的先前经电平移位的版本在转变期间平衡两个互补逻辑电平的经电平移位的版本的上升时间。根据一方面，可提供一种用于电平移位的方法。所述方法可包含接收包含与其相关联的两个互补逻辑电平的差分逻辑信号；对所述差分逻辑信号进行电平移位以形成两个互补逻辑电平的经电平移位的版本；以及在从两个互补逻辑电平中的第一者到第二者的转变期间平衡两个互补逻辑电平的经电平移位的版本的相应上升时间和下降时间，以便消除两个互补逻辑电平与其经电平移位的版本之间的时序变化。所述方法可进一步包含在从所述两个互补逻辑电平中的第一者到第二者的转变之后在两个输出节点上保持和输出所述两个互补逻辑电平的所述经电平移位的版本。
呈现附图以帮助描述实施例，且提供附图只是为了说明实施例，而不是对实施例进行限制。图I是说明常用的基于反相器的电平移位器的实例的电路图。图2是说明常用的基于锁存器的电平移位器的另一实例的电路图。图3是说明使用示范性电平移位器块的布置的框图。
图4是说明示范性电平移位器电路的电路图。图5A是说明与图I的现有技术的电平移位器一致的性能特性的图表。图5B是说明与图2的现有技术的电平移位器一致的性能特性的图表。图5C是说明与图4的示范性电平移位器一致的性能特性的图表。图6是说明用于电平移位的示范性程序的流程图。
具体实施例方式在下文针对特定实施例的描述和相关图式中揭示各个方面。可在不脱离本发明的范围的情况下设计替代实施例。此外，将不会详细描述众所周知的元件，或将省略所述元件，以免混淆相关细节。
词语“示范性的”在本文中用来意味着“充当实例、个例或说明”。本文中被描述为“示范性的”任何实施例不必被理解为比其它实施例优选或有利。同样，术语“实施例”不要求所有实施例均包含所论述的特征、优点或操作模式。本文中使用的术语只是用于描述特定实施例，且并不希望限制实施例。如在本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包含复数形式。将进一步了解，术语“包括”和/或“包含”在用于本文中时指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。此外，根据待由(例如)计算装置的元件执行的动作的序列来描述许多实施例。应认识到，可通过特定电路(例如，专用集成电路(ASIC))、由一个或一个以上处理器执行的程序指令或两者的组合来执行本文中所述的各种动作。此外，本文中所述的这些动作序列可视为整体体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中已存储一组对应的计算机指令，所述指令在被执行后将致使相关联的处理器执行本文中所述的功能性。因此，各种方面可以用许多不同形式来体现，所有这些形式均已被涵盖在所主张的标的物的范围内。此外，对于本文中所述的实施例中的每一个来说，任何所述实施例的对应形式可在本文中被描述为(例如)“经配置以(执行所描述的动作)的逻辑”。因此，参看各图，图I和图2分别展示了常规反相器电路100和常规锁存器电路200。已知反相器(例如反相器电路100)可用于电平移位。信号输入101可被输入到元件102和103的栅极，元件102和103是具有相反极性的传递元件，例如场效晶体管(FET)，且可耦合在电压源(例如Vddl2 110)与参考电压(例如接地111)之间。例如，可从元件102与103之间的接合点(例如在输出104处)获得经电平移位且经反相的输出。此外，可用锁存器电路(例如图2所示的锁存器电路200)来实现常规的电平移位。差分输入信号(即，具有表不同一信息的互补版本的互补(例如相反极性)信号的信号对，例如信号输入正(inp)201和输入负(inn) 202)可被分别输入到图2的元件203和204。输入可为高电压信号电平，且移位器用于将电平向下移位，例如移位到I. 2伏逻辑域。应注意，锁存器电路是由负金属氧化物半导体(NMOS)元件和正MOS(PMOS)元件组成，其各自具有不同的驱动特性。此外，由于NMOS元件在高转变期间触发，所以高和低转变存在不同栅极延迟，因此上升和下降时间不是对称或匹配的。当输入为正时，元件203和204中的对应一者接通，从而将输出节点207和208中的对应一者耦合到接地111，且将相反极性的元件205和206中的对应一者偏置到接通状态，此后使输出节点207和208中的对应一者达到源电压110的近似电平。相反极性的元件205和206中的另一者被偏置为断开，因而“锁存”输出节点207和208上的结果。将了解，特别是参照图5所示的上升时间和下降时间图表且如下文中更详细描述，使用图I和图2所示的常规电路在高速通信应用中执行电平移位存在若干缺点。对于某些应用，例如高速通用串行总线(USB) 2. O接收器应用，对于例如在450MHz下操作的高速接收器容忍小于约40ps的与上升下降失配相关联的变化。确切地说，由于PMOS与NMOS特性之间的上述失配以及用于接通和断开的驱动特性和栅极特性上的差异，可发生时序变化，这在高速电路中可能导致失真和异常，例如抖动、符号间干扰(ISI)等等，这又可导致同步问题和时钟数据恢复(CDR)中的数据错误。此些时序错误通常是因为电路元件与输入电平转变的不对称关系，以及通过现有技术电路进行信号转变的对应不平衡传播。本文中所述的各种实施例提供的是用于消除时序变化、平衡信号转变且因此降低同步和错误问题的概率的相对简单的解决方案。参照图3，示范性系统300的框图可提供对何处可实现平衡的更好理解。差分放 大器310可具有用于逻辑信号的正和负互补电平的输入，展示为inp 311和inn 312。放大器310可进一步具有输出321和322，输出321和322可输入到各种电路，例如高输入阻抗跨导放大器等等，以维持电流要求和其它要求。最后，输入信号被输入到对称电平移位器330以提供从线电平到适当内部逻辑电平的电平移位和将信号传递到例如时钟和数据恢复(CDR)电路等等的时序敏感电路。图4中展示示范性电路400、其各种实施例和部分，其提供用于输入逻辑信号的对称电平移位、对称电平向下移位、平衡等等，所述输入逻辑信号例如是构成为对应于互补逻辑电平的一对信号的差分信号。对称部分A和B可例如对应于用于接收与Inp 401和Inn 402相关联的互补逻辑电平中的对应者的输入部分。应注意，根据电平向下移位电路，输入电压电平可大于内部电路电平，其出于说明性目的例如展示为I. 2伏等等。输入401和402还分别耦合到部分A和B中的每一者中的元件410的栅极，以用于控制在输出节点403和404处的经电平移位输出的提供。参照部分A作为实例，当输入inp 401下降到低于Vddl2-VT的电压电平(其是元件M1422上的电压降)时，接通Ml。当电平下降到低于vddl2+VT时，M2断开。应注意，元件Ml和M2的用途是在电路中维持DC逻辑电平。举例来说，如果Inp 401为低，那么Ml接通且M2断开，以确保outp 403为低且outn 404为高。类似地，如果Inp 401为高，那么Ml断开且M2接通，以确保outp 403为高且outn 404为低。在401和402处的差分切换期间，电容器421绕过开关M1，且迫使outp 403跟随Inp 401，且迫使outn 404跟随Inn 402，这具有使锁存器不稳定且完成转变的效果。由于电容器421具有高度匹配，且提供用于锁存器的平衡动作，所以节点403和404处的上升/下降时间对应地平衡或匹配。通过电容器421的有利动作和先前锁存的电平来配置通过输入部分420的元件Ml 422在输出节点403上提供的输出，以尽可能接近地跟随输入转变。换句话说，由于电容器421的简单放置和逻辑元件430的锁存功能，outp403跟随 Inp 401。在使输入和输出电平稳定在低电平之后，电容器421实际上断开。M1422的栅极永久地耦合到具有永久地偏置M1422的效果的源电压电平Vddl2 410，使得输入上的高于vddl2-VT的任何高电平将被置于关断状态。输出节点403处的负电压耦合到逻辑元件430的元件432和434的栅极，元件432和434耦合在vddl 2410与接地411之间。应注意，图4中展示了逻辑元件430，其例如体现为锁存器。如所属领域的技术人员将了解，可用本文中说明和描述的此电路结构和本文中所述的其它等效结构(例如处理器、经编程的逻辑等等)来支持示范性锁存装置。输出节点403进一步耦合到元件431与433之间的接合节点435。现在参照部分B和输入部分420、元件432和434的栅极上的负电平以及输入Inn 402的互补电平中的对应一者，且上文所描述的元件422的动作将输出节点404保持在高电平。在从互补逻辑电平中的一者转变到另一者期间，本文中所述的各种实施例的优点是显而易见的。当前实例中特别要关注的是(例如)当输入Inp 401从低电平(例如，大于vddl2-VT的电平)转变到高电平且对应地，Inn 402处的高输入电平从高电平转变到低电平时。参照部分A作为一实例，当Inp 401处的低电平开始上升时，在电容器421上形成电荷，从而充当转变平衡装置或电路。实际上，电容器421上的电荷与先前锁存的电平一起作用，通过允许经电平移位的电平响应于Inp 401处的输入信号的变化而立即开始上升，有利地使输出节点403上的经电平移位的电平从低电平到高电平的转变变平滑。当输入电
平上升时，例如高于vddl2+VT，M2接通且输出节点403处的电平上升，元件432和434的偏置反转，从而将输出节点404处的电平驱动到低电平。对应地，通过类似的动作但响应于耦合到输入Inn 402的输入电路420中的相反极性的互补输入，也使对元件431和433的偏置反转，从而将输出节点403驱动到高电平。鉴于上述转变平衡且通过比较，从图5A、图5B和图5C的图表可以看出，可从电路元件的简单组合获得可接受的转变。举例来说，参照图5A，展示图I的现有技术反相器电路的瞬态响应。在从高到低开始电平转变之后，基于电路元件的特性和两个元件之间的反转作用的效应在511处出现过冲。可以看出，因为基于输入信号的极性在特性的动作中的差异，所以可以看出，针对从低到高的互补信号转变，在512处出现过冲，但是其稍微受到延迟。虽然所述转变在接近完成时变平滑，但是将注意，在513处从高到低转变的完成点比在514处从低到高转变的完成点发生得早。此外，平衡点515延迟大约250ps，且被负偏置，这对于仅具有40ps的变化容限的例如USB 2. O电路等示范性高容限接收器电路来说将是不能接受的。参照图5B，展示图2的现有技术锁存器电路的瞬态响应。锁存器电路在521处展示了正过冲的略微改善，然而在522处仍然存在负过冲。完成点524和523更加紧密平衡，然而，对于严格容限的应用来说，转变平衡点仍然被显著延迟。图5C展示了与如上文结合图4展示和描述的示范性转变平衡电路相关联的平衡转变。高到低转变点531和低到高转变点532两者均平滑地开始，且大概在相同时刻开始。由于上升和下降速率是平衡的，所以转变平衡点535大约在中间电压发生，与例如360ps的指定上升和下降平衡时间只有少量偏差或没有偏差。转变完成点533和534被类似地平滑。对于本文根据各种实施例所述的示范性平衡电路，例如45nm工艺实施例，工作循环变化可减小到大约O. 5%。对于28nm工艺实施例,预期进一步的优点。应了解，实施例可包含示范性程序或方法600，图6中说明其示范性部分。当在601处开始之后，可在602处接收包含两个互补逻辑电平的差分逻辑信号。将了解，根据电平向下移位电路，逻辑信号电平可超过内部逻辑电平，且因此电平向下移位。可能有其它配置，其中电平向上移位等等。两个互补逻辑电平被移位到经电平移位的电平，例如在603处向下移位。在互补逻辑电平及其经电平移位的版本的转变(例如在一个输入处从高到低，且在互补输入处从低到高)期间，例如通过操作转变平衡电路、电容器等等和利用先前存储的电平，可以在604处平衡对应的上升时间和下降时间，如上文所述。在转变之后，在605处保持、锁存等等且输出互补逻辑电平的经电平移位的版本。虽然将示范性程序指示为在606处结束，但是应了解，可针对互补逻辑电平的每次转变执行所述程序。虽然用各种动作或子程序展示程序600，但是实施例并非仅限于本文中所述的那些动作或子程序。应了解，使用(例如)本文中所述的合适结构和程序，可以将示范性程序体现为所附权利要求书中阐述的一系列步骤和相关联的功能。另外应了解，本文所述的电平移位器可以包含在移动电话、便携式计算机、手持式个人通信系统(PCS)单元、便携式数据单元(例如个人数据助理(PDA))、带有GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(例如仪表读取设备)或任何其它存储或检索数据或计算机指令的装置或其任何组合中。因此，本发明的实施例可合适地用于任何包含有源集成电路的装置中，所述有源集成电路包含本文中所揭示的电平移位器，例如通过集成到与此类装置中的电路相关联的至少一个半导体裸片 中。所属领域的技术人员应了解，可使用多种不同技术和技艺中的任一种来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可在整个以上描述中参考的数据、指令、命令、信息、信号、位、符号和码片。此外，所属领域的技术人员应了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚地说明硬件与软件的此互换性，上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。所述功能性是实施为硬件还是软件取决于特定应用及施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但所述实施方案决策不应被解释为会导致脱离本发明的范围。在适用的程度上，结合本文中所揭示的实施例而描述的方法、序列及/或算法可直接体现于硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻存在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式磁盘、CD-ROM，或此项技术中已知的任一其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。因此，一实施例可包含体现用于平衡经电平移位的信号的转变的方法的计算机可读媒体。因此，本发明不限于所说明的实例，且任何用于执行本文中所述的功能性的装置均包含在实施例中。前面揭示的装置和方法可使用计算机辅助设计方法和系统来设计，且配置到(例如)GDSII、GERBER和从计算机辅助设计系统输出且存储在计算机可读媒体上的类似计算机文件中。这些文件又被提供到基于这些文件来制造装置的制造处置器。可将装置设计复制到半导体晶片上，例如作为独立电路或作为其它电路的部分，且可接着切割成半导体裸片且封装到半导体芯片中。接着可在各种装置中使用所述芯片。
虽然前面的揭示内容展示了说明性实施例，但应注意，在不脱离如所附权利要求书界定的本发明的范围的情况下，可在其中做出各种改变和修改。无需以任何特定次序来执行根据本文中所描述的实施例的方法权利要求项的功能、步骤和/或动作。此外，尽管可以单数形式描述或主张元件，但除非明确规定限于单数，否则也涵盖复数。·
权利要求
1.一种电平移位器,其包括 输入电路，其从两个输入节点接收与两个互补逻辑电平相关联的差分逻辑信号，所述两个输入节点分别耦合到所述输入电路的对称部分，所述输入电路包含电平转变平衡电路； 逻辑元件，其耦合到所述输入电路， 其中 所述电平转变平衡电路在从与所述差分逻辑信号相关联的所述两个互补逻辑电平的第一电平到第二电平的转变和相关联的电平移位期间平衡所述两个互补逻辑电平的经电平移位的版本的相应上升和下降时间；以及 在所述转变之后，所述逻辑元件存储并在两个输出节点上提供所述两个互补逻辑电平的所述经电平移位的版本的输出。
2.根据权利要求I所述的电平移位器，其中所述电平转变平衡电路包含与用于所述两个输入节点的每一输入节点的传递元件并联的电容器，所述电容器在所述转变期间使用电容和存储在所述逻辑元件中的所述互补逻辑电平的先前经电平移位的版本来平衡所述相应上升和下降时间。
3.根据权利要求2所述的电平移位器，其中所述电容器进一步使所述逻辑元件的所述两个输入节点上的所述差分逻辑信号不稳定。
4.根据权利要求2所述的电平移位器，其中所述传递元件包含场效晶体管FET。
5.根据权利要求I所述的电平移位器，其中所述逻辑元件包含锁存器，所述锁存器进一步在所述转变之后保持所述两个互补逻辑电平的所述经电平移位的版本的输出电平。
6.根据权利要求5所述的电平移位器，其中所述锁存器包含一对交叉耦合的反相器。
7.根据权利要求5所述的电平移位器，其中所述锁存器包含处于接地电位与源电位之间的耦合到第二极性的第一场效晶体管FET的第一极性的第一FET，所述第一FET的栅极彼此耦合且耦合到所述两个输出节点的第一输出节点；以及处于所述接地电位与所述源电位之间的耦合到所述第二极性的第二场效晶体管FET的所述第一极性的第二 FET，所述第二 FET的栅极彼此耦合且耦合到所述两个输出节点的第二输出节点。
8.根据权利要求I所述的电平移位器，其集成于至少一个半导体裸片中。
9.根据权利要求I所述的电平移位器，其中所述电平移位器集成到电子装置中，所述电子装置选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组。
10.一种用于平衡与电平移位器中的电平转变相关联的上升和下降时间的电路，所述电路包括 输入传递元件，其用于两个输入节点中的分别与差分逻辑信号的两个互补逻辑电平之一相关联的每一输入节点； 锁存器，其耦合到所述相应输入传递元件； 电容器，其与所述输入传递元件并联耦合，其中 所述锁存器在从所述两个互补逻辑电平的第一电平到第二电平的所述电平转变之后在两个输出节点上保持所述两个互补逻辑电平的经电平移位的版本；以及 所述电容器在所述转变期间平衡所述两个互补逻辑电平的所述经电平移位的版本的相应上升和下降时间，以便消除所述两个互补逻辑电平与在所述两个输出节点上的与所述电平转变相关联的所述经电平移位的版本之间的时序变化。
11.根据权利要求10所述的电路，其中所述传递元件包含场效晶体管FET。
12.根据权利要求10所述的电路，其中所述锁存器包含一对交叉耦合的反相器。
13.根据权利要求10所述的电路，其中所述锁存器包含处于接地电位与源电位之间的耦合到第二极性的第一场效晶体管FET的第一极性的第一FET，所述第一FET的栅极彼此耦合且耦合到所述两个输出节点的第一节点；以及处于所述接地电位与所述源电位之间的耦合到所述第二极性的第二 FET的所述第一极性的第二 FET，所述第二 FET的栅极彼此耦合且耦合到所述两个输出节点的第二节点。
14.根据权利要求10所述的电路，其集成于至少一个半导体裸片中。
15.—种电平移位器,其包括 输入装置，其用于从分别耦合到所述输入装置的对称部分的两个输入节点接收差分逻辑信号的两个互补逻辑电平；以及 电平转变平衡装置，其用于在从所述两个互补逻辑电平的第一电平到第二电平的转变和相关联的电平移位期间平衡所述两个互补逻辑电平的经电平移位的版本的相应上升和下降时间。
16.根据权利要求15所述的电平移位器，其进一步包括 逻辑装置，其耦合到所述输入装置，用于在从所述两个互补逻辑电平的所述第一电平到所述第二电平的所述转变之后在两个输出节点上保持所述两个互补逻辑电平且输出所述两个互补逻辑电平。
17.根据权利要求16所述的电平移位器，其中所述电平转变平衡装置包含与用于所述两个输入节点的每一输入节点的传递元件并联的电容性装置，所述电容性装置用于在所述转变期间使用电容和存储在所述逻辑装置中的所述互补逻辑电平的先前经电平移位的版本来平衡所述两个互补逻辑电平的所述经电平移位的版本的所述上升时间。
18.根据权利要求17所述的电平移位器，其中所述传递元件包含场效晶体管FET。
19.根据权利要求16所述的电平移位器，其中所述逻辑装置包含用于在所述转变之后保持所述两个互补逻辑电平的所述输出电平的锁存装置。
20.根据权利要求16所述的电平移位器，其中所述逻辑装置包含一对交叉耦合的反相器。
21.根据权利要求19所述的电平移位器，其中所述锁存装置包含处于接地电位与源电位之间的耦合到第二极性的第一场效晶体管FET的第一极性的第一FET，所述第一FET的栅极彼此耦合且耦合到所述两个输出节点的第一输出节点；以及处于所述接地电位与所述源电位之间的耦合到所述第二极性的第二 FET的所述第一极性的第二 FET，所述第二 FET的栅极彼此耦合且耦合到所述两个输出节点的第二输出节点。
22.根据权利要求15所述的电平移位器，其集成于至少一个半导体裸片中。
23.根据权利要求15所述的电平移位器，其中所述电平移位器集成到电子装置中，所述电子装置选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组。
24.一种用于电平移位的方法，其包括接收差分逻辑信号，其包含与其相关联的两个互补逻辑电平； 对所述差分逻辑信号进行电平移位以形成所述两个互补逻辑电平的经电平移位的版本；以及 在从所述两个互补逻辑电平的第一电平到第二电平的转变期间平衡所述两个互补逻辑电平的所述经电平移位的版本的相应上升和下降时间，以便消除所述两个互补逻辑电平与其所述经电平移位的版本之间的时序变化。
25.根据权利要求24所述的方法，其进一步包括在从所述两个互补逻辑电平的第一电平到第二电平的转变之后在两个输出节点上保持和输出所述两个互补逻辑电平的所述经电平移位的版本。
26.根据权利要求24所述的方法，其中所述保持包含在所述转变之后锁存所述两个互补逻辑电平的所述经电平移位的版本。
27.一种用于电平移位的方法，其包括 用于接收差分逻辑信号的步骤，所述差分逻辑信号包含与其相关联的两个互补逻辑电平; 用于对所述差分逻辑信号进行电平移位以形成所述两个互补逻辑电平的经电平移位的版本的步骤；以及 用于在从所述两个互补逻辑电平的第一电平到第二电平的转变期间平衡所述两个互补逻辑电平的所述经电平移位的版本的相应上升和下降时间，以便消除所述两个互补逻辑电平与其所述经电平移位的版本之间的时序变化的步骤。
28.根据权利要求27所述的方法，其进一步包括用于在从所述两个互补逻辑电平的第一电平到第二电平的转变之后在两个输出节点上保持和输出所述两个互补逻辑电平的所述经电平移位的版本的步骤。
29.根据权利要求28所述的方法，其中所述用于保持的步骤包含用于在所述转变之后锁存所述两个互补逻辑电平的所述经电平移位的版本的步骤。
全文摘要
本发明提供用于平衡信号的上升时间和下降时间的电平移位器(400)和方法。输入电路(420，413)接收具有两个互补逻辑电平的差分逻辑信号(Inp，Inn)。电平转变平衡电路(420)在从所述逻辑电平的第一电平到第二电平的转变和电平移位期间平衡每一互补逻辑电平的经电平移位的版本的上升时间和下降时间。逻辑元件(430)存储和提供所述逻辑电平的所述经电平移位的版本的输出(outp，ounn)。所述电平转变平衡电路(420)包含与用于每一输入的场效晶体管(422)并联的电容器(421)。所述电容器使到所述逻辑元件的输入变得不稳定，且使用电容和先前存储在所述逻辑元件中的电平(435，436)来平衡所述转变。
文档编号H03K5/00GK102907000SQ201180025394
公开日2013年1月30日 申请日期2011年4月18日 优先权日2010年4月26日
发明者安基特·斯里瓦斯塔瓦, 全孝宏 申请人:高通股份有限公司