专利名称：一种开关电容全数字混频器和抗混叠滤波器的制作方法
技术领域：
本发明涉及ー种改进的开关电容全数字混频器和抗混叠滤波器，尤其涉及ー种可动态调整接入电路电容容值的方法及改善滤波器相频特性的方法。
背景技术：
ー些通信系统对于信号的相位特性有着一定的要求，优化相位特性也对于信号无失真传输有着重要的意义，然而现有的数字滤波器没有太多地关注相频特性。本发明改进了数字滤波器实现方式，使其更易于优化相频特性，并提出了优化相频特性的方法。为了提高开关电容数字滤波器的相频响应的线性度以及尽最大可能优化幅频特性，需要提高此滤波器中历史电容与旋转电容比值以及缓存电容与旋转电容的比值。然而由于エ艺因素的限制，比值的变化范围十分有限且不够精细，不利于改善频率响应特性。
发明内容
为了克服在现有的エ艺条件下难以在集成电路中实现全数字开关电容滤波器的重要參数的大范围且精确的调整，本发明提供了ー种开关电容全数字混频器和抗混叠滤波器。本发明能够实现对电容容值及电容之间比值的更大范围和更高精确度的调整，实现更加灵活的滤波器參数调整并使滤波器的频率响应特性，尤其是相频特性得到更好地优化。本发明所采用的技术方案是ー种开关电容全数字混频器和抗混叠滤波器的电路，整个电路由完全相同的两个混频和抗混叠滤波电路以伪差分方式构成；其中，每个混频和抗混叠滤波电路包括m个历史电容Ch1-ChmJnk个旋转电容Cr1-Cr2nk, i个缓存电容Cb1-Cbi和4n+3+m+2nk+i个MOS管Mh1-Mhni ;所有MOS管的源极均与其衬底相连；每个电容均并联ー个MOS管，输入电流源与MOS管Ml的漏极相连，MOS管Ml的源极与历史电容Chi一端、MOS管M2、MOS管M4、MOS管M6、……、MOS管M4n的漏极相连，m个历史电容依次串联后接地；M0S管M2、M0S管M4、M0S管M6、……、M0S管M4n的源极分别依次串联k个旋转电容
后接地，MOS管M2、M0S管M4、M0S管M6, ......、M0S管M4n的源极分别与MOS管M3、M0S管M5,
MOS 管 M7、......、MOS 管 M4n+1 的源极相连；M0S 管 M3、MOS 管 M5、MOS 管 M7、......、MOS 管 M4n+1
的漏极依次相连后分别与MOS管M4n+2和MOS管M4n+3的漏极相连，MOS管M4n+2的源极接地，MOS管M4n+3的源极依次串联i个缓存电容后接地。本发明的有益效果是，本发明通过将若干确定エ艺条件下集成电路上可实现的电容进行串联来得到更小容值的电容，并将每个电容与ー个开关MOS管并联，通过数字位控制通断来控制电容接入电路中或是被短路。由此即可实现电容容值和电容之间比值的更大范围变化和更精确的控制，相比现有的电容容值固定的实现方式有了很大提高。另外，实现这一目标之后，提高历史电容与旋转电容比值以及提高缓存电容与旋转电容比值均可以改善频率响应特性，尤其是相频特性的线性度可以得到提高。
图I是本发明开关电 容全数字混频器和抗混叠滤波器的电路原理图 图2是參数a或b趋近于I时的相位线性化原理解释示意 图3是參数a或b趋近于I时的相频特性示意 图4是參数a或b趋近于0时的相位线性化原理解释示意 图5是參数a或b趋近于0时的相频特性示意 图6是參数a或b值为0. 5时的相频特性示意图。
具体实施例方式本发明的原理是将若干确定エ艺条件下集成电路上可实现的电容进行串联来得到更小容值的电容，并将每个电容与一个开关MOS管并联，通过数字位控制通断来控制电容接入电路中或是被短路。由此即可实现电容容值和电容之间比值的更大范围变化和更精确的控制。下面结合附图和实施例对本发明方法进ー步说明。图I示出了开关电容全数字混频器和抗混叠滤波器的电路，图中，m为历史电容个数，n为旋转电容组数,k为姆组旋转电容串联在一起的电容个数,i为缓存电容个数。整个电路由完全相同的两个混频和抗混叠滤波电路以伪差分方式构成。其中，每个混频和抗混叠滤波电路包括m个历史电容Ch1-ChmJnk个旋转电容Cr1-Cr2nk, i个缓存电容Cb1-Cbi和4n+3+m+2nk+i个MOS管Mh1-Mhm ;所有MOS管的源极均与其衬底相连。每个电容均并联ー个MOS管，输入电流源与MOS管Ml的漏极相连，MOS管Ml的源极与历史电容Chl—端、MOS管M2、M0S管M4、M0S管M6'……、M0S管M4n的漏极相连，m个历史电容依次串联后接地；MOS管M2、M0S管M4、M0S管M6、……、M0S管M4n的源极分别依次串联k个旋转电容后接地，
MOS 管 M2, MOS 管 M4、MOS 管 M6, ......、MOS 管 M4n 的源极分别与 MOS 管 M3> MOS 管 M5, MOS 管
M7,……、M0S管M4n+1的源极相连；M0S管M3、M0S管M5、M0S管M7,……、M0S管M4n+1的漏极依次相连后分别与MOS管M4n+2和MOS管M4n+3的漏极相连，MOS管M4n+2的源极接地，MOS管M4n+3的源极依次串联i个缓存电容后接地。m、n、k、i均为自然数。现有的开关电容数字滤波器的工作过程为通过若干组旋转电容Cr与历史电容Ch共同作为采样电容对输入的电流进行收集，即MOS管M1的栅极加上某一频率变化的方波电压，MOS管M2' MOS管M4、…、MOS管M2n栅极则加以N分频后的频率的方波电压；这些旋转电容交替与历史电容并联，与历史电容并联的旋转电容分享电荷，未与历史电容并联的则用于向下ー级输出，即MOS管M3、M0S管M5,……、M0S管M2n+1的相位与MOS管M2'MOS-M4,……、MOS管M2n的相位相反。这ー过程中电荷的积累和转换构成了ー个FIR数字滤波器和ー个IIR数字滤波器。同理，旋转电容Cr交替与缓存电容Cb并联，与其并联的旋转电容与缓存电容分享电荷。整个电路以伪差分方式工作，故下半部分除了 MOS管Mh、MOS管Mr、MOS管Ml之外的所有晶体管栅极电压加以与上半部分栅极电压频率相同、相位相反的方波电压。最终将缓存电容上的电压作为输出。本发明的工作原理也是如此，主要的改进在于提高了滤波器的性能。现有的的滤波器中电容容值固定，不便于动态调整參数，也不利于优化相频特性。本发明中，通过将若干选定容值的电容串联，再将每个电容与开关MOS管并联，控制其接入电路或是被短路，来更加灵活地调整滤波器的參数。MOS管Mh1-Mhm, MOS管Mr1-Mr2nk, MOS管Mb1-Mbi的栅极加高电平时MOS管导通，将和自己并联的电容短路，加低电平是关断，和自己并联的电容接入电路，由此控制电容大小。本发明数字滤波器的传递函数为
权利要求
1.ー种开关电容全数字混频器和抗混叠滤波器的电路，其特征在于，整个电路由完全相同的两个混频和抗混叠滤波电路以伪差分方式构成；其中，每个混频和抗混叠滤波电路包括m个历史电容Ch1-ChmJnk个旋转电容Cr1-Cr2nk, i个缓存电容Cb1-Cbi和4n+3+m+2nk+i个MOS管Mh1-Mhm ;所有MOS管的源极均与其衬底相连；每个电容均并联ー个MOS管，输入电流源与MOS管Ml的漏极相连，MOS管Ml的源极与历史电容Ch1 —端、MOS管M2、M0S管M4、M0S管M6、……、M0S管M4n的漏极相连，m个历史电容依次串联后接地；M0S管M2、M0S管M4、M0S管M6、……、M0S管M4n的源极分别依次串联k个旋转电容后接地，MOS管M2、M0S 管 M4、M0S 管 M6、......、M0S 管 M4n 的源极分别与 MOS 管 M3、M0S 管 M5、M0S 管 M7、......、 MOS管M4n+1的源极相连；M0S管M3、MOS管M5、MOS管M7、……、MOS管M4n+1的漏极依次相连后分别与MOS管M4n+2和MOS管M4n+3的漏极相连，MOS管M4n+2的源极接地，MOS管M4n+3的源极依次串联i个缓存电容后接地。
全文摘要
本发明公开了一种开关电容全数字混频器和抗混叠滤波器的电路，它利用开关电容对电流/电压进行采样并通过电荷分享实现数字滤波器的功能，可以通过若干位的高低电平动态地调整滤波器参数，可以实现对基于此原理的数字滤波器相频特性的优化，也可以降低使用开关电容滤波器导致的电压损失，提高整个电路的增益。
文档编号H03H9/46GK102647154SQ20121014160
公开日2012年8月22日 申请日期2012年5月9日 优先权日2012年5月9日
发明者多尔泰, 潘赟, 虞小鹏 申请人:浙江大学