基于对偶权电阻链的权电压式adc和dac的制作方法

基于对偶权电阻链的权电压式adc和dac的制作方法
【专利摘要】一种基于对偶权电阻链的权电压式DAC和ADC，目前DAC都是基于权电流的工作原理，其工作电流均值随数字信号位数作几何增长，为其最小电流的数百倍；而对偶权电阻链权电压式DAC，用权电压的方式进行DA转换，其工作电流就恒等于最小电流，比权电流DAC的电流均值下降2～3个数量级，器件量小；至于偶权电阻链权电压式ADC，较目前同类的逐次比较型ADC而言，有以下几点优势：①速度快1个数量级；②转换位数高；③器件量小；④误差小。
【专利说明】基于对偶权电阻链的权电压式ADC和DAC
[0001]【技术领域】:本发明是模数转换器和数模转转器范畴(以下，本文将模数转换器简称为ADC，数模转转器简称为DAC)，属于数字通信、数码器件类、电子产品类。
[0002]【背景技术】:ADC和DAC应用于数字通信、雷达、数码产品等，现已有多种ADC和DAC，但都存在很多不足。
[0003]现有DAC的制造有不少的方法，如:R_2R方法、恒流源法、权电阻方法等(1)，然而其基本原理就只一个:将数字信号变成不同的权(2°，2^2^23,……^电流，然后再叠加并经过运算放大器转换成模拟电压信号。这种原理有两大缺点:①、所需电流很大，以18位DAC为例，若令最小电流为Itl,那么最大总电流为Ιο*218 = 256*1024*、，使设备发热量大，使移动通信工具待机时间缩短；②、使权电流达到很高的精度困难很大、结构复杂。
[0004]主流ADC工作原理有三大类:并行式ADC (高速)、逐次逼近式ADC (中速)、双积分式ADC (低速)，还有一些在此基础上结构的变化，如两步式、流水式、折叠式、内插式等，都存在着转换速度与器件量、能耗之间的矛盾。
[0005]本发明的目的是解决ADC和DAC的器件量、能耗与转换速度之间的矛盾。
[0006]名词定义:器件量——组成ADC和DAC电子器件数量。ADC和DAC由很多的电子器件组成，目前常用“芯片面积大小”来描述器件的多少，这不合理，因为同一个电路，用IOOnm的技术和35nm的技术制造，其芯片面积不一样大，而器件量相同；采样保持器简称采保器，采样保持以下简称采保，一个采保周期分为采样瞬间和保持期；
[0007]发明申请内容:本发明是一种基于对偶权电阻链的DAC和ADC，其特征是:包含由对偶电阻串联成的对偶权电阻链，简称对偶链；专有名词和专用符号定义如下:
[0008]?位数指二进制位数，N为对偶链式ADC或对偶链式DAC总位数，为子级位数之和；
[0009]?用α、β、Y、…表述子级别1、2、3、…；Φ为它们的通配符，(Φ+l)为Φ的次级；
[0010]?开关电阻IV附加电阻^、寄生电阻r—数字开关1导通时有一个很小的电阻称开关电阻A ;为了消除开关电阻所引起的误差，每个权电阻都加上了一个与开关电阻相等的附加电阻IV开关电阻!Ttl与附加电阻!T1合称为寄生电阻r ;令三者相等:r0= r1 = r ;Vr表不由r产生的压降；主副电阻链各有Nfr,主链总寄生电压符号为Vte,表不由Nfr产生的压降，即= Vwr = N*Vr ;称VNr为总寄生电压；
[0011]?权值j通配(O~N)所有权值，数字信号I或数字开关S」中的权值j就是权电阻2?或净权电阻2^%中的权值j ;即，数字信号&控制对应的数字开关S」从而控制对应权值的权电阻2jR ；Dj, I与2jR，同理；
[0012]?净权电阻一电阻链中基准电阻为Rtl，为了使标号Rtl醒目地区别于R，改用Θ代替Rtl,副电阻链中基准电阻为Θ’，令Θ’=Θ，2』Θ表示主电阻链中第j位的净权电阻，第O位即最小权净电阻Θ就是基准电阻Rtl;同理，2』Θ，表示副电阻链中第j位的净权电阻；净权电阻可以是一个电阻，也可以是2」个基准电阻的串联，以降低误差；
[0013]?权电阻一为了消除寄生电阻r引起的转换误差，令2jR=2j0+r且2jR’ =2j Θ ’+r，即，权电阻2屯或2屯’是在净权电阻基础上附加了寄生电阻r，2?简称主权电阻，2屯’简称副权电阻，合称权电阻；每个权电阻都并联一个数字开关，说到某个权电阻时就默认也包括了它所并联的数字开关，不再另加说明；[0014]籲接入电阻、隐除电阻和试接电阻一当数字开关&或1为闭合状态时其电阻等于寄生电阻r，将它所并联的权电阻2?或2屯’两端短路，使该权电阻在电阻链中相当于消失，称之为隐除，该权电阻称隐除电阻，因为权电阻远大于r，所以隐除电阻两端的阻值视同于r ；当数字开关S」或\为开路状态时，它所并联的权电阻2?或2屯’阻值就在电阻链中得到体现，称之为接入，其权电阻称接入电阻，其两端的阻值等于所并联的权电阻2?或2屯’阻值；令接入主权电阻的专用符号为II屯，而令Σ II咁表示为主电阻链中的接入权电阻之和；同样，令接入副权电阻的专用符号为II咁’，而令Σ II屯’表示为副电阻链中的接入权电阻之和；例如，有一个8位的数字信号DAD^D^DADADADAD。= 10011000，得知其D7、D4,D3位等于1，就是将j = 7、4、3的三个主权电阻27R、24R、23R设置为接入电阻，分别用II 7R,II 4R、II 3R 描述，得到 Σ II jR = II 7R+ II 4R+ II 3R,另外 5 个主权电阻
设置成隐除电阻；在ADC中，需要将某个主权电阻尝试
[0015]性的接入，根据比较结果再确定该电阻是需要接入还是隐除，那么该电阻称为试接电阻；?对偶权电阻——主电阻链2°R~2ν_^和副电阻链2°R’~2HR’中，权值j相等的主、副电
[0016]阻称为对偶权电阻，阻值相等，SP,2JR = 2屯’，2JR与2屯’为对偶权电阻；
[0017]?对偶开关——每个权电阻并联一个由数字信号控制的数字开关；2咁并联数字开关I，被数字信号控制0R’并联数字开关§』，被数字信号D^!制而和孓为互反的对偶开关，即Sj和§」中总是有一个导通而另一个截止，所以对偶电阻总是一个接入一个隐除；
[0018]?数字信号Dj = I时控制数字开关Sj = I，表示开关开路；数字信号Dj = O时控制Sj = O,表示开关短路；Dj与孓同理；本文采用正逻辑，即高电位=1，低电位=O ；
[0019]?主视在链NR——权电阻2°R、2iR、…、2Ν1的串联称为主视在电阻链NR，同样，权电阻…、2HR’的串联称为副视在电阻链NR’，
[0020]籲王链Ry 王视在链中的总接入电阻，王视在链NR中接入电阻链(包括接入的权电阻和寄生电阻)称为主权电阻链，简称主链Ry ；Ry=(Σ nJR +m*r) =(Σ EjΘ +N*r),?ζ中m为主电阻链中隐除电阻个数；同样，副视在电阻链中的接入电阻链称为副权电阻链，简称副链R’ y ;R’y=([ IIjR’ +m’*r) =(Σ IIj0’ +N*r)，式中m’为副电阻链中隐除电阻个数；
[0021]?主链净权电阻Rytl和副链净权电阻R’ y0—主链排除寄生电阻后的净权电阻值Ry0简称主链净权电阻，Ry0=Ry-N*r= Σ HiΘ洞样，副链净权电阻R>=R’y-N*r= Σ IIj Θ ’ ；
[0022].Vy——主链总电压，Vy=Ry*I=(ZIIj0 +N*r)*I;
[0023].Vy0——主链净权电压Vy0= Vy-N*r*I = Σ IIj Θ *I=Ry0*I;
[0024]?对偶权电阻链——主链与副链的串联称为对偶权电阻链，以下简称对偶链；主链中的权电阻2?与副链中对应的权电阻2屯’为对偶电阻；对偶链式ADC简称DOADC ;对偶链式DAC简称DODAC ;两者合并简称对偶链式转换器，简称DOC。
[0025]?对偶链总电阻Rz——由于一付对偶电阻总是一个接入另一个隐除，所以接入电阻总值为2°!^?+…+2HR，隐除电阻总值为N*r，所以Rz为定值Rz = 2°!^?+…
对偶链电流(简称链电流)I为定值I = V e /Rz = V e / (2°!^?+…+2HR+N*r)；
[0026]?具体电路是不胜枚举的，本发明中的电路实现过程只是举例；
[0027]?下标不改变符号的性质，如CB是采保器，CBw仍然是采保器，下标w只是注脚；
[0028]视在总对偶链由视在主电阻链NR和视在副电阻链NR’串联而成，视在主电阻链NR由主权电阻2°R~2Ν1串联而成，视在副电阻链NR’由副权电阻2°R’~2^1?’串联而成，主、副视在电阻链中权值j相等的主、副电阻，即2?与2屯’为一对阻值相等的对偶权电阻，净权电阻可以是一个电阻，也可以是2」个基准电阻的串联；每个权电阻并联一个由数字信号控制的数字开关；2咁并联数字开关被数字信号&控制；2屯’并联数字开关&，被数字信号D^!制；令Sj和§』为互反的对偶开关，即Sj和§』中总是有一个导通而另一个截止，所以对偶电阻总是一个接入一个隐除，使主、副视在电阻链在数字信号控制下成为一对互补的N位数字式可调电阻器Ry和R’ y，将Ry和R’ y分别称为主链和副链，称当Ry变大时，R’ y等量的变小，反之亦然，所以Ry+R’ y和电流I为恒定值，其主链电压为Vy = Ry*I ;数模转换过程为:数字信号控制对偶开关，从而控制对偶链中权电阻，使得权电阻(2HR、…、2°R)可以任意接入和隐除，形成了权电压，排除了寄生电压后，净权电压(2^0*1、…、2°Θ*Ι)可以任意加减，所以主链电压\在(2ΝΘ*Ι~O)范围可调，量化间距Λ = 0*1 ;因为该装置由数字信号控制输出可调权电压，所以是对偶链权电压式DAC ;在这种DAC的基础上，若采用逐次比较方法就成了基于对偶链的逐次比较型ADC，若采用预判式方法加并行器结构，就成了基于对偶链的预判式ADC;
[0029]注意到数字开关电阻是半导体材料，温度变化会引起阻值变化，为了抵消这种变化，权电阻上的附加电阻采用与开关电阻相同的或特性一致的材料；
[0030]引入寄生电阻和净权电阻2j0的意义:已知Vy = ( Σ II屯+m*r)*I，式中m为主电阻链隐除电阻个数，这是一个随机数，会导致电路设计复杂化，所以要引入净权电阻2」Θ的概念，令2jR =2J Θ +r且2jR’ =2j Θ ’+r,即，因为权电阻2jR在净权电阻$ Θ的基础上附加了大小为r的寄生电阻，所以，当权电阻2?在接入或隐除时，其寄生电阻值r保持不变，而变化值刚好等于净权电阻2』0值；主链中的寄生电阻总值恒等于N*r (标记为Nr)，得到主电阻链的权电压为Vy=([ IIjR +m*r)*I=(Z IIjΘ +N*r)I，因为N*r*I为常数,减去N*r*I的电路容易实现，得到主链净权电压Vy0= Vy-N*r*I =Σ nj0*I=RyO*I;
[0031]例如，有一个8 位数字信号 Dad6Xd5Xd4Xd3Xd2Xdado = ιοοιιοοο，得知其 d7、D4、D3位等于1，控制其S7、S4、S3开路，其它开关短路，将j = 7、4、3的三个主权电阻27R、24R、2?设置为接入电阻，分别用II 7R、II 4R、II 3R描述，得到接入电阻总阻值为ZnjR=II7R+n4R+n3R=n7e+n4e+n3e+3*r,另外 5 个主权电阻 S6RJ5RJ2RJ1RJqR 设置成隐除电阻，其总阻值为5*r，主链总电阻Ry=S入电阻总值+隐除电阻总值=Π7Θ+Π4Θ+Π3Θ+8*，通过减法器减掉8打，得到Vy0= Vy-8*r*I =(27Θ+24Θ+23Θ) *1;至此，实现了数字信号到对应的主链净权电压的转换，即实现数模转换；主链净权电压Vytl的量化单位为λ，δ =0*I=(Ve-2VNr)/2N; Δ也是最小电压砝码单位，一个N位对偶链，有2"个均匀量化单位Λ ；
[0032]实施例与【专利附图】

【附图说明】，为了审阅更加方便，有意将实施例与附图的编号对应，给出一个【专利附图】

【附图说明】就接着给实施例，将两者结合起来描述，前面已经解释过的符号通常不再解释。约定:被测电压用u、U表示,交流用小写如UpUpUw等,直流用大写1^、1^、11￥等；已知电压、权电压(又称电压砝码)用V表示，如Vy、Vytl等，称砝码电压。
[0033]图1.1——N位对偶链式数模转换器原理图
[0034]2°R~2HR为主权电阻，Sci~Sim为与对应主权电阻并联的数字开关，共同构成主链；2°R’~2HR’为副权电阻，§。~ 为与副权电阻对应的数字开关，共同构成副链；Vy为主链的总电位；Σ为加法器；V_等于主链寄生电阻之和；Vy(l为主链净权电压；电流源A ^和Aa涿统正极乂^亚正极^^电源地^^亚地乂广“^八灰^^^丄夕灰为通用符号)；
[0035]实施例1.1——N位对偶链式数模转换器，简称DODAC ；
[0036]在电阻链上串联一个电流源就成了泛电阻链，明确约定:文件中所有的电流源A s φ和Aii φ均为可选项，所有实施例中所述的对偶链都是泛电阻链，涵盖了有电流源式对偶链、无电流源式对偶链和电流源加主链式电阻链三种；紧靠系统正极Vp串联电流源A e φ后，A s φ另一端的电压为V β φ，称V β φ为亚正极，若没采用电流源A β φ，则正极Vp与亚正极V”合并而且通用；同样，紧靠系统电源地丄串联电流源Aiitc后，Aiitc另一端电压为VAi)，称Va φ为亚地；若没采用电流源Aii φ，则地丄.与亚地Vii ^合并而且通用；电流源只能选一个，以选用A e φ为例，因为无电流源时的链电流I=Ve JRz，所以电流源A e φ参数确定的最优化为:令电流源A s ^的源电流I s ^调节至I ;注意到调节源电流Ie φ时V s ^又会变化，Itc也会变化，所以这是一个互相影响的调节和设计，最后实现Ietc = ΙΦ，可以提高抗干扰性和抑制开关毛刺电压；如果在高精度电流源的情况下，电流源As ^的源电流I s ^在任意负载下高精度恒定，则可以不管Itc而任意确定源电流I β φ的值；这时，如果将副链用导线置换，令对偶链只剩下主链，就成为电流源加主链式DAC，同样得到主链净权电压等式:Vy0=I nj Θ * Iso=Ry0* 1?.φ;实现 DA 转换。A s φ、V s φ、Vp 以及 A ▲ φ、V ▲ Φ、丄的原理在此统一说明，以下不再单独解释。
[0037]该转换器由主链2°R~2mR和`副链2°R’~2^1?’串联而形成对偶链，串联的顺序为:地一主链一副链一Vs ;因为电流I固定，所以只要数字信号确定所有主权电阻的接入和隐除状态后，就得到了主链总电压Vy= (I nj0+N*r)I,通过加法器Σ减掉寄生电压\τ，就得到总净权电压Vytl，即VyO = Vy-VNr=Znj0*I，完成数模转换；数字信号直接转换成了电压值；其实寄生电压Vft是一个常数，只是使输出值整体上移了 V_，也可以不予考虑；
[0038]该转换器的工作电流是固定值I = Ve/ (2^+2?+……，如果令I等于目前DAC的最小电流，作为比较，目前的DAC所需电流最大值为I的2N倍。
[0039]图1.2——N位对偶链式数模转换器符号图
[0040]Ry为2°R~2mR和S。~S1^1的符号图，R’ y为2°R’~2^1?’和§。~的符号图。
[0041]图1.3—N位数字式可调电阻器符号图
[0042]Ry为2°R~2MR和Stl~S1^1的符号图，符号图为N位数字式可调电阻器。
[0043]实施例1.3—N位数字式可调电阻器(图1.3)
[0044]该实施就是将实施例1.1中的主电阻链独立使用，在数字信号的控制下，接入对应的权电阻，权电阻可以根据数字信号任意设置成接入或隐除，使得AA-BB之间的总电阻值可以在Nr~(2η]Θ+…+2G0+Nr)之间变化，变化间隔为Θ ；
[0045]图1.4—数字-模拟混合式乘法器原理图[0046]CF为集成运算放大器,U1和U2为反相端输入信号,U3和U4为同相端输入信号，Ru、Rc2> Rc3> 1、均为固定电阻，Rcz和Rcf为上述N位数字式可调电阻器，Uout为输出电压。
[0047]实施例1.4—数字-模拟混合式乘法器工作原理
[0048]如果将图中的1^和1^换成固定电阻，该图就是一个传统的差动放大电路，可以实现加减和放大的功能，成为求和-放大器；令Rel = Rc2 = Rc3 = Rc4?Rcz = Rcf，这时差动放大电路求和放大关系为:U0Ut = (RCF/Rcl) (-u1-u2+u3+u4);如果通过数字信号同步控制N位数字式可调电阻器Rra和Rct的大小，就改变了放大倍数，与输入信号成为相乘的关系。
[0049]图1.5.1-三角形GS为电压跟随器符号图,输出电压等于输入电压,都是Ux2,但
是提高了负载能力，用三角形在所有附图中表示该器件，因为含义简单，无需标记GS;
[0050]图1.5.2—比例缩减器Ψχ符号图；Ψ为缩减器符号(Ψ大写)，下标X为通配符，缩减比例为ψχ(ψ小写，图中没标)，输入信号uxl、u’xl ;输出信号Ux2= (υχι+υ，χ1)/ψχ ;
[0051]图1.5.3—比例缩减器Ψχ原理图之一；其中集成运放GS即图1.5.1电压跟随器，因为电压跟随器GS作为输入端的同相端是虚断，所以Rxi和Rx2中电流相等，根据分压关系和叠加定律有:UX2 = (UX1+U，X1)*RX2/(RX1+RX2)，令 Ψχ = (RX1+RX2)/RX2,所以 Ux2 =(Uxi+U，Χ1)/ΨΧ ；
[0052]图1.6——S级*η位的对偶链式数模转换器原理图
[0053]定义α、β、Y…为第1、2、3…级；Φ通配所有的子级，虚线框DODACtc即第Φ级D0DAC;图中令各级位数ηα、η0、…、ns都等于η ;在DODACtc中，2°ΚΦ~为主权电阻，δΦ。~Stcilri)为与对应主权电阻并联的数字开关，共同构成主链；2°ΚΦ’~’为副权电阻，氣Pf5 ~§Φ(η-υ为与对应副权电阻并联的数字开关，共同构成副链'\Φ为主链的总电位；ν%Φ为输出电压；Vsi)为子级电阻链电压，简称链电压；比例缩减器;电压跟随器GS ；公共部分有:Σ ζ为总求和器；各级寄生电压总折合值νΣ P简称总寄生电压；数模转换值Vy0;
[0054]实施例1.6.1——S级*η位的对偶链式数模转换器原理
[0055]采用统一的模块化设计，令各级DODACtc位数Iitc都等于η ;在第Φ级DODACtc中，DODACtc由主链2°ΚΦ~和副链2°ΚΦ’~21"?/串联而形成对偶链，第Φ级子链串联的顺序为:地一主链一副链一链电压Vetc ;因为链电流Itc固定，所以只要第Φ级数字信号确定了第Φ级DODACtc所有主权电阻的接入和隐除状态后，就得到了主链总电压Vyf0= (Σ Π』ΘΦ+η*gamma)ΙΦ，经过电压跟随器GS提高Vytc的负载能力；比例缩减器Ψ-将主链总电压Vytc与次级输出电压V’ y(tc+1))相加并缩减2n倍就成为了第Φ级输出电压V’ yi)，即-T = (Vyi)+V’y(il+1))/2n;如果令V”yi)为Vytc到总输出的电压，那么Vytc至V”yi)要经过(Φ-l)个比例缩减器，所以V”yi);在总求和器Σ 2中；数模转换值ν?(ι+νΣ?=vya+v’ y0 = Vya+V”y0+V”yY+V”yr..;总寄生电压是一个常数，使输出值整体上移了 νΣρ也可以忽略；芯片制造时用单位电阻可以降低误差，所以净权电阻2』Θ有两种结构，一种是单电阻式，即净权电阻值等于2j0 ;—种是2j个基准电阻0的串联，即净权电阻2』0等于2j个Θ相加；
[0056]该转换器只要将所有的DODACtc换成权电流式DAC子模块，就构成了 S级*n位的权电流式数模转换器；
[0057]如果省略比例缩减器，而是通过调整各级链电压V φ来调整输出电压，令νωΦ = νβ/ψνΦ，式中ψνΦ为第φ级链电压相对于系统电源电压V J拳低倍数，令ψνΦ =1/2(4^1)'同样得到输出电压V’ ytc = VytcA^1)*";当然，可以既要缩减器，也调整链电压；
[0058]实施例1.6.2——S级*n位的单位电阻对偶链式数模转换器原理
[0059]整体与实施例1.6.1相同，差异在于，权电阻2?是由Y个单位电阻R=0+r串联而成，每个R并联一个开关，数字信号控制解码器，解码器控制开关，从而控制单位电阻R的接入个数，从而控制主链电压；其优势是免去了附加电阻与开关电阻的匹配问题；
[0060]图2.1—逐次比较型N位对偶链式模数转换器原理图，简称DOADC[0061]2°R~2HR为主权电阻，Sci~Sim为与对应主权电阻并联的数字开关，共同构成主链；2°R’~为副权电阻，~§^_,为与副权电阻对应的数字开关，共同构成副链；Vy为主链总电位叫为输入的被测交流信号；虚线框QZDL为前置电路，QZDL包括【采保器CB，Ug为采保输出信号(CB对Ui采保后的信号，有正负极性)；正负判别器ZFPX，Ug为对Ug进行判别后的输出信号(只有正极性)；极性寄存器Dx ;对数压缩律模块LOG ；Uyl为前置输出电压；YX为采样执行信号】;CBa为虚拟采保器;υ?0为被测净信号；Σ y为加法器'V Nr为抵消寄生电压；Uy为被测电压；Ba为比较器；h为比较值；(D触发器)DH为比较值寄存器，DH中的D为输入端及Qh为输出端；h’为h的暂存值；以下所有触发器的三角符号处为触发端，cp为触发信号；触发器的信号输入端都用D表示；虚线框XHYW为循环移位寄存器，XHYW包括【N+1个D型触发器，为了避免与输入端D发生混淆，将D型触发器改名为DY触发器=DYim~DY0及DYx共同构成一个循环移位寄存器，Yx和〒,分别为触发器DYx的真值和非值输出端，同样，Yj和"^分别为触发器DY」的真值和非值输出端，Yj充当DG^的触发信号，〒』负跳变充当DGp1的置I信号】;cp为时钟脉冲；虚线框KGJC为开关寄存器，KGJC包括【N个G型触发器:DGN_i~DGtl, Dj为触发器DGj的真值输出端，是Sj的控制信号；&为Dj为的非，是孓的控制信号；Sg为负跳变置I端，Rg为负跳变置O端】;虚线框KGKZ为开关控制器，KGKZ包括上述的【XHYW、KGJC和DH三部分】；
[0062]实施例2.1——逐次比较型N位对偶链式模数转换器，简称基本型DOADC
[0063]基本型DOADC工作原理分为多个模块的工作原理介绍
[0064]对偶链工作原理:与实施例1.1相同之处是:数字信号控制对偶开关，可以得到主链总电压Vy= (Σ IIJ0 +N*r)I= Vyo+VNr;不同之处是:实施例1.1中的数字信号是已知的，而本实施例中的数字信号的求得是依靠后面所述的逻辑电路；比较器Ba就是一个电子天平，被测电压Uy接至Ba的同相端，在保持期Uy是稳定的，Uy = Uy0+V，_，V’ Nr是为了抵消寄生电阻Vft的影响，反相端Vy是电压砝码，是处于与Uy比较和调整过程中的量，Vy = Vy0+VNr,Uy与Vy通过比较器Ba比较，得到比较值h，当Uy> \时11 = I，需要增加电压砝码，当Uy
<Vy时h = 0，需要减小电压砝码；要注意Vy是一个动态值，是一组砝码，像用天平称苹果(电压)一样，拿砝码一个一个的试，确定试加砝码是需要留下还是拿走，所以Vy是量子化变化的，一直称到最小量子砝码Λ被确定去留，无法再往下称，最终确定的Vytl被视为苹果(电压)的重量Uytl，全文Vy = Uy只是在测试精度内的概念，SP IVy-Uj < Δ ;用电子天平Ba称被测电压Uy值，通过开关控制器，一个一个的试电压砝码，随着cp脉冲，将主权电阻2屯按2"-?~2°R的顺序一个一个的充当试接电阻，当2?充当试接电阻时，若h = 1，说明该电砝码加上后总电压没有超过Uy，则通过开关控制器令数字寄存器信号h = LDj= I将2jR确定为接入电阻；若11 = 0，说明该电砝码加上后总电压超过Uy，则通过开关控制器令数字寄存器信号h = O, Dj = O将2?确定为隐除电阻；当2n^R~2°R全部被确定后，Uy被转换成数字信号DimV XD1MV从而实现了 AD转换；作为对偶链的外围电路，其结构是不胜枚举的，以下仅举一例；
[0065]前置电路QZDL的工作原理:当采样执行信号Yx = I的上升沿到来时，令采保器CB对输入交流信号Ui (有正负极性)进行采保，得到一个在采样周期内保持固定的输入采保信号Ug ;正负判别器ZFPx对Ug进行极性判别与处理，当Ug > O时，令极性寄存器Dx = 0，ZFPx的判别输出信号Ug = \，当Ug < O时，令Dx = 1，Ug = _ug，所以，Ug只有正极性Ug =IugI ;模拟对数压缩律模块LOG是可选项，当采用模拟式压扩技术时需要LOG模块(LOG模块有成熟技术，不赘述，本文说到对数律压缩时包括作为对数近似压缩律的A压缩律和μ压缩律)，这时Uyl等于Ug的对数压缩律，在等间隔AD转换后得到的是对数压缩律的数字信号；当不采用LOG模块时Uyl = Ug, AD转换为线性的；Uyl为前置电路输出电压，该过程以下简述为:前置电路QZDI^f Ui转换成前置输出信号Uyl ;因为在后面的预判式ADC中，需要令Uyl经过一个采保器CBw变成Uytl，为了编号统一起见，没有CBw的就在Uyl与Uytl之间加隔一个虚拟采保器CBa，实际上CBa就是一根导线，这时Uyl = Uytl ;因Uytl与总净权电压Vytl成对比关系，所以称Uytl为净被测信号；
[0066]Σ y和Ba的作用:Uy0通过加法器Σ y增加V\，就得到被测信号Uy = Uy(l+V V ;比较器Ba就是一个电子天平，其同相端为Uy，是被测电压，反相端为Vy，是电压砝码，Uy与Vy比较，即υ?0+ν \与Vy(l+V_比较，即Ur0与Vytl比较，抵消了寄生电阻的影响，得到比较值h输送给DH，DH为比较值h的寄存器，当cp负跳变时将DH的h值暂存为h’而相对更稳定，h’充当向KGJC提供的赋值信号；h’连接到DGtl~DGim的D端，等待置数，当Uy > Vy时有h’=I，将试加电压砝码留下，当Uy < Vy时有h’ = 0，将试加电压砝码去掉；
[0067]随后的分析会知道，每个cp脉冲只会触发DGtl~DGim其中的一个，h’对其进行置数；
[0068]循环移位寄存器XHYW跳变的工作原理=DYim~DYtl及DYx共同构成一个循环移位寄存器，令一个I在XHYW中循环跳变；根据已有技术可以得到这么一个循环:随着cp的一次次跳动，I的跳变顺序为Yim = I — YN_2 = I —……一Y3 = I — Y2 = I — Y1 = I — Y。=I — Yx = I — Yn-1 = I — YN-2 = 1......这样一个循环移位，这是已有技术，不赘述；
[0069]开关寄存器KGJC工作原理:KGJC采用DG触发器可以简化结构，DG触发器由D触发器演变而来，其工作原理在实施例2.2中说明，这里先介绍DG触发器的功能，D输入端与传统的D触发器D端相同，为数据输入端，当触发脉冲上升沿到来时，D的数据送到输出端Dj ;h’连接到DGtl~DGim的D端，等待置数，当cp脉冲使XHYW的Yj发生正跳变时，只有DGj被触发，所以h’只会对DGj进行置数；DG触发器与D触发器不同之处在置数端，在D触发器中，Sd为低电平置I端，当Sd = 0，输出端Dj置1，Rd为低电平置O端，当Rd = 0，输出端Dj置O ;而DG触发器与D触发器有所不同，Sg为负跳变置I端，当Sg端发生负跳变瞬间，使输出端Dj置1，如果不是在负跳变的瞬间，即便Sg = O,也不会对输出值Dj产生影响，同理，Rg为负跳变置O端，当Rg端发生负跳变瞬间，输出端&置O ;
[0070]该系统完成一个采样-AD转换周期需要N+1个cp脉冲(O~N)，第O个脉冲完成对信号电压采样且预置对偶开关；第I至第N个脉冲为N位AD转换过程，具体逻辑过程如下:[0071]总会有这么一个时刻，刚好使XHYW中DYx的D = I ;▲当第O个cp脉冲上升沿到来时，使Yx发生正跳变而?χ发生负跳变，因为?χ接到了 DGp1的Sg端，且接到了 DGn_2~DGtl的Rg端，所以使Dim = I而DN_2~Dtl = 0，这组数字信号控制对偶链，仅接入一个试接电阻为.2ν1，此时主链总电压￥广2".10*1+>^*1=￥^+￥1^同时，￥)(正跳变是令CB采样的指令，从前面所述的前置电路QZDL和Σ已知，得到被测直流信号Uy = Uy(l+V’ Nr ;接下来的过程以下简称为h’的运算过程，即:通过比较器Ba比较Uy与Vy的大小，得到比较值h等于O或1，如果Vy < Ur,则h = 1，如果Vy > Ur,则h = O ;接下来cp负跳变，触发器DH为下降沿触发的D触发器，所以将h送至DH的输出端h’暂存；将h’连接到DGtl~DGim的D端，准备置数；该第O个脉冲称为“准备脉冲”，使ADC完成对当前采样信号进行AD转换的准备工作:接入试接电阻2HR并使DYim中的D = I ;接下来的第I个至第N个脉冲的转换过程为以下循环过程:(★为循环起始处)
[0072]令j从N-1逐步变到O的N次循环过程:★①确定试加砝码去留:当第N-j个cp脉冲上升沿到来时，因为DY」中的D = 1，所以DY」中的Y」正跳变而〒』负跳变，Yj正跳变充当DG^的触发信号，将其D端的h’送入到输出端DpDj = h’使S」=h’，由此确定试接电阻2jR是接入电阻还是隐除电阻；②如果h’ = 1，则表示Vy < Uy，即电压砝码还不够量，试加砝码2?需要保留在电子天平上成为接入电阻，而Yj正跳变正好将h’ = I送入到DGj的输出端Dj = I,Dj = I使Sj = I,从而确定了 2?为接入电阻；同理,如果h’ = O,则表示Vy >Uy,需要确定2屯为隐除电阻，而Yj正跳变正好将h’ = O送入到DGj的输出端Dj = O, Dj =O会使Sj = O,从而确定了 2屯为隐除电阻；③除DGj外的其它DGtl~DGim的触发端无脉冲，所以输出端数据不变；④由于Yj = I送至DYp1的D端，所以为XHYW的跳变做好了准备；?添加下一个试加砝码:?在DGp1的Sg端负跳变，使在DGp1的输出端Dp1 = 1，将2HR作为试接电阻，得到新的再次执行h’的运算过程，将h’送到DGtl~DGim的D端；赋值j:=j-1，h’等待对下一位DGj的置数；若j≥O则回到★处循环；
[0073]补充一点，j = O时，即第N个脉冲时有点特殊，DY0的?。为悬空没用，Ytl = I送至DYx的D端，回到▲处，开始新周期的第O个脉冲，为下一个采样-AD转换周期做准备；
[0074]经过如此N+1个脉冲后，完成了一个采样-AD转换周期，2n^R~2°R和D1^1~Dtl都全部被确定，Uytl被转换成数子彳目号Dn_A......XD1XDtl,从而头现了 AD转换；
[0075]图2.2—G型触发器工作原理图，虚线框DG^为G型触发器框图洱和^分别为G型触发器DGj的真值和非值输出端；DYj为D型触发器；Sd为DYj的低电平置I端；Rd为DYj的低电平置O端；Sg为DG^的负跳变置I端；Rg为DG^的负跳变置O端；D为数据输入端；cp端(或三角形端)为触发端A和C2为跳变电容况和R2为跳变电阻；SR为高电位端；[0076]图2.3为6型触发器符号图，各标号06」、0」、&、0、叩、58、1在图2.2中解释过；
[0077]实施例2.2——G型触发器工作原理
[0078]G型触发器由D型触发器演变而来，DYj为D型触发器；在D触发器中，Sd为低电平置I端，当Sd = 0，输出端Dj无条件置I ;Rd为低电平置O端，当Rd = 0，输出端Dj无条件置O ；D为数据输入端，cp端(三角形端)为触发端，在满足条件Sd = I且Rd = I前提下，当触发脉冲到来时，D端的数据传送到&端；而G型触发器与D触发器有所不同，Sg为负跳变置I端，仅当Sg端发生负跳变瞬间，使输出端h置1，如果不是在负跳变的瞬间，即便Sg = O,也不会对输出值E^.产生影响，其电路原理是:当Sg = I时(:2两端都接到高电位1，所以C2中稳态电压为O，这时Sd= 1，对DYd勺输出值无影响；当38由I跳变到O时，由于C2的电压不会突变，所以这个瞬间Sd = O，但是由于SR端是高电位I，形成充电回路SR — R2 — C2 — Sg对C2充电，根据电路知识可知充电时间常数τ =R2*C2，经过时间τ后C2充满63%，经过3 τ后C2充满95%，使Sd = 1，设计使τ很小，所以仅在Sg由I跳变到O的瞬间Sd = O,使输出端Dj无条件置I ;同理，Rg为负跳变置O端，仅当Rg端发生负跳变瞬间，使输出端Dj置
O,如果不是在负跳变的瞬间，即便Rg = O,也不会对输出值Dj产生影响；在满足条件Sg和Rg都没有发生负跳变的前提下，当触发脉冲到来时，D端的数据传送到&端；
[0079]图3.1——A类N位预判式对偶链模数转换器原理图
[0080]并行式模数转换器(以下简称并行器，因为是成熟技术，所以只有简图)；前面已经解释过的有:2°R ~2HR ；S0 ~Sm ;2°R’ ~2^1?’ ；So ~ S^-1 ; Vy ；QZDL ；CB ；ZFPX ；DX ；L0G ；Ui ；ug ；Ug ；Uyl ；Uy0 'V Nr ;需解释的有:预判运算器YSQ ；A类(q-1)~O位精测并行器BXQ,，包括【链电阻Rq~R1 ;参考电位Vcm~Vtl ;比较器Bcm~B1 ;编码器BMQq ;精测修正数字量(CltrlVHl) ； I ; (q+t-1)~q位粗测并行器BXQt，包括【链电阻R’ τ~R’:;参考电位V’ η~r 0;比较器B’ η~B’ I ;编码器BMQt ;粗测修正数字量(d’ h\...\d’ ο)】；修正量采保器CBw ;修正量加法器Σ w ;修正量交流值Uw ;修正量正负判别器ZFPw ;修正量极性寄存器d’q ;修正量绝对值Uw ;修正量绝对值放大器FDw ;修正量绝对值放大值Uwt ;采样脉冲信号YX ;寄生电阻加法器Σ y ；
[0081]实施例3.1——A类 N位预判式对偶链模数转换器(图3.1)
[0082]定义:.用D(X)表示模拟电压X对应的数字量，例如，用D(Vy)表示电压Vy对应的数字量 DhW2V" XD1MV 即 D (Vy) = DimMV2V" \Di\D。；开关状态 S^S^V" XS1XStl 与数字量DimMV2V"\Di\D。逐一对应相等；同理，d(Uw) =
的为刚完成转换的当前量，比如被测电压Uy刚完成AD转换就用Uay表示，称当前电压Uay,类似有，Vay、D%、S%称当前量；以b为上标的为待转量，即紧临跟随Uay被采样并即将转换的被测量Uy用Uby表示，称待转电压Uby，与Uby对应的有数字待转量D1V Vby为衡量待转量的电砝码；同理，Vsy称预判量电砝码、Dsj称预判数字量；籲Vfy称Uby的结果量，即Uby-vfy< Δ ；?电压修正量简称修正量，修正量也就是Uby-Uay的差值，w为下标的符号为修正量符号,如CBw, Σ w、uw、ZFPw、Uw ;?数字量(I,)表示Dq = 1，(Iq)对应的模拟权电压为2qA ;同理，(Oq)表示 Dq = O ;籲令 2q = Qdt = T ；
[0083]工作原理:该ADC由N位对偶链、q~(q+t_l)位粗测并行器BXQt和(q_l)~O位精测并行器BXQq三级组成；N位分成三段:基础段高位g位(Dg+t+(rlV..\Dt+q)、粗测段中位t位Φ?+0-1\...Μ\)和精测段低位q位(DtrlVuM)ci);已知修正量uw = Uby-Uay，假定采样密度较高，保证使修正量Uw对应的数字变化量< 2t+%那么，只要对修正量Uw进行AD转换即可得到完整的AD转换，为此，用粗测并行器BXQt对修正量Uw进行粗测，将粗测后的数字量与当前数字量Vay相加，得到Uby的预判数字量Vsy,在Vsy的基础上进行精测；假定已经得到当前量Uay的AD转换D (Vay) = (DVi\DV2\- \DaADa0)，本例对待转电压Uby的AD转换分以下几个步骤:
[0084]第一步，求修正量粗测值Cl(Utw)，由(q+t-Ι)~q位粗测并行器BXQt求出d (Utw)，即求出Uby-Uay的q~(q+t-Ι)位AD转换，原理是，①QZDL将Ui转换成净被测信号Uyl ；Uyl被修正量采保器CBw阻拦，落后于Uytl—个采样周期，当某个Uytl转换完成后成为Uay并发出采样脉冲Yx后，Uyl作为Uby被传送到CBw的输出端成为Uytl,所以在采样脉冲Yx到来的瞬间，Uyl为Uby且Ur0为Uay ;②由修正量加法器Σ w完成Uby与Uay的修正量运算uw = Uby-Uay = Uyl-Uy0,③由修正量正负判别器ZFPw对Uw进行极性判别与处理，当Uw > O时，令极性寄存器d’ q =O，ZFPw的判别输出信号Uw = Uw ;当Uw < O时，令d’ q = 1，Uw = _uw，所以，Uw只有正极性，完成修正量的绝对值运算Uw = I Uw I，Uw = (O~2t+<1 Δ ) 修正量绝对值放大器FDw将修正量绝对值Uw放大成修正量绝对值放大值UWT，变化范围为(O~V e ;V e = 2g+t+q Δ ) 由粗测并行器BXQt对Uw的进行AD转换，得到修正量Uw大刻度的粗测值Cl(Utw) = d，Jd，t_2\...\d’ Ad’ Q =从+八土，(令 d’ χ = dq+x 如 d’ = (!_、(!’ Q = dq,即在下标中
叠加精测位q ;)，粗测值量化单位数字量为(I,)，模拟量为2^ △，更精细的测量有待于下面两步完成；
[0085]修正量精细刻度的精测值(KUtlw) = ClrAdq-A- XdAd0要等到第三步完成，其最小量化单位数字量为(υ，模拟量为Λ，容易知道精测值d(U\) = (ClrAdq-A-XdAd0)
<(I,)，即精测值之和小于粗测值的量化单位；总修正量d(uw)等于修正量粗测值Cl(Utw)与修正量精测值Ci(Utlw)之和，d(uw) = d(Utw)+d(Uqw) = ((ν,χ+Ην.Λ?,+Λ# + (Odtr2V-HH) = (cU-AcUW XcUHWtrlWtr2VW1Wci)，用模拟量表示为 uv = uvuv 比如6.3 = 6+0.3 ；
[0086]第二步，计算预判值d (Usy),令极性寄存器d’q对应着(I(Utw)的dq位,令d (Utdw)=d (Utw) +d’ q = (dq+HXdq+HV..X(V1Xdq) +d’ “当 d’ q = O 时，d (Utdw) = d (Utw),当 d’ q = I 时，d (Utdw) = Cl(Utw)+ (Iq)；
[0087]当Uw 为正时，d’ q = 0，可知预判数字量 D(Usy) = D(Uay)+d(Utdw)=D (Uay) +d (Utw) + (Oq) = D (Uay) ++d (Utw)，这时，待转量Uby应该等于当前量Uay加修正量Uw，Uby = Uay+Uw,用数字量表示为 D(Uby) = D (Uay)+d (Uw) = D (Uay)+d (Utw) + (Oq)+d (Uqw)=D (Uay) +d (Utdw) +d (Utlw) = D (Usy) +d (Utlw)，而根据前面已经求出的 D (Uay)和 D (Utdw)，再经过运算器YSQ即可求出D(Usy),所以只要再将Cl(Utlw)测出就可完成对Uby的AD转换，为此，对偶链根据预判数字量D (Usy)预置好对偶开关，得到主链预判总电位Vsy = Uay+Utdw ；
[0088]当^为负时，d’，= I,，可知预判数字量D(Usy) = D(Uay)-d(Utdw),这时待转量Uby应等于当前量Uay减修正量Uw，Uby = Uay-Uw，用数字量表示为D(Uby) = D (Uay)-d (Uw)=D(Uay)-Cl(Utw)-Cl(Uqw) = 0^)-(1^)-(1,) + (1,)-(1^) = D (Uay)-d (Utdw) + (Iq)-d (Uqw)=D(UsyHaq)-Cl(Utlw)，用模拟量表达为Uby-Usy = 21-UV所以只要将21-Utlw测出就可完成对Uby的AD转换，为此，对偶链根据预判数字量D (Usy)预置好对偶开关，得到主链预判总电位Vsy = Uay-Utdw ;应该注意到，这里是有意让预判量下沉H以利于求精测值的方便；
[0089]第三步，求修正量精测值D (Uby-Vsy)，由(q-Ι)~O位精测并行器BXQq求出Uby-Vsy的AD转换值；并行器BXQq位于主副电阻链之间，从电位的角度说，并行器BXQq是站在主链的肩膀上，所以，在得到主链预置总电位Vsy后，Uby高于Vsy的部分会小于粗测值的量化单位2qA,该尾数由BXQq负责转换；
[0090]当Uw为正时，Uby-Vsy = U、，因为Uqv < 21，所以用并行器BXQq就可以完成对Uqv的 AD 转换，得到 D (Uby-Vsy) = d (Uqw) = (CltrlV..\d0);
[0091 ]当 Uw 为负时，Uby-Usy = 2qA -Uqw,因为 Utlw < 2q Λ，2q Λ > 2qA -Uqw > O，所以用 BXQq就可以完成对 2q Λ-Utlw 的 AD 转换，得到 D (Uby-Vsy) = (Iq)-d (Uqw) = (0..\d。)；
[0092]第四步，求D(Uby),通过以上步骤，分别求出了 D(Vsy)和D(Uby-Vsy) =H),再经过运算器YSQ即可求出D(Uby) = D (Vsy)+ (CltrlV"\dQ)，从而完成对Uby的AD转换；当然，这个D(Uby)在下一个周期的转换中又是作为D(Uay)出现的；
[0093]图3.2——B类N位预判式对偶链模数转换器原理图
[0094]前面已经解释过的有:2°R~2^1? ；S0 ~S1^ ;2°R’ ~2^1?’ ；So ~ S^-1 ； Vy ；QZDL ；CB ；ZFPX ；DX ；L0G ；Uj ；ug ；Ug ；Uyl ；Uy0 ;V，Nr ；YSQ ；RQ ~R1 ;VQ_i ~V1 !Bihl ~B1 ；BMQq ； (CltrlV..\d0) ；BXQt ;R，η ~R，! ;R，τ ;Υ，η ~V ! ;B，~B，^ ；BMQt ； (d，，—Λ...\d，0) ；CBW ； Σ w；uw ；ZFPW ;d’ q ；UW ；ΥΧ；Σ y ;需解释的有:预判求和器Σ ’ y ;预判交流误差uz ;预判误差正负判别器ZFPz ;预判误差极性寄存器Dz ;预判误差绝对值(简称判差)Uz出类(q-Ι)~O位精测并行器BXQ’ q ；FDq为判差放大器；Uzq判差放大值；
[0095]实施例3.2——B类N位预判式对偶链模数转换器(图3.2)
[0096]该实施例与实施例3.1的工作原理、第一步、第二步相同，这里只对第三步、第四步的不同之处进行说明；
[0097]第三步，求修正量精测值D (Uby-Vsy)，预判求和器Σ，y对Uby和Vsy进行求和运算，得到预判误差保持uz = Uby-Vsy,预判误差正负判别器ZFPz将预判误差极性存放到寄存器Dz，并将有极性的Uz转变为判差Uz，因为Uby与Vsy的距离会小于粗测值的量化单位2^4，所以判差Uz的范围是(O~Ztl Λ )，再用放大器FDq将判差Uz放大为判差放大值Uzq，放大值Uzq的范围是(O~V s ;V s = 2g+t+q Δ )，由精测并行器BXQ’ q求出Uzq的AD转换值((ItrlV..\d。)；
[0098]也可以由精测并行器BXQ’，直接求出Uz的AD转换值((V1VWtl)；
[0099]第四步，求D(Uby),通过以上步骤，分别求出了 D(Vsy)和((V1VH1),再经过运算器YSQ即可求出D(Uby) = D (Vsy)+ (CltrlV^dci),从而完成对Uby的AD转换；
[0100]图4 3级子DOADC加末级并行器的流水线式DOADC示意图
[0101]已经解释过的符号和功能有=QZDLXB；ZFPX ；DX ；L0G ；Ui ；ug ；Ug ；Uyl ；CBa ；Uy0 ;V’nr ；Yx ;需解释的有:图4为3级*4位子D0ADC+4位并行器的E类ADC ；Ea、Ee、Εgamma分别为第a级、第β级、第Y级子DOADC ;令Φ通配a、β、Y、δ…，υgammaφ简写为U4l, U4l为Φ级被测电压；vy4>简写为V41, νφ分别为Φ级砝码电压为Φ级比较器心为Φ级比较值；虚线框KGKZ41为Φ级开关控制器；SF~Se、SB~S8、S7~S4分别为a级、β级、y级主链数字开关；Sp ~ Sc、Sb ~ Se % S7~S4分别为a级、P级、Y级副链数字开关；Df~Dc、Db~D8、D7~D4分别为a级、β级、y级数字信号；2FR~2CR、2BR~28R、27R~24R分别为a级、β级、Υ级主链权电阻；2fR’~2cR’、2bR’~28R’、27R’~24R’分别为a级、β级、Y级副链权电阻；虚线框JJZHb为B类级间转换器，包括其电压尾数求和器Σ Β、尾数放大器Ab、尾数采保器CBb、寄生电压求和器Σ B1 ;虚线框JJZH。为C类级间转换器，包括其电压尾数求和器Σ。、尾数放大器Α。、尾数采保器CB。；虚线框JJZHd为D类级间转换器，包括其电压尾数求和器Σ D、尾数放大器AD、尾数采保器CBd ;U02、US2分别为第2级、第4级接收到的前级电压尾数；UB1、US1分别为U02、US2的放大值；Ue(l、US(l分别为UM、US1的采保值；V?为Y级寄生电压的折合值；UY4为第3级接收到的包含寄生电压的折合值的前级电压尾数；ΣΜ为寄生电压求和器；第δ级子ADC即Es为并行器，包括【链电阻RF~Ri ;参考电位Vf~V0 ;比较器Bf~B1 ;编码器BMQ5 ;数字量(d3\...\d0) ； ]； δ级待测净电压U50 ；[0102]实施例4.1——m级子DOADC加末级并行器的流水线式D0ADC。简称E类ADC[0103]该例是m级子DOADC加末级并行器的流水线式D0ADC，因为要避免标号的混乱，特将第1、、2、3、4…级用第α、β、Y、δ…级表不；子DOADC标记为Ea、E0、Ey、ES...,每级子DOADC的工作原理与基本DOADC的相同，每个子DOADC的转换位数都等于n，末级是一个nq位的并行器，所以E类ADC的总位数N = m*n+rv位数从高到低，第I级(a级)主副权电阻权值为Μ—1~2N_n)，同样，第2级权值为(2^1~2n_2，，…，第s级权值为⑵+1).1~2N-S*n),…；由于各级都是并行工作，所以该ADC每次采样转换的周期为n+1个cp脉冲；因为受绘图版面限制，图4仅画了一个3级*4位+4位的E类ADC ;
[0104]前置电路QZDL将Ui转换成净被测信号Uyl,因为CBa是虚拟采保器，所以Uytl =Uyl，通过加法器Σ y得到第a级被测信号Ua =Uy(l+V’m;同基本型DOADC—样，第a级子DOADC即Ea对Ua进行AD转换，得到第I级权电阻QmR~2N_nR)的接入-隐除关系，从而得到第I级的数字信号(Dp1~DN_n)和第I级砝码电压Va ；
[0105]图4中第2级采用了 B类级间转换器JJZHb,第2级的JJZHb接收的Ua、Va经电压尾数求和器Σ B得到U02 = Ua-Va，因为第I级最小砝码电压为2N_nR*I，所以U02 < 2N_nR*I，U02经尾数放大器Ab放大2"倍后得到Um，使Um的变化范围与Ua的相同，UM经尾数采保器CBb后得到在采样周期内固定的电压Uetl，这就是被测净电压，Uetl经寄生电压求和器ΣΒ1得到第β级被测电压Ue = Ue(l+V’ m，其中V’ nr = Vnr，抵消掉主链中的寄生电阻；同基本型DOADC —样，E0将Ue进行AD转换后，得到第2级权电阻~2N_2toR)的接入-隐除关系，从而得到第2级的数字信号(Dn^~Dn_2J和第2级砝码电压Ve ;第2级子DOADC即已0
[0106]图4中第3级采用了 C类级间转换器JJZH。，第3级的JJZH。接收的Ue、Ve经电压尾数求和器Σ c得到Uy4 = Ue+V?-Ve，其中= Vnr/2n, JJZHc将抵消掉主链中寄生电阻的操作交给Σ c做，从而将JJZHb省掉了寄生电压求和器Σ B1 JJZHc和JJZHb是等效的，可以互换；因为第2级最小砝码电压为2N_2toR*I，所以Uy4 < 2N_2toR*I，UY4经尾数放大器Ac放大2"倍后得到Uy3，使Uy3的变化范围与Ua的相同，Uy3经尾数采保器CB。后得到第Y级被测电压Uy ;同基本型DOADC 一样，Ey将Uy进行AD转换后，得到第3级权电阻W1R~2N^3*nR)的接入-隐除关系，从而得到第3级的数字信号(Dp2ftri~DN_3to)和第3级砝码电压Vy ;
[0107]图4中末级采用了 D类级间转换器JJZHd,第4级的JJZHd接收的Uy、VY经电压尾数求和器Σ D得到U s 2 = Uy -V y，因为第3级最小砝码电压为2N_3toR*I，所以U s 2 < 2N-3*nR*I，U δ 2经尾数放大器Ad放大2η倍后得到U s i，使U s i的变化范围与Uα的相同，U s i经尾数采保器CBd后得到第δ级被测净电压Ustl，因为末级采用的是并行器，不存在寄生电阻问题，所以直接将Ustl进行AD转换，得到末级的数字信号(Dn^1~Dn_4J = (Dlri~Dtl)。
[0108]实施例4.2——m级子DOADC的流水线式D0ADC。简称F类ADC
[0109]该例是m级子DOADC的流水线式D0ADC，将实施例4.1的末级改为子DOADC即可。
[0110]图5——4级3位并行器+DODAC的流水线式GADC。简称G类ADC或GADC
[0111]已经解释过的符号和功能有:QZDL,CB ；ZFPX ；DX ；L0G ；Ui ；ug ；Ug ；Uyl ；CBa ；Vnr ；YX ；需解释的有=G41为第Φ级子GADC ；6Φ中的并行器BXQ?包括【链电阻R417~R4ltl;参考电位V417~V4ltl;比较器B417~B411 ;编码器BM41 ;数字量(D412WU J5DODAC41就是实施例1.1所述的N位对偶链式数模转换器，用图1.2符号图来表示，Ry4l为主链，R’y4>为副链,V41为主链总电位；级间电路包括【采保器CB? ;求和放大器Σ ?】;13为第Φ级的输入电压(就是前级尾数电压)，υφ0为净被测电压；
[0112]实施例5——m级η位并行器+DODAC的流水线式GADC。简称G类ADC或GADC
[0113]GADC由m个子级G4l组成，子级G4l由η位并行器、η位DODAC和级间电路三大部分组成，末级只有η位并行器和采保器；第α级被测信号Uatl就是总被测信号，被m个GADC子级共同测试完成AD转换，每个子级转换η位(D41 (n_2)/./D4VD4J，由于各级数据采保后并行工作，所以与全并行式ADC速度相同；令(Φ+l)为Φ的后一级,例如:当Φ =β时，则(Φ+1) = Y ;U(4)+1)3既是第Φ级的尾数电压，也是第(Φ+l)级输入电压；转换过程如下:
[0114]①前置电路QZDL将Ui转换成前置信号Uyl，为编号统一起见，将Uyl改记为Ua3 ；
[0115]②m个GADC子级同步进行该段操作。对第Φ级而言，采保器CB?在对输入电压υφ3采样后得到的净被测信号υφ0处于一个保持期，当前采样的υφ0等于上一个采样的υφ3 ；6Φ的并行器BXQ?将U4ltl转换成数字信号(D+d/D^^)/./!^/!^)后，该数字信号控制DODAC41得到Φ级主链总电位V41 = V4lt^Vnr，经求和放大器Σ ?运算后得到抵消寄生电压后的尾数电压 υ(φ+1)3 = 2Π (υφο+ν^-?φ) = 2η(υφ0-νφ0),|| Φ 级的尾数电压提供给第(Φ+l)级作为输入电压；在下一个采样脉冲到来时，经采保器CBe(4)+1)后，U(4)+1)3变为第(Φ+l)级净被测电压U


(Φ+1)0 ?
[0116]其中末级GADC没有DODAC41和Σ ?，所以其操作简化为G4l的BXQ?将U?转换成
数字信号；
[0117]③某被测电压Uatl经过m级转换的数字信号连起来就是Uatl完整的AD转换值。
[0118]实施例6-数字式和模拟式对数律压缩
[0119]在高位数ADC将模拟信号转换成高位数的数字信号后，由数字式对数律压缩模块将高位数的数字信号压缩成低位数的数字信号；工作流程如下:
[0120]数字式对数律压扩:模拟电压一AD转换一高位(比如说18位)均匀量化数字信号一对数律量化编码器一低位(比如说7位)准对数量化数字信号一发送一传输一……一接受一低位准对数量化数字信号一对数律量化译码器一高位均匀量化数字信号一DA转换—模拟电压；
[0121]模拟式对数律压扩:模拟电压一对数律压缩一对数律模拟电压一AD转换一准对数量化数字信号一发送一传输一……一接受一准对数量化数字信号一DA转换一对数律模拟电压一反对数律扩展一模拟电压。模拟对数压缩律模块LOG是前置电路中的可选项。
【权利要求】
1.一种基于对偶权电阻链的权电压式ADC和DAC，其特征是:包含对偶权电阻链，其视在总对偶电阻链由视在主电阻链NR和视在副电阻链NR’串联而成，视在主电阻链NR由主权电阻2°R~2HR串联而成，视在副电阻链NR’由副权电阻2°R’~2^1?’串联而成，主、副视在电阻链中权值j相等的主、副电阻，即2?与2屯’为一对阻值相等的对偶权电阻；每个权电阻并联一个由数字信号控制的数字开关；2咁并联数字开关Sj，被数字信号Dj控制；2咁’并联数字开关良，被数字信号&控制；令S」和^为互反的对偶开关，即S」和A中总是有一个导通而另一个截止，所以对偶电阻总是一个接入一个隐除，使主、副视在电阻链在数字信号控制下成为一对互补的N位数字式可调电阻器主链Ry和副链R’ y，当Ry变大时，R’ y等量的变小，反之亦然，所以Ry+R’ y和电流I为恒定值，其主链电压为Vy = Ry*I ;数模转换过程为:数字信号控制对偶开关，从而控制对偶权电阻链中权电阻，使得权电阻(2HR、…、2°R)可以任意接入和隐除，形成了权电压，排除了寄生电压后，净权电压(2^0*1、…、2°0*1)可以任意加减，所以主链电压\在(2ΝΘ*Ι~O)范围可调，量化间距Λ = 0*1 ;因为该装置由数字信号控制输出可调权电压，所以是对偶权电阻链权电压式DAC;在这种DAC的基础上，若采用逐次比较方法就成了基于对偶权电阻链的逐次比较型ADC，若采用预判式方法加并行器结构，就成了基于对偶权电阻链的预判式ADC ； 注意到数字开关电阻是半导体材料，温度变化会引起阻值变化，为了抵消这种变化，权电阻上的附加电阻采用与开关电阻相同的或特性一致的材料；
2.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:在电阻链上串联一个电流源就成了泛电阻链，明确约定:文件中所有的电流源As ^和Aiitc均为可选项，所有实施例中的对偶链都是泛电阻链，涵盖了有电流源式对偶链、无电流源式对偶链和电流源加主链式电阻链三种；紧靠系统正极Vp串联电流源A s ^后，A s ^另一端的电压为V β φ，称V β φ为亚正极，若没采用电流源A e φ，则正极Vp与亚正极V s Φ合并而且通用；同样，紧靠系统电源地丄串联电流源A ▲ 后，A a ^另一端电压为V ▲ ，称V ▲中为亚地；若没采用电流源Aa φ，则地丄.与亚地V Atc合并而且通用；电流源只能选一个，以选用A β φ为例，因为无电流源时的链电流I = Ve ^Rz，所以电流源A φ参数确定的最优化为:令电流源A β ^的源电流Ie ^调节至I ;注意到调节源电流I β ^时V β ^又会变化，ΙΦ也会变化，所以这是一个互相影响的调节和设计，最后实现Ietc = Itc，可以提高抗干扰性和抑制开关毛刺电压；如果在高精度电流源的情况下，电流源As φ的源电流I s φ在任意负载下高精度恒定，则可以不管U而任意确定源电流I β φ的值；这时，如果将副链用导线置换，令对偶链只剩下主链，就成为电流源加主链式DAC，同样得到主链净权电压等式:Vy0=Z nj Θ * 10?=RyO* ΙθΦ;实现 DA 转换。
3.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:一种N位对偶权电阻链式数模转换器DODAC ；由DODAC基本原理构造出:S级*η位对偶权电阻链式数模转换器，采用统一的模块化设计，令各级DODACtc位数ηφ都等于η ;在第Φ级DODACtc中，DODAC0由主链2°ΚΦ~和副链2°ΚΦ’~21"?/串联而形成对偶链，第Φ级子链串联的顺序为:地一主链一副链一链电压Vstc;因为链电流Itc固定，所以只要第φ级数字信号确定了第Φ级DODACtc所有主权电阻的接入和隐除状态后，就得到了主链总电压Vyip= (ΣΙΘΦ+η*ι.)ΙΦ，经过电压跟随器GS提高Vytc的负载能力；比例缩减器Ψ-将主链总电压Vytc与次级输出电压V’y(i>+1))相加并缩减2n倍就成为了第Φ级输出电压V’yi)，即-T = (Vyi)+V’y(il+1))/2n;如果令V”yi)为Vytc到总输出的电压，那么Vytc至V”yi)要经过(Φ-1)个比例缩减器，所以V”yi);在总求和器Σ 2中；数模转换值Vy(l+Vh=vya+v’ y0 = vya+v”y0+v”yY+v”yS…;总寄生电压V Σ r是一个常数，使输出值整体上移了νΣρ也可以忽略；净权电阻有两种结构，一种是单电阻式，一种是Y个基准电阻Θ的串联。
4.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:一种逐次比较型N位对偶权电阻链式模数转换器工作原理；数字信号控制对偶开关，可以得到主链总电压
5.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:G型触发器工作原理；G型触发器由D型触发器演变而来，DYj为D型触发器；在0触发器中，Sd为低电平置I端，当Sd = O，输出端Dj无条件置I ;Rd为低电平置O端，当Rd = O，输出端Dj无条件置O ;D为数据输入端，cp端为触发端，在满足条件Sd = I且Rd = I前提下，当触发脉冲到来时，D端的数据传送到&端；而G型触发器与D触发器有所不同，Sg为负跳变置I端，仅当Sg端发生负跳变瞬间，使输出端&置1，如果不是在负跳变的瞬间，即便Sg =O，也不会对输出值Dj产生影响，其电路原理是:当Sg= I时C2两端都接到高电位1，所以C2中稳态电压为O，这时Sd= 1，对DYd勺输出值无影响；当38由I跳变到O时，由于C2的电压不会突变，所以这个瞬间Sd = O，但是由于SR端是高电位1，形成充电回路SR — R2 — C2 — Sg对C2充电，充电时间常数τ =R2*C2，经过3τ后C2充满95 %，使Sd = 1，设计使τ很小，所以仅在Sg由I跳变到O的瞬间Sd = O,使输出端Dj无条件置I ;同理，Rg为负跳变置O端，仅当Rg端发生负跳变瞬间，使输出端h置O，如果不是在负跳变的瞬间，即便Rg = O，也不会对输出值E^.产生影响；在满足条件Sg和Rg都没有发生负跳变的前提下，当触发脉冲到来时，D端的数据传送到I端；
6.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:A类N位预判式对偶链模数转换器工作原理:该ADC由N位对偶链、q~(q+t_l)位粗测并行器BXQt和(q-Ι)~O位精测并行器BXQq三级组成；N位分成三段:基础段高位g位(Dg+t+(rl\…\Dt+q)、粗测段中位t位Φ?+0-1\...Μ\)和精测段低位q位(DtrlV^Dci);已知修正量uw = Uby-Uay,假定采样密度较高，保证使修正量Uw对应的数字变化量< 2t+%那么，只要对修正量Uw进行AD转换即可得到完整的AD转换，为此，用粗测并行器BXQt对修正量Uw进行粗测，将粗测后的数字量与当前数字量Vay相加，得到Uby的预判数字量Vsy，在Vsy的基础上进行精测；假定已经得到当前量Uay的AD转换D (Vay) = (DVADV2X- XDaADa0)，本例对待转电压Uby的AD转换分以下几个步骤: 第一步，求修正量粗测值(KUtw)，由(q+t-Ι)~q位粗测并行器BXQt求出Cl(Utw),即求出Uby-Uay的q~(q+t-Ι)位AD转换，原理是，①QZDL将Ui转换成净被测信号Uyl ；Uyl被修正量采保器CBw阻拦，落后于Uytl —个采样周期，当某个Uytl转换完成后成为Uay并发出采样脉冲Yx后，Uyl作为Uby被传送到CBw的输出端成为Uytl，所以在采样脉冲Yx到来的瞬间，Uyl为Uby且Ur0为Uay ;②由修正量加法器Σ w完成Uby与Uay的修正量运算uw = Uby-Uay = Uyl-Uy0,③由修正量正负判别器ZFPw对Uw进行极性判别与处理，当Uw > O时，令极性寄存器d’ q =O，ZFPw的判别输出信号Uw = Uw ;当Uw < O时，令d’ q = 1，Uw = _uw，所以，Uw只有正极性，完成修正量的绝对值运算Uw = I Uw I，Uw = (O~2t+<1 Δ ) 修正量绝对值放大器FDw将修正量绝对值Uw放大成修正量绝对值放大值UWT，变化范围为(O~V e ;V e = 2g+t+q Δ ) 由粗测并行器BXQt对Uw的进行AD转换，得到修正量Uw大刻度的粗测值Cl(Utw) = d，Jd，t_2\...\d’ Ad’ Q =从+八土，(令 d’ χ = dq+x 如 d’ = (!_、(!’ Q = dq,即在下标中叠加精测位q ;)，粗测值量化单位数字量为(I,)，模拟量为2^ △，更精细的测量有待于下面两步完成； 修正量精细刻度的精测值(Kutlw) = (VAdtr2VXd1Xdci要等到第三步完成，其最小量化单位数字量为(I。)，模拟量为Λ，容易知道精测值d(U\) = (ClrAdq-A-XdAd0) < (Iq),即精测值之和小于粗测值的量化单位；总修正量d(uw)等于修正量粗测值Cl(Utw)与修正量精测值Ci(Utlw)之和，d(uw) = d(Utw)+d(Uqw) = (cVHXcVHVXcVAcg +((V1Xdtr2V..Xd1W0)=(cVtX+HV..XdfAdqXdtrlXdtr2V..Xd1Xd0)，用模拟量表示为 Uv = Ut^Uqw,比如 6.3 =6+0.3 ； 第二步，计算预判值d(Usy)，令极性寄存器d’ q对应着Cl(Utw)的d,位，令d(Utdw)=d (Utw) +d’ q = (dq+HXdq+HV..X(V1Xdq) +d’ “当 d’ q = O 时，d (Utdw) = d (Utw),当 d’ q = I 时，d (Utdw) = Cl(Utw)+ (Iq)；
当 uw 为正时，d’ q = 0，可知预判数字量 D (Usy) = D (Uay)+d (Utdw) = 0^)+(1^) + (0,)=D(UayH-CKUtw)，这时，待转量Uby应该等于当前量Uay加修正量Uw，Uby = Uay+Uw，用数字量表示为 D(Uby) = D(Uay)+d(Uw) = D(Uay)+Cl(Utw)+ (Oq)+Cl(Utlw) = D(Uay)+d(Utdw)+d(Uqw)=D (Usy) +d (Utlw)，而根据前面已经求出的D (Uay)和D (Utdw)，再经过运算器YSQ即可求出D (Usy)，所以只要再将(KUtlw)测出就可完成对Uby的AD转换，为此，对偶链根据预判数字量D(Usy)预置好对偶开关，得到主链预判总电位Vsy = Uay+Utdw ；当Uw为负时，d’，= I,，可知预判数字量D(Usy) = D(uay)-d(utdw)，这时待转量Uby应等于当前量Uay减修正量Uw，Uby = Uay-Uw，用数字量表示为D(Uby) = D(Uay)-d(Uw)=D(Uay)-D(Utw)-D(Uqw) =D(Uay)-D(Utw)-D(Uqw) = D (Uay)-d (Utdw) + (Iq)-d (Uqw)=D(UsyHaq)-Cl(Utlw)，用模拟量表达为Uby-Usy = 21-UV所以只要将21-Utlw测出就可完成对Uby的AD转换，为此，对偶链根据预判数字量D (Usy)预置好对偶开关，得到主链预判总电位Vsy = Uay-Utdw ;应该注意到，这里是有意让预判量下沉H以利于求精测值的方便； 第三步，求修正量精测值D (Uby-Vsy)，由(q-Ι)~O位精测并行器BXQq求出Uby-Vsy的AD转换值；并行器BXQq位于主副电阻链之间，从电位的角度说，并行器BXQq是站在主链的肩膀上，所以，在得到主链预置总电位Vsy后，Uby高于Vsy的部分会小于粗测值的量化单位氣该尾数由BXQq负责转换； 当Uw为正时，Uby-Vsy = Uqw,因为Uqw< 2qΔ，所以用并行器BXQq就可以完成对Uqw的AD转换，得到 D (Uby-Vsy) = d (Uqw) = (dq-1\…\do)；
当 Uw 为负时，Uby-Usy = 2qΔ -Uqw,因为 Utlw < 2q Δ，2q Δ > 2qΔ -Uqw > 0，所以用 BXQq 就可以完成对 2q Δ-Uqw 的 AD 转换，得到 D(Uby-Vsy) = (Iq)-d (Uqw) = (dq-1...\d0)； 第四步，求D(Uby),通过以上步骤，分别求出了 D(Vsy)和D(Uby-Vsy) = (dq-1…\d0)，再经过运算器YSQ即可求出D(Uby) = D (Vsy)+ (dq-1…\d0)，从而完成对Uby的AD转换；当然，这个D(Uby)在下一个周期的转换中又是作为D(Uay)出现的；
7.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC以及根据根据权利要求6所述的A类N位预判式对偶链模数转换器，其进一步的特征是:在A类N位预判式对偶链模数转换器的基础上构造B类N位预判式对偶链模数转换器，第一步、第二步与A类N位预判式对偶链模数转换器相同； 第三步，求修正量精测值D (Uby-Vsy)，预判求和器Σ ’y对Uby和Vsy进行求和运算，得到预判误差保持uz = Uby-Vsy,预判误差正负判别器ZFPz将预判误差极性存放到寄存器Dz，并将有极性的Uz转变为判差Uz，因为Uby与Vsy的距离会小于粗测值的量化单位2^4，所以判差Uz的范围是(O~2q Δ)，再用放大器FDq将判差Uz放大为判差放大值Uzq，放大值Uzq的范围是(O~V ?;V ? = 2g+t+q Δ )，由精测并行器BXQ’ q求出Uzq的AD转换值(dq-1…\d0)； 也可以由精测并行器BXQ’ q直接求出Uz的AD转换值(dq-1…\d0); 第四步，求D(Uby),通过以上步骤，分别求出了 D(Vsy)和(dq-1…\d0),再经过运算器YSQ即可求出D(Uby) = D (Vsy)+ (dq-1…\d0)从而完成对Uby的AD转换；
8.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:一种m级η位并行器+DODAC的流水线式GADC ；GADC由m个子级组成，定义最后一个子级称末级GADC，其它的子级称子GADC，GADC子级包括末级GADC和子GADC ;每个子GADC由η位并行器、η位DODAC和级间电路三大部分组成，末级只有η位并行器和采保器；第α级被测信号Uatl就是总被测信号，被m个GADC子级共同测试完成AD转换，每个子级转换N位(Dφ(n-1)/Dφ(n-2)/./DΦ1/DΦ0),由于各级都是并行工作,所以GADC每次米样转换的周期与一个子GADC的转换周期相同，即与全并行式ADC速度相同；转换过程如下: ①前置电路QZDL将Ui转换成前置信号Uyl, ②m个GADC子级同步进行该段操作。对第Φ级而言，采保器CB?在对输入电压U413采样后得到的净被测信号U410处于一个保持期，当前采样的U410等于上一个采样的U413 ；6Φ的并行器BXQ?将U4ltl转换成数字信号(D41 (n_2)/./D4VD4J后，该数字信号控制DODAC41得到Φ级主链总电位V41 = V4lt^Vnr，经求和放大器Σ ?运算后得到抵消寄生电压后的尾数电压Uv3 = 2η(υφ0+ν\-νφ) = 2η(υφ0-νφ0),|| Φ级的尾数电压Uv3提供给第Ψ级作为输入电压；在下一个采样脉冲到来时，经采保器CBev后，Uv3变为第Ψ级净被测电压U.vo , 其中末级GADC没有DODAC41和Σ ?，所以其操作简化为G4l的BXQ?将U?转换成数字信号(DΦ(n-D/Dφ(η_2)/ --?/Οφ1/?φο); ③各级数字信号按时序关系连起来就是完整的AD转换值。
9.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:一种基于N位数字式可调电阻器构造一种数字-模拟混合式乘法器；一个传统的差动放大电路，令Rel = Rc2 = Rc3 = Rc4? Rcz = Rcf，这时差动放大电路求和放大关系为Rcl) (-Ul-u2+u3+u4);如果通过数字信号同步控制N位数字式可调电阻器1^和1^的大小，就改变了放大倍数，与输入信号成为相乘的关系。
10.根据权利要求1所述的基于对偶权电阻链的权电压式ADC和DAC，其进一步的特征是:数字式和模拟式对数律压缩结构； 数字式对数律压扩:模拟电压一AD转换一高位均匀量化数字信号一对数律量化编码器一低位准对数量化数字信号一发送一传输一……一接受一低位准对数量化数字信号一对数律量化译码器一高位均匀量化数字信号一DA转换一模拟电压； 模拟式对数律压扩:模拟电压一对数律压缩一对数律模拟电压一AD转换一准对数量化数字信号一发送一传输一……一接受一准对数量化数字信号一DA转换一对数律模拟电压一反对数律扩展一模拟电压；模拟对数压缩律模块LOG是前置电路中的可选项。
【文档编号】H03M1/66GK103516363SQ201210224713
【公开日】2014年1月15日 申请日期:2012年6月15日 优先权日:2012年6月15日
【发明者】陈启星 申请人:陈启星