专利名称：一种低触发电压高镇流电阻的scr esd保护器件的制作方法
技术领域：
本发明属于电子技术领域，涉及半导体集成电路芯片的静电释放(Electrc^tatic Discharge，简称为ESD)保护电路设计技术，尤指一种低触发电压高镇流电阻的可控硅 (Silicon Controlled Rectifier，简称 SCR) ESD 保护器件。
背景技术：
静电放电现象是半导体器件或电路在制造、生产、组装、测试、存放、搬运等过程中的一种常见现象。在ESD情况下，大量电荷会在极短时间内从集成电路(IC)体外传递或转移到内部，造成集成电路性能的退化或IC的直接损毁。为了解决此问题，通常在两方面采取办法，环境方面尽量减小静电和及时消除静电，如增加环境湿度，操作人员或设备接地， 采用不易产生静电的材料等；电路方面，主要是在内部电路与引脚之间设置一个保护电路， 该保护电路必须在静电放电的脉冲未到达内部电路之前先行启动，以迅速地钳位过高的电压，进而减少ESD现象所导致的破坏。SCR在相同的面积下具有很高的电流泄放能力，因此在ESD保护中SCR是最有效率的防护器件之一。一个简单的SCR ESD保护结构如图1所示，其结构包含一个寄生NPN三极管Q1、一个寄生PNP三极管Q2以及寄生电阻Rsub、I w。当阳极引脚出现一正ESD电压(即阳极为正电位，阴极为零电位)时，N阱/P型衬底结反偏，发生雪崩击穿，击穿电流会在Rsub 上产生压降使BJT Ql导通，而Ql的集电极电流将为Q2的基极提供电流，Q2导通后其集电极电流将为Ql的基极提供电流，最终SCR结构导通以泄放ESD电流；当阳极引脚出现一负压(即阳极为负电位，阴极为零电位)时，P型衬底/N阱结会正向导通，泄放ESD产生的电流，而且由于寄生二极管有效面积较大，电流能力很强。负向ESD脉冲下，该结构的开启电压为PN结正向导通电压，约0. 5 0. 7V，可以达到良好的保护能力。正向ESD脉冲下，SCR 的触发电压Vtl由PN结雪崩击穿电压决定，由于P型衬底、N阱的浓度均较低，这就导致SCR 的触发电压Vtl高达30 50V (依工艺而定)。在低压电路电路应用中，在电压上升到SCR 的触发电压之前，SCR器件所要保护的内部电路(core circuit)可能早已被ESD电压破坏。 因此，为获得良好的ESD保护效果，需降低SCR器件的触发电压。图2是一低电压触发硅控整流器(LVTSCR)的现有技术，该结构利用一个低压NMOS 的漏极横跨在N阱与P型衬底的接面上，从而在器件内部形成一个栅接地的NMOS (GGNMOS) 结构。当引脚出现一正ESD电压时，该GGNMOS的漏极首先发生雪崩击穿，产生足够的衬底电流使寄生的NPN三极管导通形成泄放回路，这样就使SCR器件的触发电压下降到等效于该低压匪OS器件的骤回击穿电压(Snapl^ack Breakdown Voltage)，约8 15V，大大降低了触发电压。但是图2所示结构在ESD应力的作用下，雪崩击穿首先发生在自对准形成的漏端注入和栅极的交界处的硅表面(图2中A点所示位置)。这会带来如下问题对于具有轻掺杂漏区(LDD)注入的工艺，结深较浅的LDD区会由于尖端放电导致ESD性能的下降； 表面处雪崩电流的集中会引起局部过热严重，导致器件提前发生热损毁。此外，为了提升 CMOS IC内部电路的运算速度、集成度、以及可靠度，现代先进的CMOS工艺普遍采用了金属硅化物工艺(Silicide)以降低MOS器件在漏极与源极端的串联电阻；但是从ESD保护的角度讲，silicide工艺会降低器件内部的镇流电阻，从而引起电流的不均勻，导致器件局部过热烧毁。
发明内容
本发明提供一种低触发电压高镇流电阻的SCR ESD保护器件。该器件将击穿点从体表移至体内，一方面能对现有技术中LVTSCR的触发MOS漏极的LDD区进行屏蔽，改善其尖端放电带来的ESD性能下降，另一方面解决了热点在表面集中引发的器件提前损毁。而且，本发明还通过增大ESD电流泄放路径的镇流电阻来提高ESD泄放电流均勻性。另外，本发明与CMOS、Bi CMOS, BCD、SOI等工艺兼容。本发明详细技术方案一种低触发电压高镇流电阻的SCR ESD保护器件，如图3所示，包括P型衬底1， 位于P型衬底上的N型阱区2、两个N+重掺杂区3和5、两个P+重掺杂区4和6、两个浅槽隔离区7和8(Shallow Trench Isolation，简称STI)以及一个多晶硅栅区9。N型阱区2 位于P型衬底1顶部，第一 P+重掺杂区4和第一浅槽隔离区7位于N型阱区2的顶部，第一 N+重掺杂区3跨接在P型衬底1和N型阱区2的顶部，第一 P+重掺杂区4位于第一浅槽隔离区7和第一 N+重掺杂区3之间。第二 N+重掺杂区5、第二 P+重掺杂区6和第二浅槽隔离区8位于N型阱区2外的P型衬底1顶部，其中第二 N+重掺杂区5靠近于第一浅槽隔离区7，第二 P+重掺杂区6远离第一浅槽隔离区7，第二浅槽隔离区8夹于第二 N+重掺杂区5和第二 P+重掺杂区6之间。多晶硅栅9位于第一浅槽隔离区7与第二 N+重掺杂区 5之间的半导体表面上方，多晶硅栅9与半导体之间具有绝缘层10。第一 N+重掺杂区3和第一 P+重掺杂区4通过金属导线连出作为器件的阳极；第二 N+重掺杂区和5、第二 P+重掺杂区6以及多晶硅栅9通过金属导线连在一起作为器件的阴极。应用时，器件阳极接至需受ESD保护的芯片的引脚端口，器件阴极接至地电位。上述方案的一些变形方案(一)如图6所示，在图3所示结构的基础上，在P型衬底上增加两个P型阱区11 和12。N型阱区2夹于两个P型阱区之间，第一 N+重掺杂区3跨接于N型阱区2和第一 P 型阱区11的顶部，第二 N+重掺杂区5、第二 P+重掺杂区6和第二浅槽隔离区8位于第二 P 型阱区12顶部。(二)如图7所示，在图3所示结构的基础上，在第一 N+重掺杂区3下方的P型衬底1内增加一个PBL埋层区15。(三)如图8所示，在图3所示结构的基础上，只将第二N+重掺杂区5和第二P+重掺杂区6通过金属导线连接在一起作为器件阴极，在多晶硅栅9与阳极之间增加电容C13， 在多晶硅栅9与阴极之间增加电阻R14。(四)如图9所示，在图3所示结构的基础上，通过半导体掺杂类型互换，形成对偶结构。即将图3中P型半导体区全部换为相对应的N型半导体区，图3中的N型半导体区换为相对应的P型半导体区，图3中的原阳极换成阴极、原阴极换成阳极。本发明提供的一种低触发电压高镇流电阻的SCRESD保护器件有以下特点1、寄生MOS器件Ml (如图4所示)的漏端采用N阱区结合第一 N+重掺杂区3形成，且加入了第一 STI隔离区7以屏蔽Silicide影响。由于阱区浓度较低、阻值较大，这样就相当于在漏极串联一电阻 ，达到了增大镇流电阻的目的。2、由于第一 STI隔离区7的阻挡，屏蔽了漏端LDD注入，从而避免尖端放电引发 ESD保护器件提前失效。3、第一 N+重掺杂区下方3与P型衬底直接接触，使得原本发生在P型衬底1与N 型阱区2接面冶金结的雪崩击穿转移为第一 N+重掺杂区3与其下面P型衬底1接面冶金结的雪崩击穿，一方面降低了器件的触发电压，另一方使雪崩击穿首先发生在器件体内，使得泄放电流从表面转移到体内，改善了热效应。需要说明的是(1)本发明可以做成左右对称结构，也可以做成多Finger结构以获得更大的电流泄放能力。(2)本发明中的两个STI隔离区也可以采用硅局部氧化隔离(Local Oxidation of Silicon，简称LOCOS)工艺替代STI工艺形成厚场氧。(3)本发明中第二 STI隔离区也可以去除，使第二N+重掺杂区和P+重掺杂区相接触。区别在于图3所示的结构衬底寄生电阻更大，触发电压可进一步降低。(4)本发明中的第一 N+重掺杂区3与第一 P+重掺杂区4既可相接触，也可存在一
定距尚。
图1为现有技术的SCR器件剖面示意图.图2为现有技术的低电压触发硅控整流器(LVTSCR)剖面示意图。图3为本发明提供的低触发电压高镇流电阻的SCR ESD保护器件具体实施方式
一结构图。图4为本发明具体实施方式
一结构的等效电路图。图5为本发明具体实施方式
一结构的实际测试图。图6为本发明具体实施方式
二的结构图。图7为本发明具体实施方式
三的结构图。图8为本发明具体实施方式
四的结构图。图9为本发明具体实施方式
五的结构图。附图标记如下1为P型衬底，2为N型阱区，3、5分别为第一、第二 N+重掺杂区， 4、6分别为第一、第二 P+重掺杂区，7、8分别为第一、第二 STI隔离区，9为多晶硅栅，10为氧化层，11、12分别为第一、第二 P阱区，13为电容C，14为电阻R，15为PBL埋层。
具体实施例方式为了使本发明所要解决的技术问题、技术方案及积极效果更加清楚明白，以下结合附图对本发明进行进一步详细说明。
具体实施方式
一一种低触发电压高镇流电阻的SCR ESD保护器件，如图3所示，包括P型衬底1， 位于P型衬底上的N型阱区2、两个N+重掺杂区3和5、两个P+重掺杂区4和6、两个浅槽隔离区7和8(Shallow Trench Isolation，简称STI)以及一个多晶硅栅区9。N型阱区2 位于P型衬底1顶部，第一 P+重掺杂区4和第一浅槽隔离区7位于N型阱区2的顶部，第一 N+重掺杂区3跨接在P型衬底1和N型阱区2的顶部，第一 P+重掺杂区4位于第一浅槽隔离区7和第一 N+重掺杂区3之间。第二 N+重掺杂区5、第二 P+重掺杂区6和第二浅槽隔离区8位于N型阱区2外的P型衬底1顶部，其中第二 N+重掺杂区5靠近于第一浅槽隔离区7，第二 P+重掺杂区6远离第一浅槽隔离区7，第二浅槽隔离区8夹于第二 N+重掺杂区5和第二 P+重掺杂区6之间。多晶硅栅9位于第一浅槽隔离区7与第二 N+重掺杂区 5之间的半导体表面上方，多晶硅栅9与半导体之间具有绝缘层10。第一 N+重掺杂区3和第一 P+重掺杂区4通过金属导线连出作为器件的阳极；第二 N+重掺杂区和5、第二 P+重掺杂区6以及多晶硅栅9通过金属导线连在一起作为器件的阴极。应用时，器件阳极接至需受ESD保护的外部芯片的引脚端口，器件阴极接至地电位。
具体实施方式
二一种低触发电压高镇流电阻的SCR ESD保护器件，如图6所示，在图3所示结构的基础上，在P型衬底上增加两个P型阱区11和12。N型阱区2夹于两个P型阱区之间，第一 N+重掺杂区3跨接于N型阱区2和第一 P型阱区11的顶部，第二 N+重掺杂区5、第二 P+重掺杂区6和第二浅槽隔离区8位于第二 P型阱区12顶部。
具体实施方式
三一种低触发电压高镇流电阻的SCR ESD保护器件，如图7所示，在图3所示结构的基础上，在第一 N+重掺杂区3下方的P型衬底1内增加一个PBL埋层区15。
具体实施方式
四一种低触发电压高镇流电阻的SCR ESD保护器件，如图8所示，在图3所示结构的基础上，只将第二 N+重掺杂区5和第二 P+重掺杂区6通过金属导线连接在一起作为器件阴极，在多晶硅栅9与阳极之间增加电容C13，在多晶硅栅9与阴极之间增加电阻R14。
具体实施方式
五一种低触发电压高镇流电阻的SCR ESD保护器件，如图9所示，在图3所示结构的基础上，通过半导体掺杂类型互换，形成对偶结构。即将图3中P型半导体区全部换为相对应的N型半导体区，图3中的N型半导体区换为相对应的P型半导体区，图3中的原阳极换成阴极、原阴极换成阳极。图3为本发明提供的一种低触发电压高镇流电阻的SCR ESD保护器件具体实施方式
一剖面示意图。本发明中寄生MOS器件Ml (如图4所示)的漏端由N型阱区2和第一 N+ 重掺杂区3形成，且加入了第一 STI隔离区7以屏蔽silicide影响，由于N阱浓度较低、 阻值较大，这样就相当于在漏极串联一电阻 ，达到了增大镇流电阻、提高电流均勻性、避免电流集中引起器件局部过热以致烧毁的目的；第一 STI隔离区7的阻挡，屏蔽了漏端LDD 注入，从而避免尖端放电引发ESD防护器件提前失效；第一 N+重掺杂区3下方与P型衬1 底直接接触，一方面降低了雪崩击穿电压，另一方面使雪崩电流从表面转移到体内，进一步改善了热效应。图4为本发明具体实施方式
一(图3)的等效电路图。包含一个寄生PNP三极管 Ql (由第一 P+重掺杂区4、N型阱区2和P型衬底1组成)、一个寄生NPN三极管Q2 (由N 型阱区2、P型衬底1和第二 N+重掺杂区5组成)、一个寄生栅接地NMOS管Ml (由N型阱区2、P型衬底1、第二 N+重掺杂区5、氧化层10和多晶硅栅9组成)以及寄生电阻Rw、Rsub。 当阳极出现正ESD电压(相对于零电位阴极)时，P型衬底1/N型阱区2结与P衬底1/第一 N+重掺杂区3结均反偏。因为第一 N+重掺杂区3的掺杂浓度大于N型阱区2的掺杂浓度，所以P型衬底1/第一 N+重掺杂区3结首先发生雪崩击穿(即图4中Dl被击穿)，产生的雪崩电流在电阻Rsub上形成压降使Q2开启，Q2的集电极电流在电阻 上形成压降使Ql 开启，从而SCR开启形成低阻抗电流泄放回路，使内部芯片电路得到有效地保护。当阳极出现负ESD电压(相对于零电位阴极)时，寄生二极管Dl (由第一 N+重掺杂区3、N型阱区2、 P型衬底1、第二 P+重掺杂区6组成)会正偏导通，泄放ESD电流。图5为本发明结构在沟道宽度为54.4μπι时的实际测试图。从图中可以看出该器件的触发电压为15. 2V，可见采用本发明的结构大大的降低了 SCR器件的触发电压；维持电压较高，约为5. 75V，可以有效的防止闩锁(Latch-up)效应；泄放电流约为3. 1A，可以看出本发明所提供的器件结构具有较高的电流泄放能力。
具体实施方式
二、三、四、五的基本工作原理与具体实施方式
一类似，在此不再赘述。区别在于具体实施方式
二增加两个P阱区，与具体实施方式
一相比，P阱区浓度高于P 衬底浓度，雪崩击穿由实施方式一中的N+重掺杂区/P衬底结变为N+重掺杂区/P阱结，触发电压更低，且器件导通电阻更小，功耗更低；具体实施方式
三增加PBL埋层，PBL浓度高于 P衬底浓度，触发电压为N+重掺杂区/PBL结击穿电压，比具体实施方式
二进一步降低；具体实施方式
四增加RC栅控触发，在ESD应力下电容C和器件本身的寄生电容会对栅极快速耦合一定电压，因此寄生NMOS会快速开启，SCR触发速度更快，器件电流分布更均勻；具体实施方式
五则由于掺杂类型和具体实施方式
一互换，触发方式由NMOS辅助触发变为PMOS 辅助触发。综上所述，本发明提供了一种新型低触发电压高镇流电阻的SCR ESD保护器件结构。本发明采用STI阻挡Silicide以提高ESD保护器件镇流电阻、改善LDD带来的尖端放电造成的ESD性能下降；采用N+重掺杂区与P衬底的体内雪崩击穿技术，改善热点在器件表面集中引起的提前损毁。本发明所举的实施方式，虽然只提及体硅工艺的应用，实际上也可应用于SOI工艺、外延工艺等。而且本发明的集中具体实施方式
可以交叉组合应用，提高本发明SCRESD 的性能。以上所述仅为本发明的部分具体实施方式
而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种低触发电压高镇流电阻的SCR ESD保护器件，包括P型衬底(1)，位于P型衬底上的N型阱区(2)、两个N+重掺杂区(3和5)、两个P+重掺杂区G和6)、两个浅槽隔离区(7和8)以及一个多晶硅栅区(9)；N型阱区(2)位于P型衬底(1)顶部，第一 P+重掺杂区(4)和第一浅槽隔离区(7)位于N型阱区⑵的顶部，第一 N+重掺杂区(3)跨接在P型衬底⑴和N型阱区⑵的顶部，第一 P+重掺杂区(4)位于第一浅槽隔离区(7)和第一 N+重掺杂区(3)之间；第二 N+ 重掺杂区(5)、第二 P+重掺杂区(6)和第二浅槽隔离区(8)位于N型阱区(2)外的P型衬底⑴顶部，其中第二 N+重掺杂区(5)靠近于第一浅槽隔离区(7)，第二 P+重掺杂区(6) 远离第一浅槽隔离区(7)，第二浅槽隔离区(8)夹于第二 N+重掺杂区(5)和第二 P+重掺杂区(6)之间；多晶硅栅(9)位于第一浅槽隔离区(7)与第二 N+重掺杂区(5)之间的半导体表面上方，多晶硅栅(9)与半导体之间具有绝缘层(10)；第一 N+重掺杂区( 和第一 P+重掺杂区(4)通过金属导线连出作为器件的阳极；第二 N+重掺杂区和(5)、第二 P+重掺杂区(6) 以及多晶硅栅(9)通过金属导线连在一起作为器件的阴极；应用时，器件阳极接至需受ESD 保护的芯片的引脚端口，器件阴极接至地电位。
2.根据权利要求1所述的低触发电压高镇流电阻的SCRESD保护器件，其特征在于 所述的SCR ESD保护器件还具有两个P型阱区(11和12) ；N型阱区(2)夹于两个P型阱区之间，第一 N+重掺杂区(3)跨接于N型阱区⑵和第一 P型阱区(11)的顶部，第二 N+重掺杂区(5)、第二 P+重掺杂区(6)和第二浅槽隔离区(8)位于第二 P型阱区(12)顶部。
3.根据权利要求1所述的低触发电压高镇流电阻的SCRESD保护器件，其特征在于 所述的SCR ESD保护器件结构还具有PBL埋层(15)；所述PBL埋层(15)位于第一 N+重掺杂区⑶下方的P型衬底⑴内部。
4.根据权利要求1所述的低触发电压高镇流电阻的SCRESD保护器件，其特征在于所述的SCR ESD保护器件结构还具有电容C(13)和电阻R(14)；所述电容C(13)位于多晶硅栅(9)与阳极之间，所述电阻R(14)位于多晶硅栅(9)与阴极之间；第二 N+重掺杂区(5) 和第二 P+重掺杂区(6)通过金属导线连在一起作为器件阴极。
5.根据权利要求1所述的低触发电压高镇流电阻的SCRESD保护器件，其特征在于 所述的SCR ESD保护结构将权利要求1中的半导体掺杂类型互换，形成对偶结构；即将权利要求1中P型半导体区全部换为相对应的N型半导体区，权利要求1中的N型半导体区换为相对应的P型半导体区，权利要求1中的原阳极换成阴极、原阴极换成阳极。
全文摘要
一种低触发电压高镇流电阻的SCR ESD保护器件，属于电子技术领域。本发明利用重掺杂区与衬底区在垂直方向的触发，成功将雪崩击穿由器件表面转移到器件内部；通过增加STI隔离区，消除silicide工艺的不利影响，有效提高了ESD保护器件的镇流(ballast)电阻。
文档编号H01L29/87GK102544115SQ201210068248
公开日2012年7月4日 申请日期2012年3月15日 优先权日2012年3月15日
发明者何川, 吴道训, 张波, 樊航, 蒋苓利 申请人:电子科技大学