电源重置电路的制作方法
【专利摘要】本发明公开了一种电源重置电路，包括反相器、电压控制单元、电容以及放电单元。其中电压控制单元耦接于电源电压与反相器的输入端之间，电容与放电单元耦接于反相器的输入端与接地之间。通过放电单元提供的放电路径，将反相器的输入端的电压拉低至接地电压电平，以确保重置信号可正确地被产生。本发明的电源重置电路，可避免重置信号的产生受到电源上升/下降速度影响，而正确地产生重置信号。
【专利说明】电源重置电路【技术领域】
[0001]本发明是有关于一种电源重置电路，且特别是有关于一种可正确地产生重置信号的电源重置电路。
【背景技术】
[0002]在设计电子电路时，往往会加入重置(reset)机制在电路中，以使所设计的电子电路在需要时得以回复为初始状态。
[0003]图1绘示为现有的电源重置电路的示意图。请参照图1,电源重置电路100包括反相施密特触发器102 (invert Schmitt trigger)、晶体管Ql以及电容Cl。其中晶体管Ql耦接于电压电源VDD与反相施密特触发器102的输入端之间，电容Cl耦接于反相施密特触发器102的输入端与接地之间。
[0004]如图1所示，电源重置电路100的重置信号SI的输出取决于反相施密特触发器102的输入端上的电压变化，亦即电容Cl上的电压大小变化。而由于电容Cl的充放电效能会随电源上升/下降速度不同而有所变化，因此经常会出现无法正确产生预期的重置信号SI，进而造成系统当机或不正常。举例来说，当电压电源VDD因为某种原因而下降时，电容Cl中所储存的电能将通过晶体管Ql流向电源电压VDD，而使得电容Cl上的跨压下降。当电容Cl上的跨压下降至反相施密特触发器102的转态电平时，反相施密特触发器102便可依据其输入端的电压电平于其输出端输出一逻辑高电平的重置信号SI以重置系统，避免系统因为所接收的电源电压VDD过低而导致误动作的发生。
[0005]由于现有的电源重置电路100为朝向电源电压VDD进行放电，此放电路径易有寄生电容效应而使电容Cl的效率下降。当电容Cl上的放电速度过慢时，将使得电容Cl上的跨压无法即时下降至反相施密特触发器102的转态电平，就会使得反相施密特触发器102无法于其输出端输出重置信号SI，并进`而使系统因为电源电压VDD过低而导致不可预期的状态发生。当电源电压VDD回复正常工作电压后，系统将因其内部信号错乱而无法正常工作。
【发明内容】
[0006]本发明提供一种电源重置电路，可避免重置信号的产生受到电源上升/下降速度影响，而正确地产生重置信号。
[0007]本发明提出一种电源重置电路，包括反相器、电压控制单元、电容以及放电单元。电压控制单元耦接于电源电压与反相器的输入端之间，依据电源电压关闭电源电压与反相器的输入端间的电压传输路径。电容耦接于反相器的输入端与接地之间。放电单元耦接于反相器的输入端与接地之间，于电源电压下降时提供一放电路径，而使反相器的输入端的电压降至接地的电压电平。
[0008]在本发明的一实施例中，当电源电压低于预设电压时，电压控制单元关闭电源电压与反相器的输入端间的电压传输路径。[0009]在本发明的一实施例中，上述的电压控制单元包括第一晶体管，其栅极与漏极耦接电源电压，第一晶体管的源极耦接反相器的输入端。
[0010]在本发明的一实施例中，上述的预设电压为第一晶体管的临界电压。
[0011]在本发明的一实施例中，上述的放电单元包括电阻，耦接于反相器的输入端与接地之间。
[0012]在本发明的一实施例中，上述的电阻为多晶硅电阻、扩散电阻或空乏型金属氧化半导体晶体管。
[0013]在本发明的一实施例中，上述的反相器为反相施密特触发器。
[0014]在本发明的一实施例中，上述的限流单元耦接于电源电压与电压控制单元之间，用以限制流往电压控制单元的电流大小。
[0015]在本发明的一实施例中，上述的限流单元包括第二晶体管，其栅极耦接接地，第二晶体管的源极耦接至电源电压，第二晶体管的漏极耦接电压控制单元。
[0016]在本发明的一实施例中，上述的限流单元包括限流电阻，耦接于电源电压与电压控制单元之间。
[0017]基于上述，本发明通过放电单元提供的放电路径，快速地将反相器的输入端的电压拉低至接地电压电平，以确保重置信号可正确地被产生，避免造成系统当机或不正常。
[0018]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】
【附图说明】
[0019]图1绘示为现有的电源重置电路的示意图。
[0020]图2绘示为本发明一实施例的电源重置电路的示意图。
[0021]图3绘示为本发明另一实施例的电源重置电路的示意图。
[0022]图4绘示为本发明另一实施例的电源重置电路的示意图。
[0023]其中，附图标记说明如下:
[0024]100、200、300、400:电源重置电路；
[0025]102:反相施密特触发器；
[0026]202:限流单元；
[0027]204:电压控制单元；
[0028]206:放电单元；
[0029]208:反相器；
[0030]C1、CL:电容；
[0031]S1、SR1:重置信号；
[0032]VDD:电压电源；
[0033]Q1、Q2、MN1:晶体管；
[0034]Rl、RL:限流电阻。
【具体实施方式】
[0035]图2绘示为本发明一实施例的电源重置电路的示意图。请参照图2，电源重置电路200包括限流单元202、电压控制单元204、放电单元206、电容CL以及反相器208。其中限流单元202耦接电源电压VDD，电压控制单元204耦接于限流单元202与反相器208的输入端之间，放电单元206耦接于反相器208的输入端与接地之间，电容CL耦接于反相器208的输入端与接地之间。其中反相器208可例如为一反相施密特触发器，其转态点的电位可依据实际应用情形调整。
[0036]其中，限流单元202用以限制流往电压控制单元204的电流大小。电压控制单元204用以依据电源电压VDD关闭电源电压VDD与反相器208的输入端间的电压传输路径，例如当电源电压VDD低于一预设电压时，电压控制单元204便关闭电源电压VDD与反相器208的输入端间的电压传输路径。放电单兀206则于电源电压VDD下降时提供一放电路径，使反相器208的输入端的电压降至接地的电压电平。如此，便可确保反相器208的输出端输出高电压电平的重置信号SR1，而使应用电源重置电路200的电子装置(未绘示)进入重置的状态。
[0037]而当电源电压VDD再度升高而大于预设电压时，电压控制单元204开启电源电压VDD与反相器208的输入端间的电压传输路径，电源电压VDD得以对电容CL进行充电，而使反相器208的输入端的电压升高。当反相器208的输入端的电压升高至反相器208的转态电压时，重置信号SRl便转为低电压电平而结束电子装置的重置状态。
[0038]如上所述，通过放电单元206所提供的放电路径可使反相器208的输入端的电压快速地降至接地的电压电平，因而可确保电子装置的重置状态的启动，而不会有系统因为所接收的电源电压VDD过低而导致误动作的情形发生。
[0039]图3绘示为本发明另一实施例的电源重置电路的示意图。请参照图3，在本实施例中，限流单元202包括一晶体管Q2，其栅极耦接接地，源极耦接至电源电压VDD，漏极则耦接电压控制单元204。在其它实施例中限流单元202亦可以其他方式实施，例如图4所示的本发明另一实施例的电源重置电路400的示意图，以将一限流电阻Rl耦接于电源电压VDD与电压控制单元204之间的方式来实施，限流单元202的实施方式并不以本实施例为限。值得注意的是，上述实施例的限流单元202并非电源重置电路的必要构件，因此使用者可依照实际的需要而做增减。
[0040]电压控制单元204包括一晶体管丽I，其栅极耦接至电源电压VDD，漏极通过限流单元202耦接至电源电压VDD，源极则耦接反相器208的输入端。另外，放电单元206则包括一电阻RL，其耦接于反相器208的输入端与接地之间，电阻RL可例如以多晶硅电阻、扩散电阻或空乏型金属氧化半导体晶体管来实施，亦即任何可将反相器208的输入端拉低至接地电压电平的元件或电路皆可做为放电单元206。
[0041]当电源电压VDD下降至低于预设电压(在本实施例中预设电压即为晶体管丽I的临界电压)时，晶体管丽I将进入关闭状态，而截断电源电压VDD与反相器208间的电压传送路径。此时电源电压VDD不再对电容CL充电，因此原储存于电容CL中的电荷会经由电阻RL而流向接地。由于此放电路径是通过电阻RL直接流向接地，不会有如现有技术般流向电源电压VDD的放电路径，具有寄生电容而有放电不良的情形。通过电阻RL进行放电可使反相器208输入端上的电压快速地下降至趋近于零伏特的接地电位，而可确保反相器208输出高电压电平的重置信号SRl，使应用电源重置电路200的电子装置进入重置状态。
[0042]此外，当电源电压VDD慢慢恢复而高于晶体管MNl的临界电压时，晶体管丽I被开启，而使得电源电压VDD可开始对电容CL进行充电，提高反相器208输入端上的电压。当反相器208输入端上的电压高于反相器208时，重置信号SRl便转为低电压电平，而使电子装置脱离重置状态。
[0043]其中，当电源电压VDD上升而开始提供电压时，由于有对地电流的存在，因此可延迟反相器208输入端上电压升高的时间，而使反相器208可产生安全足够的时间长度的重
置信号。
[0044]另外，当反相器208输入端上的电压无法通过晶体管MNl提供电压，而下降至低于反相器208的转态电压时,反相器208输出的重置信号SRl输出端将会再次转为高电压电平，因而使电源重置电路300能具有电源电压VDD的掉电侦测功能。
[0045]综上所述，本发明通过放电单元提供的放电路径，快速地将反相器的输入端的电压拉低至接地电压电平，以确保重置信号可正确地被产生，降低电源上升/下降速度对电源重置电路输出重置信号的影响，避免造成系统当机或不正常，此外亦可侦测电源电压的骤降情形。
[0046]虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属【技术领域】中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的申请专利权利要求范围所界定者为准。
【权利要求】
1.一种电源重置电路，包括: 一反相器； 一电压控制单元，耦接于一电源电压与该反相器的输入端之间，依据该电源电压关闭该电源电压与该反相器的输入端间的电压传输路径； 一电容，稱接于该反相器的输入端与一接地之间；以及 一放电单元，耦接于该反相器的输入端与该接地之间，于该电源电压下降时提供一放电路径，而使该反相器的输入端的电压降至该接地的电压电平。
2.如权利要求1所述的电源重置电路，其中当该电源电压低于一预设电压时，该电压控制单元关闭该电源电压与该反相器的输入端间的电压传输路径。
3.如权利要求2所述的电源重置电路，其中该电压控制单元包括: 一第一晶体管，其栅极与漏极耦接该电源电压，该第一晶体管的源极耦接该反相器的输入端。
4.如权利要求3所述的电源重置电路，其中该预设电压为该第一晶体管的临界电压。
5.如权利要求1所述的电源重置电路，其中该放电单元包括: 一电阻，耦接于该反相器的输入端与该接地之间。
6.如权利要求5所述的电源重置电路，其中该电阻为多晶硅电阻、扩散电阻或空乏型金属氧化半导体晶体管。
7.如权利要求1所述的电源重置电路，其中该反相器为反相施密特触发器。
8.如权利要求1所述的电源重置电路，还包括: 一限流单元，耦接于该电源电压与该电压控制单元之间，用以限制流往该电压控制单元的电流大小。
9.如权利要求8所述的电源重置电路，其中该限流单元包括: 一第二晶体管，其栅极耦接该接地，该第二晶体管的源极耦接至该电源电压，该第二晶体管的漏极耦接该电压控制单元。
10.如权利要求8所述的电源重置电路，其中该限流单元包括: 一限流电阻，耦接于该电源电压与该电压控制单元之间。
【文档编号】H03K17/22GK103780235SQ201210424947
【公开日】2014年5月7日 申请日期:2012年10月30日 优先权日:2012年10月22日
【发明者】廖俊尧 申请人:盛群半导体股份有限公司