专利名称：基于fpga的高速数据采集及函数发生系统的制作方法
技术领域：
基于FPGA的高速数据采集及函数发生系统 [技术领域]本实用新型涉及高速数据采集及函数发生技术领域，特别涉及基于FPGA的高速数据采集及函数发生系统。适用于电カ信号瞬态检测、多功能函数发生器、教学系统等。随着新能源发电及并网技术的应用，并网瞬间会引起电网频率偏差、电压波动与闪变等电能质量问题；此外，大功率、非线性负荷性质的家电在开关瞬间将伴随着迅速的电流尖峰及电压闪变等电能质量问题，甚至对其他家电的正常使用产生干扰。因此对上述各情况下的电カ瞬态信号进行采集、分析对电网安全及电能质量检测具有重要意义。由于瞬态信号持续时间极短，对数据采集系統的各项性能指标如采样频率、分辨率、精度、信号输入范围以及抗干扰等都提出了很高的要求。而市面上的高速数据采集设备，价格往往非常
曰虫印贝ο函数发生器作为信号源，在自动控制系统设计、通信、教学实验等领域得到广泛应用。但目前常见的函数发生器多为单通道，由于可供同时使用的通道数目有限，有一定的局限性。本实用新型要解决的技术问题是提供一种基于FPGA的高速数据采集及函数发生系统。可以实现高达50MHz、8位并行的高速同歩数据采集及缓存，函数发生模块为8通道低频函数发生模块。为了解决上述技术问题，本实用新型采用的技术方案是，一种基于FPGA的高速数据采集及函数发生系统，包括FPGA板卡、数据采集模块和函数发生模块；数据采集模块与FPGA板卡连接；函数发生模块与FPGA板卡连接。作为优选，FPGA板卡包括FPGA主芯片、电源模块、系统时钟模块、复位模块、下载接ロ模块。FPGA主芯片内部包括锁相环単元、缓存单元和控制模块和波形产生模块；波形产生模块包括波形数据存储単元和控制单元。作为优选，数据采集模块包括高速放大器、模数转换器和第一基准模块；高速放大器与模数转换器连接，模数转换器与第一基准模块连接。作为优选，数据采集模块的模数转换器与所述FPGA主芯片的缓存单元连接；FPGA主芯片的控制模块和锁相环分别连接到数据采集模块的模数转换器。作为优选，函数发生模块包括数模转换器、第二基准模块、滤波器和放大器；第二基准模块与数模转换器连接，数模转换器与滤波器连接，滤波器与放大器连接。作为优选，函数发生模块为8通道低频函数发生模块。作为优选，波形产生模块的波形数据存储単元与函数发生模块的数模转换器连接。本实用新型的有益效果是[0015]利用FPGA板卡的片上资源分别与数据采集模块、函数发生模块组成高速数据采集系统和函数发生系统。高速数据采集系统可以实现50MHz、8bit高速并行采样及同步数据缓存；函数发生系统可同时输出8路低频波形，包括正弦波、三角波、锯齿波、方波、任意函数波形。D/A芯片是串行结构，节省端ロ。FPGA板卡所有I/O端ロ资源完全开放，通用性强，可二次开发作为教学实验系统、高速数据采集系统、多路函数发生系统。
以下结合附图和具体实施方式
对本实用新型作进ー步详细的说明。
图1是本实用新型基于FPGA的高速数据采集及函数发生系统实施例的结构示意图。图2是本实用新型基于FPGA的高速数据采集及函数发生系统实施例的FPGA板卡结构示意图。图3是本实用新型基于FPGA的高速数据采集及函数发生系统实施例的FPGA板卡中的波形产生模块与数模转换器连接结构示意图。图I是ー种基于FPGA的高速数据采集及函数发生系统，由FPGA板卡、高速数据采集模块和函数发生模块组成。一、FPGA 板卡FPGA板卡用于完成高速数据采集系统与函数发生系统的逻辑控制及数据存储功倉^:。如图2所述，FPGA板卡包括FPGA主芯片、电源模块、系统时钟模块、复位模块、下载接ロ模块。FPGA主芯片包括锁相环単元、缓存单元、控制模块和波形产生模块的功能。其中，波形产生模块包括波形数据存储単元和控制单元。本实施例利用FPGA板卡的主芯片的片上资源，通过对FPGA主芯片编程实现锁相环、控制模块、缓存単元、波形数据存储的功能。其中锁相环、控制模块、缓存単元应用于高速数据采集系统，波形数据存储功能应用于函数发生系统。FPGA板卡主芯片为Altera公司的EP1K30QC208，它共有3万个逻辑门，6个嵌入式阵列块，可实现最大3K字节的存储器。FPGA板卡共有数字输入、输出I/O ロ 58个且完全开放，支持3. 3v或者5v TTL电平输入。FPGA板卡具有手动复位与上电自动复位功能。自动复位芯片为TPS3307-25。正常情况复位/[目号为低电平，只有在上电瞬间或按下手动复位按钮时，电平翻转为高电平。FPGA板卡最高系统时钟为250MHZ，本发明提供了两个系统时钟接ロ。支持JTAG下载方式和EPC下载方式。ニ、高速数据采集系统高速数据采集系统是由数据采集模块和FPGA板卡连接组合而成。数据采集模块是由高速放大器、模数转换器、第一基准模块、锁相环单元、缓存单元和控制模块组成的。高速放大器与模数转换器连接，模数转换器的时钟输入与FPGA主芯片的锁相环单元连接，模数转换器的输出与FPGA主芯片的缓存单元连接，第一基准模块与模数转换器连接，FPGA主芯片的控制模块连接到模数转换器，其控制模数转换的数据存入到缓存单元。放大器芯片型号为THS3001，它是ー种电流负反馈运算放大器，对输入的模拟信号进行放大。高速数据采集模块的工作原理FPGA板卡的系统时钟分频后经过锁相环，产生不高于50MHz的脉冲信号输入给模数转换器的时钟输入端，作为模数转换的时钟。在时钟作用下，模数转换器对放大器放大后的模拟信号进行采样，量化成8位的数字量，之后经模数转换的数字量在控制模块作用下，通过乒乓缓存的方式保存在缓存单元中。模数转换器芯片型号为ADS830E，它是8位并行模数转换器，其最大采样率为 6OMHz,由锁相环的输出信号作为模数转换器的米样时钟。米样速率可调，本施例中最高米样率为50MHz。第一基准模块为模数转换器的工作提供工作电压基准。缓存单元是在QUARTUSII环境下利用FPGA芯片的片上资源构造的DPRAM。高速缓存采用乒乓缓存方式。高速缓存的逻辑控制在QUARTUSII环境下用VHDL语言编程实现。锁相环単元利用FPGA主芯片的片上PLL模块设计，实现高速采样、数据接收、缓存均与系统时钟同步。三、函数发生系统函数发生系统是由函数发生模块与FPGA板卡连接组合而成。函数发生系统是由波形产生模块、数模转换器、第二基准模块、滤波器和放大器组成的。FPGA板卡上波形产生模块的波形存储单元与数模转换器的输入端连接，第二基准模块与数模转换器连接，数模转换器的输出与滤波器连接，滤波器与放大器连接。函数发生系统的工作原理如图3所示，在FPGA主芯片的控制単元作用下，根据波形选择、频率选择输入信号，波形数据存储単元的数据以串行方式输入到数模转换器进行数字量到模拟量的转换，数模转换后的数据经过滤波器进行低通滤波(滤波器为TLC04有源滤波器)，放大器进行放大，之后根据通道选择信号，选择单通道或多通道波形输出。波形选择、频率选择、通道选择、可以利用按键来完成操作。波形选择和频率选择分别用于选择输入给数模转换器的波形数据类型和频率，波形类型包括正弦波、三角波、锯齿波、方波、任意函数波形。D/A芯片是串行结构，节省端ロ。通道选择用于选择信号发生的通道，可以选择8个输出通道的任意一个通道或同时选择几个通道输出波形。波形产生模块由FPGA主芯片的片上资源实现，波形产生模块又包括控制单元、波形数据存储単元。波形数据存储単元用于存储波形数据，本实施例中，波形数据存储单元为利用FPGA主芯片上存储资源构造的ROM。数模转换器芯片型号是TLC5628，它是带有缓冲基准输入端(高阻杭)的串行8路8位电压输出数字-模拟转换器(DAC)，建立时间10yS，转换速率ΙΟΟΚΗζ，用单5V电源エ作。第二基准模块为数模转换器提供工作电压基准。
权利要求1.一种基于FPGA的高速数据采集及函数发生系统，其特征在于，包括FPGA板卡、数据采集模块和函数发生模块；所述数据采集模块与FPGA板卡连接；所述函数发生模块与FPGA板卡连接。
2.根据权利要求I所述的高速数据采集及函数发生系统，其特征在于，所述的FPGA板卡包括FPGA主芯片、电源模块、系统时钟模块、复位模块、下载接口模块；FPGA主芯片包括锁相环单元、缓存单元、控制模块和波形产生模块；所述波形产生模块包括波形数据存储单元和控制单元。
3.根据权利要求I所述的高速数据采集及函数发生系统，其特征在于，所述数据采集模块包括高速放大器、模数转换器和第一基准模块；所述高速放大器与模数转换器连接，模数转换器与第一基准模块连接。
4.根据权利要求1-3任何一项所述的高速数据采集及函数发生系统，其特征在于，所述数据采集模块的模数转换器与所述FPGA主芯片的缓存单元连接；所述FPGA主芯片的控制模块和锁相环分别连接到所述数据采集模块的模数转换器。
5.根据权利要求I所述的高速数据采集及函数发生系统，其特征在于，所述函数发生模块包括数模转换器、第二基准模块、滤波器和放大器；所述第二基准模块与数模转换器连接，数模转换器与滤波器连接，滤波器与放大器连接。
6.根据权利要求5所述的高速数据采集及函数发生系统，其特征在于，所述函数发生模块为8通道低频函数发生模块。
7.根据权利要求I或2或5或6所述的高速数据采集及函数发生系统，其特征在于，所述波形产生模块的波形数据存储单元与所述函数发生模块的数模转换器连接。
专利摘要本实用新型公开了一种基于FPGA的高速数据采集及函数发生系统，包括FPGA板卡、数据采集模块和函数发生模块；数据采集模块与FPGA板卡连接；函数发生模块与FPGA板卡连接。本实用新型利用FPGA板卡的片上资源分别与数据采集模块、函数发生模块组成高速数据采集系统和函数发生系统。高速数据采集系统可以实现50MHz、8bit高速并行采样及同步数据缓存；函数发生系统可同时输出8路低频波形，包括正弦波、三角波、锯齿波、方波、任意函数波形。D/A芯片是串行结构，节省端口。FPGA板卡所有I/O端口资源完全开放，通用性强，可二次开发作为教学实验系统、高速数据采集系统、多路函数发生系统等。
文档编号H03B5/36GK202424621SQ20122004759
公开日2012年9月5日 申请日期2012年2月10日 优先权日2012年2月10日
发明者刘酩, 宋杨, 栗文静, 韩茹, 高翠云 申请人:安徽建筑工业学院