具有噪声消除的电流模式混合拓扑电路的制作方法
【专利摘要】提供一种混合拓扑（blixer）电路，其能够改善线性度并降低其他传统混合拓扑（blixer）电路设计的噪声。为做到这一点，这里所提供的混合拓扑（blixer）电路使用差动放大器和/或其混频电路内的虚拟路径来执行降噪（及改善线性度）。在所述示例中，装置包括跨导电路（202），其产生来自输入信号（VIN）的放大信号。混频电路（204-1）将放大信号和具有为本地振荡器信号的一部分（一般为50％或25％）的占空比的混频信号（LOF1）混频，以致差动放大器（214）和阻抗网络（例如，电阻器R7、R8和开关S2，或电阻器R9、RIO和开关SI）可以执行降噪。该混频通过为典型的无源混频器（例如，Gilbert单元无源混频器）的混频器（210、212）来执行。
【专利说明】具有噪声消除的电流模式混合拓扑电路【技术领域】
[0001]本发明一般涉及射频(RF)电路，并且，更具体地，涉及一种混合拓扑电路(blixer电路)。
【背景技术】
[0002]图1示出传统混合拓扑电路(blixer电路)100的示例。blixer电路(B卩，100)是结合换衡器、低噪放大器(LNA)和I/Q混频器的电路。如图所示，blixer电路100 —般包括耦合至开关四芯电路或开关核心电路(其一般包括NMOS晶体管Q3至Q6和电阻电容(RC)网络102-1和102-2)的换衡器-LNA核心电路(其一般包括NMOS晶体管Ql和Q2、电感器L、电容器Cl和电阻器Rl)。在操作中，提供RF输入信号至换衡器-LNA核心电路(其还接收偏置电压VBIASl和VBIAS2)。由于晶体管Q2是晶体管Ql的尺寸的η倍，晶体管Q2的跨导gm2是晶体管Ql的跨导gml的η倍(或gm2=n*gml)。来自换衡器-LNA核心电路的信号(其为gml*VIN和gm2*VIN)施加到开关核心电路的低阻抗节点，以便与差动本地振荡信号LOP和LOM进行混频。为了实现所需中频信号IFP和IFM，晶体管Q4和Q5是晶体管Q3和Q6侧(side)的η倍。此外，104-1到104-4的每个RC网络具有阻抗Z2,其为每个RC网络102-1和102-2的阻抗Zl的l/η (或Z2=Z1AiX然而，所述blixer电路100是有噪声的，并且由于晶体管Q1-Q6的堆叠，可用于信号摆动的顶部空间的量会受到严重的限制，限制了可实现的增益。此外，由电源电压引起的这种顶部空间限制也限制了 blixer电路100的线性度。因此，希望改善该blixer电路100的线性度并减少其噪声。
[0003]传统blixer 电路 的不例在 Blaakmeer 等人，“The BLIXER, a widebandbalun-LNA-1/Q-mixer topology,，，IEEE J.Solid-State Circuits, vol.43, N0.12,pp.2706-2715，Dec.2008 中描述。
【发明内容】
[0004]本发明所公开的实施例提供了一种装置。该装置包括跨导电路，其接收输入信号并产生第一放大信号和第二放大信号；以及混频电路，其具有:第一混频器，其耦合至跨导电路，以便接收第一放大信号，其中第一混频器将第一放大信号与混频信号混频，其中混频信号具有为本地振荡器的占空比的一部分的占空比；第二混频器，其耦合至跨导电路，以便接收第二放大信号，其中第二混频器将第二放大信号与混频信号混频；第一阻抗网络，其耦合至第一和第二混频器中的每个，其中第一阻抗网络适于具有反馈阻抗；第二阻抗网络，其耦合至第一和第二混频器中的每个，其中第二阻抗网络适于具有反馈阻抗；以及差动放大器，其耦合至每个阻抗网络。
[0005]在实施例中，混频电路进一步包括第一电容器，其耦合在跨导电路和第一混频器之间；以及第二电容器，其耦合在跨导电路和第二混频器之间。
[0006]在实施例中，第一阻抗网络进一步包括:第一电阻器，其耦合至第一混频器；第二电阻器，其与第一电阻器串联耦合，其中第一和第二电阻器的总阻抗约等于反馈阻抗，并且其中第二混频器耦合至第一和第二电阻器之间的节点；以及第一开关，其与第一电阻器并联耦合。
[0007]在实施例中，第一阻抗网络进一步包括:第三电阻器，其耦合至第一混频器；第四电阻器，其与第三电阻器串联耦合，其中第三和第四电阻器的总阻抗约等于反馈阻抗，并且其中第二混频器耦合至第一和第二电阻器之间的节点；以及第二开关，其与第一电阻器并联耦合。
[0008]在实施例中，第一阻抗网络进一步包括具有反馈阻抗的第一电阻器，并且其中第二阻抗网络进一步包括具有反馈阻抗的第二电阻器。
[0009]在实施例中，混频电路进一步包括耦合至第二电容器的虚拟路径。
[0010]在实施例中，差动放大器进一步包括第一差动放大器，并且其中虚拟路径进一步包括:耦合至第二电容器的第三混频器；以及耦合至第三混频器的第二差动放大器。
[0011]在实施例中，部分进一步包括第一部分，并且其中混频信号进一步包括第一混频信号，并且其中第三混频器将第二放大信号与具有为本地振荡器的占空比的第二部分的占空比的第二混频信号进行混频。
[0012]在实施例中，来自第一和第二混频器中每个的晶体管具有第一尺寸，并且其中来自第三混频器的晶体管具有第二尺寸。
[0013]在实施例中，一种装置包括:产生第一放大信号和第二放大信号的跨导电路，其中跨导电路包括:第一电流源，其具有第一电流；第二电流源，其具有第二电流，其中第二电流是第一电流的K倍；第一晶体管，其耦合至第一电流源并且接收第一偏置电压；第二晶体管，其耦合至第一晶体管并且接收输入信号和第二偏置电压；第三晶体管，其耦合至第二电流源并且接收第一偏置电压；以及第四晶体管，其耦合至第三晶体管并且接收输入信号和第二偏置电压；以及混频电路，其具有:第一混频器，其耦合至跨导电路，以便接收第一放大信号，其中第一混频器将第一放大信号与混频信号混频，其中混频信号具有为本地振荡器的占空比的一部分的占空比；第二混频器，其耦合至跨导电路，以便接收第二放大信号，其中第二混频器将第二放大信号与混频信号混频；第一阻抗网络，其耦合至第一和第二混频器中的每个，其中第一阻抗网络适于具有反馈阻抗；第二阻抗网络，其耦合至第一和第二混频器中的每个，其中第二阻抗网络适于具有反馈阻抗；以及差动放大器，其耦合至每个阻抗网络。
[0014]在实施例中，跨导电路进一步包括:电阻器，其耦合至第四晶体管并且接收第二偏置电压；以及电容器，其耦合至第四晶体管并且接收输入信号。
【专利附图】
【附图说明】
[0015]示例性实施例参考附图来描述，其中:
[0016]图1是传统blixer电路的电路图；以及
[0017]图2至4是在实施例中的blixer电路的示例的电路图。
【具体实施方式】
[0018]图2示出本发明的示例blixer电路200_1的实施原理。blixer电路200_1 —般包括跨导器电路202和混频电路204-1。在操作中，跨导电路202 —般接收输入信号VIN并从输入信号VIN产生放大信号。然后混频电路204-1可以将这些放大信号和具有占空比为本地振荡器信号的一部分(一般为50%或25%)的混频信号LOFl进行混频，以致差动放大器214和阻抗网络(一般是电阻器R7和R8与开关S2或电阻器R9和RlO以及开关SI) —般可以执行噪声消除或降噪。混频一般由混频器210和212执行，其为典型的无源混频器(其可以是，例如，是Gilbert单元混频器)。
[0019]为了产生放大信号，跨导器电路202 —般使用两个支路，其中每个支路产生一个放大信号。输入信号VIN —般在NMOS晶体管Q9 (其可以被偏置电压VBIAS3偏置并且一般具有跨导gm3)的源极被接收，并且，结合电流源206 (其可以产生电流10)和NMOS晶体管Q7 (其可以被偏置电压VBIAS4偏置)，晶体管Q9产生放大信号(其一般为VIN*gm3)。此夕卜，NMOS晶体管QlO —般通过电容器C6接收输入电压VIN (其也是通过电阻器R6被偏置电压VBIAS3偏置)。晶体管QlO —般具有K*gm3的跨导，并且结合晶体管Q8(其一般被偏置电压VBIAS4偏置)和电流源208 (其产生Κ*Ι0的电流)，晶体管QlO产生放大信号(其一般为VIN*K*gm3)。这些放大信号随后可以提供给交流耦合电容C7和C8。
[0020]为了提供噪声消除，开关SI和S2可以被驱动以改变阻抗网络的阻抗。通常情况下，电阻器R8和RlO具有K*RL的电阻并且电阻器R7和R9通常具有(K_l) RL/K的电阻。当开关SI和S2被驱动时，各个阻抗网络的总电阻(或所示电路的阻抗)是RL。因此，当开关SI和S2被驱动时，差动放大器214用于使用阻抗网络的总阻抗来执行降噪，然而在正常操作中(当开关SI和S2都打开时)，使用K*RL的电阻。
[0021]图3示出blixer电路200-2的另一个示例。在此配置中，blixer电路200-1的阻抗网络已经被电阻器Rll和R12 (其一般有RL的电阻)取代并且已包括虚拟路径216-1。虚拟路径216-1 —般包括混频器220-1 (这通常为具有晶体管的无源混频器，该晶体管与用于混频器210和220的晶体管具有大约相同的尺寸或纵横比(信道宽度比信道长度))、差动放大器218，以及电阻器R13和R14 (其中每个通常具有RL的电阻)。通常情况下，混频器220-1将来自电容器C7的放大输出信号与具有为本地振荡器的占空比的一部分或几倍(即，K-2倍)的占空比的混频信号L0F2进行混频。虚拟路径216-1 —般从主要路径“抽取”额外的信号电流。此外，通过适当控制放大器218周围的滤波器的大小，虚拟路径216-1可用于RF滤波。
[0022]在另一个替代方案中，如图4所示，blixer电路200_3—般使用虚拟路径216_2而不是虚拟路径216-1。虚拟路径216-1和216-2之间的差异在于混频器220-1和220-2之间的差异。也就是说，混频器220-2使用混频信号LOFl，但是在混频器220-2中使用的晶体管是用于混频器210和212的晶体管尺寸的K-1倍。这种用于blixer电路200-3的布置一般提供与用于blixer电路200-2的布置基本类似的功能，但可提供一种有利的布局。
[0023]由于使用blixer电路200-1、200-2或200-3，可以实现几个优势。S卩，由于在跨导电路202的输出的低信号摆动，blixer电路100上的线性度改善了。由于可用的信号摆动，还有更大的中频增益。此外，由于混频电路204-1、204-2以及204-3的无源性质，一般很少或几乎没有闪烁噪声。为了显示改善的性能，表I提供如下，其将blixer电路100与blixer 电路 200_1、200_2 和 200-3 作比较。
[0024]
【权利要求】
1.一种装置，其包括: 跨导电路，其接收输入信号并产生第一放大信号和第二放大信号；以及 混频电路，其具有: 第一混频器，其耦合至所述跨导电路，以便接收所述第一放大信号，其中所述第一混频器将所述第一放大信号与混频信号混频，其中所述混频信号具有为本地振荡器的占空比的一部分的占空比； 第二混频器，其耦合至所述跨导电路，以便接收第二放大信号，其中所述第二混频器将第二放大信号与所述混频信号混频； 第一阻抗网络，其耦合至第一和第二混频器中的每个，其中所述第一阻抗网络适于具有反馈阻抗； 第二阻抗网络，其耦合至第一和第二混频器中的每个，其中所述第二阻抗网络适于具有所述反馈阻抗；以及 差动放大器，其耦合至每个阻抗网络。
2.根据权利要求1所述的装置，其中所述混频电路进一步包括:第一电容器，其耦合在所述跨导电路和所述第一混频器之间；以及第二电容器，其耦合在所述跨导电路和所述第二混频器之间。
3.根据权利要求2所 述的装置，其中所述第一阻抗网络进一步包括:第一电阻器，其耦合至所述第一混频器；第二电阻器，其与所述第一电阻器串联耦合，其中所述第一和第二电阻器的总阻抗约等于所述反馈阻抗，并且其中所述第二混频器耦合至所述第一和第二电阻器之间的节点；以及第一开关，其与所述第一电阻器并联耦合。
4.根据权利要求3所述的装置，其中所述第一阻抗网络进一步包括:第三电阻器，其耦合至所述第一混频器；第四电阻器，其与所述第三电阻器串联耦合，其中所述第三和第四电阻器的总阻抗约等于所述反馈阻抗，并且其中所述第二混频器耦合至所述第一和第二电阻器之间的节点；以及第二开关，其与所述第一电阻器并联耦合。
5.根据权利要求2所述的装置，其中所述第一阻抗网络进一步包括具有所述反馈阻抗的第一电阻器，并且其中所述第二阻抗网络进一步包括具有所述反馈阻抗的第二电阻器。
6.根据权利要求5所述的装置，其中所述混频电路进一步包括耦合至第二电容器的虚拟路径。
7.根据权利要求5所述的装置，其中所述差动放大器进一步包括:第一差动放大器，并且其中所述虚拟路径进一步包括耦合至所述第二电容器的第三混频器；以及耦合至所述第三混频器的第二差动放大器。
8.根据权利要求7所述的装置，其中所述部分进一步包括第一部分，并且其中所述混频信号进一步包括第一混频信号，并且其中所述第三混频器将所述第二放大信号与具有为本地振荡器的占空比的第二部分的占空比的第二混频信号进行混频。
9.根据权利要求7所述的装置，其中来自第一和第二混频器中的每个的晶体管具有第一尺寸，并且其中来自第三混频器的晶体管具有第二尺寸。
10.根据权利要求1所述的装置，其中所述跨导电路包括: 第一电流源，其具有第一电流； 第二电流源，其具有第二电流，其中所述第二电流是所述第一电流的K倍；第一晶体管，其耦合至所述第一电流源并且接收第一偏置电压； 第二晶体管，其耦合至所述第一晶体管并且接收输入信号和第二偏置电压； 第三晶体管，其耦合至所述第二电流源并且接收第一偏置电压；以及 第四晶体管，其耦合至所述第三晶体管并且接收所述输入信号和所述第二偏置电压。
11.根据权利要求10所述的装置，其中所述跨导电路进一步包括:电阻器，其耦合至所述第四晶体管并且接收所述第二偏置电压；以及电容器，其耦合至所述第四晶体管并且接收所述输入信号。
12.根据权利要求10所述的装置，其中所述混频电路进一步包括:第一电容器，其耦合在所述跨导电路和所述第一混频器之间；以及第二电容器，其耦合在所述跨导器电路和所述第二混频器之间。
13.根据权利要求12所述的装置，其中所述第一阻抗网络进一步包括: 第一电阻器，其耦合至所述第一混频器； 第二电阻器，其与所述第一电阻器串联耦合，其中所述第一和第二电阻器的总阻抗约等于所述反馈阻抗，并且其中所述第二混频器耦合至所述第一和第二电阻器之间的节点；以及 第一开关，其与所述第一电阻器并联耦合。
14.根据权利要求13所述的装置，其中所述第一阻抗网络进一步包括: 第三电阻器，其耦合至所述第一混频器； 第四电阻器，其与所述第三电阻器串联耦合，其中所述第三和第四电阻器的总阻抗约等于所述反馈阻抗，并且其中所述第二混频器耦合至所述第一和第二电阻器之间的节点；以及 第二开关，其与所述第一电阻器并联耦合。
15.根据权利要求12所述的装置，其中所述第一阻抗网络进一步包括具有所述反馈阻抗的第一电阻器，并且其中所述第二阻抗网络进一步包括具有所述反馈阻抗的第二电阻器。
16.根据权利要求15所述的装置，其中所述混频电路进一步包括耦合至第二电容器的虚拟路径。
【文档编号】H03D7/00GK103733513SQ201280040113
【公开日】2014年4月16日 申请日期:2012年6月18日 优先权日:2011年6月16日
【发明者】V·B·瑞塔拉, V·斯里尼瓦桑, S·M·若马斯万迈, B·S·哈龙 申请人:德克萨斯仪器股份有限公司