用于控制半导体部件的方法与流程

本发明的实施例涉及一种用于控制半导体部件的方法。

背景技术：
在诸如功率转换器或电机驱动装置的常规电路中，晶体管用于把电力供应给电感性负载。当高感应电压在断开通信期间出现时，晶体管上的电压降落和晶体管电流的乘积瞬间达到高值。因此，本发明的目的在于高效地操作半导体部件而不会超过该部件的最大能量强度。

技术实现要素：
根据本发明的一个方面，提供一种用于控制半导体部件的方法。该半导体部件具有半导体主体和晶体管，晶体管被单片地集成在半导体主体中。晶体管包括第一子晶体管和第二子晶体管。第一子晶体管具有第一负载触头、第二负载触头、形成在第一子晶体管的第一负载触头和第二负载触头之间的第一负载路径以及用于控制经过第一负载路径的电流的第一控制触头。相应地，第二子晶体管包括第一负载触头、第二负载触头、形成在第二子晶体管的第一负载触头和第二负载触头之间的第二负载路径以及用于控制经过第二负载路径的电流的第二控制触头。第一子晶体管的第一负载触头以电气方式连接到第二子晶体管的第一负载触头。第一子晶体管的第二负载触头以电气方式连接到第二子晶体管的第二负载触头。另外，第一子晶体管具有第一接通状态电阻，并且第二子晶体管具有第二接通状态电阻。第一子晶体管在第一时间点接通，并且第二子晶体管随后在第二时间点接通。根据本发明的另一方面，提供一种用于断开半导体部件的方法。该半导体部件具有半导体主体和晶体管，晶体管被单片地集成在半导体主体中。晶体管包括处于它的接通状态的第一子晶体管和处于它的接通状态的第二子晶体管。第一子晶体管具有第一负载触头、第二负载触头、形成在第一子晶体管的第一负载触头和第二负载触头之间的第一负载路径以及用于控制经过第一负载路径的电流的第一控制触头。相应地，第二子晶体管包括第一负载触头、第二负载触头、形成在第二子晶体管的第一负载触头和第二负载触头之间的第二负载路径以及用于控制经过第二负载路径的电流的第二控制触头。第一子晶体管的第一负载触头以电气方式连接到第二子晶体管的第一负载触头。第一子晶体管的第二负载触头以电气方式连接到第二子晶体管的第二负载触头。另外，第一子晶体管具有第一接通状态电阻，并且第二子晶体管具有第二接通状态电阻。第二子晶体管在第一时间点断开，并且第一子晶体管随后在第二时间点断开。附图说明参照下面的附图和描述能够更好地理解本发明。附图中的部件未必按照比例绘制，相反地，重点在于表示本发明的原理。此外，在附图中，相似标号指示对应的部分。在附图中：图1是具有由控制电路控制的半导体部件的电路的电路图；图2是可在图1的电路中使用的传输门（transfergate）的电路图；图3是可在图1的电路中使用的保护电路的电路图；图4A是可在图1的电路中使用的第一子电路的电路图，第一子电路产生用于接通和断开第二子晶体管的信号；图4B是可在图1的电路中使用的第二子电路的电路图，第二子电路产生用于接通和断开第二子晶体管的信号；图4C是可在图1的电路中使用的第三子电路的电路图，第三子电路产生用于接通和断开第二子晶体管的信号；图5是表示图1的电路的几个代表性信号的时序图；图6是具有第一子晶体管和第二子晶体管的晶体管的部分的顶视图；和图7是图1的电路的修改的电路图。具体实施方式在下面的详细描述中，参照附图，附图形成描述的一部分，并且在附图中作为说明显示了可实施本发明的特定实施例。在这个方面，参照正被描述的附图的方位使用方向术语，诸如“顶”、“底”、“前”、“后”、“首”、“尾”等。因为实施例的部件能够布置在许多不同的方位，所以为了说明的目的而使用方向术语并且方向术语绝不是限制性的。应该理解，可使用其它实施例，并且在不脱离本发明的范围的情况下可做出结构或逻辑变化。因此，不应在限制性的意义上进行下面的详细描述，并且本发明的范围由所附权利要求限定。应该理解，这里描述的各种示例性实施例的特征可彼此组合，除非具体地另外指出。现在参照图1，表示了半导体电路。半导体部件30包括晶体管3，晶体管3被单片地集成在半导体主体35中。晶体管3具有第一子晶体管1和第二子晶体管2。例如，晶体管3以及第一子晶体管1和第二子晶体管2分别可以是DMOS(DMOS=双扩散金属氧化物)晶体管。然而，本发明不限于DMOS晶体管。也可使用任何种类的场效应晶体管。第一子晶体管1具有第一负载触头11、第二负载触头12和第一控制触头13。能够由第一控制触头13控制的第一负载路径形成在第一负载触头11和第二负载触头12之间。相应地，第二子晶体管2具有第一负载触头21、第二负载触头22和第二控制触头23。能够由第二控制触头23控制的第二负载路径形成在第一负载触头21和第二负载触头22之间。为了以电气方式并联第一负载路径和第二负载路径，第一子晶体管1的第一负载触头11以电气方式连接到第二子晶体管2的第一负载触头21，并且第一子晶体管1的第二负载触头12以电气方式连接到第二子晶体管2的第二负载触头22。晶体管3具有第一负载端子31、第二负载端子32、第一控制端子33和第二控制端子34。第一控制触头13连接到第一控制端子33，并且第二控制触头23连接到第二控制端子34。能够由第一控制端子33和第二控制端子34控制的晶体管3的主负载路径形成在第一负载触头31和第二负载触头32之间。如果第一子晶体管1通过经第一控制端子33施加到第一控制触头13的合适的控制信号而完全接通(即，处于它的导电状态)，则第一负载路径具有它的最低的可能的电阻，这将随后被称为“第一接通状态电阻R1ON”。相应地，如果第二子晶体管2通过经第二控制端子34施加到第二控制触头23的合适的控制信号而完全接通，则第二负载路径具有它的最低的可能的电阻，这将随后被称为“第二接通状态电阻R2ON”。因为第一控制触头13和第二控制触头23可彼此独立地工作，所以通过仅使第一子晶体管1处于接通状态、仅使第二子晶体管2处于接通状态或者使第一子晶体管1和第二子晶体管2处于接通状态，晶体管3的主负载路径的电阻R3能够适应于所需的电路的功能。如果第一子晶体管1接通并且第二子晶体管2断开，则主负载路径的电阻R3等于R1ON，并且如果第一子晶体管1断开并且第二子晶体管2接通，则主负载路径的电阻R3等于R2ON。如果第一子晶体管1和第二子晶体管2都接通，则主负载路径的电阻R3等于晶体管3的接通状态电阻R3ON。接通状态电阻R3ON能够如下计算：如果第一子晶体管1和第二子晶体管2都断开，则晶体管3也断开。第一接通状态电阻R1ON可等于或不同于第二接通状态电阻R2ON。优选地，第一接通状态电阻R1ON大于第二接通状态电阻R2ON。例如，第一接通状态电阻R1ON可以是第二接通状态电阻R2ON的至少两倍。在下面的并非意图限制本发明的范围的例子中，第一接通状态电阻R1ON=16mΩ并且第二接通状态电阻R2ON=5.33mΩ。因此，如果第一子晶体管1接通并且第二子晶体管2断开，则电阻R3=16mΩ，如果第一子晶体管1断开并且第二子晶体管2接通，则电阻R3=5.33mΩ，并且如果第一子晶体管1和第二子晶体管2都接通，则电阻R3≈4mΩ。总之，简单地通过使用施加到第一控制端子33和第二控制端子34的一个或多个常规数字信号来控制晶体管3，主晶体管3能够工作于三种不同导电状态。在图1的电路中，晶体管3用于为负载6(例如，电感性负载6(例如，电机或变压器))提供电力。为此，负载6具有第一触头61，第一触头61连接到第二主端子32。第一负载端子31连接到第一电源电势UB+，并且负载6的第二触头62连接到第二电源电势UB-。如果第一电源电势UB+和第二电源电势UB-不同，则也发生晶体管3的主负载路径以及第一负载路径和第二负载路径上的电压降落。为了避免在开始提到的问题，第一子晶体管1和第二子晶体管2相继地完全接通，然后还相继地断开，如现在将参照图5解释的那样，图5是表示图1的电路的几个代表性信号的时序的时序图。图5从上到下显示将要描述的六个示图。供应给第一接触端子33的第一控制信号IN1、供应给第二接触端子34的第二控制信号IN2、第一主端子31和第二主端子32之间的主负载路径上的电压降落UDS、经过第一主端子31和第二主端子32之间的主负载路径的电流IDS、功率P=UDS·IDS以及第一主端子31和第二主端子32之间的主负载路径的电阻R3。第一控制信号IN1和第二控制信号IN2可由控制电路4提供。如图1中所示，控制电路4可具有控制器40，控制器40把控制信号供应给驱动器45。驱动器45提供输出信号IN1。控制信号IN1和IN2之一或二者可以是数字信号，也就是说，仅在两种预定义的状态(在图5中，标记为“接通”和“断开”)之间切换的信号。然而，如图1的实施例中所示，对于IN1和IN2，还可以使用模拟信号。从第一子晶体管1和第二子晶体管2都断开开始，通过在第二子晶体管2保持断开的同时把第一控制信号IN1从断开电平改变为接通电平，第一子晶体管1在第一时间点t1完全接通。也就是说，第一负载路径和主负载路径都具有电阻R1ON(在以上例子中，16mΩ)，经过主负载路径的电流IDS上升，并且主负载路径上的电压VDS从大约(UB+)-(UB-)下降到第一值V1，第一值V1基本上取决于R3=R1ON和电感性负载6的电阻。在第一子晶体管1随后保持在它的接通状态的同时，第二子晶体管2也通过把第二控制信号IN2从断开电平改变为接通电平在第二时间点t2完全接通。也就是说，第一负载路径具有电阻R1ON(在以上例子中，16mΩ)，第二负载路径具有电阻R2ON(在以上例子中，5.33mΩ)，并且主负载路径具有电阻R3ON(在以上例子中，4mΩ)。当第一子晶体管1和第二子晶体管2都接通时，与t1和t2之间的间隔相比，主负载路径的电阻R3减小，并且经过主负载路径的电流IDS增加，并且主负载路径上的电压VDS进一步从第一值V1下降到第二值V2，第二值V2基本上取决于R3=R1ON和电感性负载6的电阻。为了也接通第二子晶体管2，提供可控双向模拟开关7。模拟开关7具有负载路径，该负载路径形成在第一触头71和第二触头72之间并且能够经由控制器40提供并被供应给开关7的控制输入73的控制信号SW而断开或闭合。双向模拟开关7的可能的实施例可以是如图2中所示的传输门（transfergate）。然而，也可使用任何其它传输门或可控双向开关。如果在图1的电路中开关7闭合，则施加到第一控制端子33的第一控制信号IN1经开关7被传输到第二控制端子34并且也被供应给第二控制端子34，从而第二子晶体管2接通。也就是说，第二控制信号IN2等于第一控制信号IN1。随后，在第三时间点t3，在第一子晶体管1保持在它的接通状态的同时，第二子晶体管2断开。结果，第一负载路径和主负载路径都具有电阻R1ON(在以上例子中，16mΩ)。为了断开第二子晶体管2，供应给控制输入73的控制信号SW改变，从而模拟开关7断开，并且第一控制端子33和第二控制端子34之间的导电连接中断。结果，第一控制信号不再被传输到第二控制端子34，并且第二子晶体管2断开。然而，由于第二子晶体管2断开以及由于电阻R3的增加(在以上例子中，从4mΩ到16mΩ)，存储在电感性负载6的磁场中的能量引起很大的感应电压，感应电压与电源电压(UB+)-(UB-)叠加，从而主负载路径上的电压降落UDS超过电源电压(UB+)-(UB-)。为了避免由该感应电压引起的晶体管3的损坏，可选的保护电路5利用第一触头51耦合到第一负载端子31并且利用第二触头52耦合到第二控制端子34。保护电路5的可能的实施例被表示在图3中，该实施例是由串联连接的两个二极管形成的箝位电路。然而，也可使用任何其它保护电路。如果保护电路5检测到晶体管3的主负载路径上的电压降落UDS超过预定义的值，则它把信号供应给第二控制端子34，以使第二负载路径的电阻减小，并且与此同时，晶体管3的主负载路径上的电压降落UDS也减小到非危险值V3。在第三时间点t3之后的第四时间点t4，在通过使模拟开关7保持断开而使第一子晶体管1保持在它的断开状态的同时，通过把第一控制信号IN1从接通开电平改变为断开电平，第一子晶体管1也断开。结果，第一子晶体管1和第二子晶体管2都断开，并且经过晶体管3的主负载路径的电流IDS减小为零。当第一子晶体管1和第二子晶体管2被时移地断开时，与在替代于以上解释的晶体管3使用具有相同接通状态电阻R3ON的常规晶体管(即，没有可独立地开关的子晶体管)的情况下发生的最大功率相比，晶体管功率P=UDS·IDS的最大Pmax显著减小。图4A至4C表示三个实施例，这三个实施例产生可在如以上参照图1所描述的电路中使用的控制信号SW。在图4A的实施例中，设置输出信号SW以便：如果第一负载路径上的电压降落小于预定义的值，则闭合双向开关7(图1和2)，否则，断开双向开关7。在图4B的实施例中，设置输出信号SW以便：如果第一子晶体管1的第一控制触头13和第二负载触头12之间的电压差的绝对值超过预定义的值，则闭合双向开关7(图1和2)，否则，断开双向开关7。所述预定义的值优选地被设置为这样的值：在该值，第一子晶体管1在它的温度补偿点以上工作。在图4C的另一实施例中，设置输出信号SW以便：如果与第一负载路径串联连接的电阻器R上的电压降落(该电压降落是流经第一负载路径的电流I1的量度)的绝对值超过预定义的值，则闭合双向开关7(图1和2)，否则，断开双向开关7。如以上所解释具有第一子晶体管1和第二子晶体管2的晶体管3的例子被表示在图6中。该晶体管包括具有多个可控第一晶体管单元15和多个可控第二晶体管单元25的单元结构。为了可辨别性起见，第一晶体管单元15在附图中被标记为深灰色，第二晶体管单元25被标记为浅灰色。所有的可控第一晶体管单元15以电气方式并联连接，并形成第一子晶体管1。相应地，所有的可控第二晶体管单元25以电气方式并联连接，并形成第二子晶体管2。第一晶体管单元15能够通常经第一控制触头13被控制，第二晶体管单元25经第二控制触头23被控制。第一晶体管单元15的控制输入(栅)经栅指131和栅条130以电气方式连接到第一控制触头13。相应地，第二晶体管单元25经栅指231和栅条230以电气方式连接到第二控制触头23。在示出的实施例中，第一晶体管单元15和第二晶体管单元25形成为稍长的条带。然而，也可使用任何其它单元结构。可选地，第一晶体管单元15和第二晶体管单元25可以相同并具有相同的接通状态电阻。为了实现分别具有不同的接通状态电阻R1ON和R2ON(R1ON>R2ON)的第一子晶体管1和第二子晶体管2，形成第二子晶体管2的并联连接的第二晶体管单元25的数量可超过形成第一子晶体管1的并联连接的第一晶体管单元15的数量。结果，第一子晶体管1的接通状态电阻R1ON超过第二子晶体管2的接通状态电阻R2ON。图7是图1的电路的修改的电路图。与图1的电路的唯一差别在于：保护电路5的第二触头52耦合到第一控制端子33而非耦合到第二控制端子34，从而在过电压事件的情况下，具有比第二子晶体管2高的接通状态电阻的第一子晶体管1经控制电路5被至少部分地接通。在以上解释的实施例中，第一负载触头11和21是漏极触头，并且第二负载触头12和22是源极触头。然而，还可以存在这样的情况：第一负载触头11和21是源极触头，并且第二负载触头12和22是漏极触头。空间相关术语(诸如，“在…下面”、“在…下方”、“下”、“在…上方”、“上”等)用于方便描述以解释一个元件相对于第二元件的定位。这些术语旨在包括除了与在附图中描述的方位不同的方位之外的装置的不同的方位。另外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也并非意图是限制性的。相同的术语在整个描述中指示相同的元件。如本文所使用，术语“具有”、“包含”、“包括”等是指示陈述的元件或特征的存在的开放式术语，但并不排除另外的元件或特征。冠词“一”、“该”旨在包括复数以及单数，除非上下文清楚地另外指示。在记住了以上变化和应用的范围后，应该理解，本发明不受前面的描述限制，它也不受附图限制。相反地，本发明仅由下面的权利要求及其法律等同物限制。具体地讲，不同实施例的特征/方法步骤可按照任意方式组合，除非某些特征/方法步骤的组合在技术上不可实现。