具有多种ADC模式的混合模/数转换器的制作方法与工艺

本发明一般来说涉及混合模/数转换器，且特定来说(而非排他地)涉及在互补金属氧化物半导体(CMOS)图像传感器的读出电路中所使用的那些混合模/数转换器。

背景技术：
图像传感器是普遍存在的。其广泛用于数码静态相机、数码摄像机、蜂窝式电话、安全相机、医疗装置、汽车及其它应用中。许多图像传感器应用受益于经增加的高动态范围(HDR)。一种增加斜坡模/数转换器(ADC)电路的分辨率的方式是通过增加计数器分辨率。此将增加计数器时间或将来自像素阵列的模拟输出电压转换成用于构造数字图像的数字值所需的时间，此又将降低帧速率。举例来说，为了将斜坡ADC分辨率从10个位增加到13个位将使得计数器时间增加8倍且可将帧速率减少几乎八分之一。在斜坡ADC中实现经增加高动态范围的另一方式是通过减少斜坡产生器上的噪声。然而，此将增加电力消耗且需要硅面积来增加图像传感器的高动态范围。

技术实现要素：
在一个方面中，本申请案涉及一种混合模/数转换器(ADC)，其具有用于产生数字信号的至少一个位的逐次逼近寄存器(SAR)ADC模式及用于产生所述数字信号的至少一个额外位的斜坡ADC模式。所述混合ADC包括：取样级，其经耦合以接收模拟输入并对所述模拟输入进行取样；比较器，其具有输入，所述比较器经耦合以将所述取样级的输出与第一参考电压进行比较；斜坡信号产生器，其经耦合以选择性地将斜坡信号提供到所述比较器的所述输入；偏移级，其经耦合以选择性地将可变偏移电压提供到所述比较器的所述输入；寄存器，其经耦合以控制所述偏移级以响应于所述比较器的输出而设定所述偏移电压的量值；计数器，其耦合到所述比较器的所述输出以当所述ADC在所述斜坡ADC模式中时提供数字计数；及控制电路，其经耦合以控制所述斜坡信号产生器及所述寄存器，其中当在所述SARADC模式中时，所述控制电路经配置以启用所述寄存器来控制所述偏移级以响应于所述比较器的所述输出而设定所述偏移电压的所述量值；且当在所述斜坡ADC模式中时，所述控制电路经配置以启用所述斜坡信号产生器以将所述斜坡信号提供到所述比较器的所述输入；及启用所述计数器以响应于所述比较器的所述输出而开始提供所述数字计数。在另一方面中，本申请案涉及一种用于产生数字图像数据的图像传感器。所述图像传感器包括：像素阵列，其包含布置成若干行及列以用于捕获模拟图像数据的多个像素单元；位线，其耦合到所述像素阵列的一列内的像素中的至少一者；及读出电路，其耦合到所述位线以从所述至少一个像素读出所述模拟图像数据，所述读出电路包含混合模/数转换器(ADC)，所述混合ADC具有用于产生所述数字图像数据的至少一个位的逐次逼近寄存器(SAR)ADC模式及用于产生所述数字图像数据的至少一个额外位的斜坡ADC模式。所述混合ADC包含：取样级，其经耦合以接收所述模拟图像数据并对所述模拟图像数据进行取样；比较器，其具有输入，所述比较器经耦合以将所述取样级的输出与第一参考电压进行比较；斜坡信号产生器，其经耦合以选择性地将斜坡信号提供到所述比较器的所述输入；偏移级，其经耦合以选择性地将可变偏移电压提供到所述比较器的所述输入；寄存器，其经耦合以控制所述偏移级以响应于所述比较器的输出而设定所述偏移电压的量值；计数器，其耦合到所述比较器的所述输出以当所述ADC在所述斜坡ADC模式中时提供数字计数；及控制电路，其经耦合以控制所述斜坡信号产生器及所述寄存器，其中当在所述SARADC模式中时，所述控制电路经配置以启用所述寄存器来控制所述偏移级以响应于所述比较器的所述输出而设定所述偏移电压的所述量值；且当在所述斜坡ADC模式中时，所述控制电路经配置以启用所述斜坡信号产生器以将所述斜坡信号提供到所述比较器的所述输入；启用所述计数器以响应于所述比较器的所述输出而开始提供所述数字计数。在另一方面中，本申请案涉及一种借助混合模/数转换器(ADC)将模拟图像数据转换成数字图像数据的方法。所述方法包括：对从图像传感器的列位线接收的所述模拟图像数据进行取样；在所述混合ADC的比较器的输入处接收所述经取样模拟图像数据，其中所述比较器经耦合以将所述模拟图像数据与第一参考电压进行比较；当所述混合ADC在逐次逼近寄存器(SAR)模/数(ADC)模式中时，借助所述混合ADC产生所述数字图像数据的一个或一个以上最高有效位(MSB)；及当所述混合ADC在斜坡ADC模式中时，借助所述混合ADC产生所述数字图像数据的一个或一个以上最低有效位。附图说明可通过参考以下描述及用于图解说明实施例的随附图式来理解本发明。在图式中：图1是图解说明根据本发明的实施例的具有多个混合ADC的图像传感器的框图。图2是图解说明根据本发明的实施例的实例性混合ADC的框图。图3A是图解说明根据本发明的实施例的混合ADC的更详细实例的框图。图3B是图解说明根据本发明的实施例的用于并行模/数转换的包含额外比较器的实例性混合ADC的框图。图4是图解说明根据本发明的实施例的使用混合ADC的实例性模/数转换过程的流程图。图5是图解说明当在逐次逼近寄存器ADC模式中时用于使用混合ADC的模/数转换的过程的流程图。图6是图解说明当在斜坡ADC模式中时用于使用混合ADC的模/数转换的过程的流程图。具体实施方式在以下描述中，陈述众多特定细节，例如(举例来说)特定读出电路、电压斜坡信号、校准电路操作次序等。然而，应理解，可在没有这些特定细节的情况下实践实施例。在其它实例中，为了不使对此描述的理解模糊，尚未详细地展示众所周知的电路、结构及技术。图1是图解说明根据本发明的实施例的具有多个混合ADC118的图像传感器100的框图。图像传感器100包含像素阵列110、控制电路120、读出电路130及任选数字处理逻辑150。为使图解简明起见，像素阵列110的所图解说明实施例仅展示各自具有四个像素单元114的两个列112。然而，应了解，实际图像传感器通常包含从数百到数千个列，且每一列通常包含从数百到数千个像素。此外，所图解说明的像素阵列110是规则形状的(例如，每一列112具有相同数目个像素)，但在其它实施例中，所述阵列可具有不同于所展示的规则或不规则布置且可包含多于或少于所展示的像素、行及列。此外，在不同实施例中，像素阵列110可为经设计以在光谱的可见部分中捕获图像的包含红色、绿色及蓝色像素的彩色图像传感器，或可为黑白图像传感器及/或经设计以在光谱的不可见部分(例如，红外线或紫外线)中捕获图像的图像传感器。在一个实施例中，图像传感器100为互补金属氧化物半导体(CMOS)图像传感器。在使用期间，在像素单元114已获取其图像数据或电荷之后，可经由列读出线或位线116将模拟图像数据(例如，模拟信号)或电荷从像素单元读出到读出电路130。经由位线116一次一个像素地将来自每一列112的像素单元114的模拟图像数据读出到读出电路130且接着将其转移到混合ADC118。混合ADC118为多模式ADC。具体来说，混合ADC118的所图解说明实施例为具有以下模式的双模式ADC：(1)逐次逼近寄存器(SAR)ADC模式；及(2)斜坡ADC模式。因此，每一ADC118可使用SAR模/数转换来转换模拟图像数据的一部分，同时同一ADC118使用斜坡模/数转换来转换所述模拟图像数据的另一部分。在一个实施例中，当在SARADC模式中时，由混合ADC118提供数字信号的M数目个最高有效位(MSB)，而当在斜坡ADC模式中时，由混合ADC118提供数字信号的其余N数目个最低有效位(LSB)。来自读出电路130的所得数字信号输出可为(M+N)位数字输出。在所图解说明的实施例中，混合列ADC118用于图像传感器100中。然而，在其它实施例中，混合列ADC118可用于其它半导体电路中。图2是图解说明根据本发明的实施例的混合ADC200的实例的框图。混合ADC200的所图解说明实例包含取样级202、比较器204、斜坡信号产生器206、偏移级208、寄存器210、计数器212、控制电路214及任选存储器220。混合ADC200为图1的混合ADC118的一个可能实施方案。如图2中所展示，取样级202经耦合以接收模拟输入，在一个实例中，所述模拟输入可为来自CMOS图像传感器的列位线的模拟图像数据。一旦经取样，开关218即可闭合使得取样级202可将经取样模拟信号提供到比较器204的输入205。因此，比较器204具有经耦合以接收所述经取样模拟信号的一个输入205及经耦合以接收参考电压VREF的另一输入207。在一个实例中，参考电压VREF为用于正取样的当前像素的黑色电平电压。如依据下文进一步描述将变得更清晰，混合ADC200包含当在SARADC模式中时专门使用的一些组件及当在斜坡ADC模式中时专门使用的其它组件。然而，在两种模式中使用比较器204来将经取样模拟信号与参考电压VREF进行比较。具有在模/数转换的模式之间共享的比较器204可减少集成电路的总体组件计数且因此减少装置的制造成本及/或电力消耗。图2中还展示偏移级208及寄存器210。偏移级208经耦合以选择性地将可变偏移电压VOFFSET提供到比较器204的输入205，而寄存器210经耦合以控制偏移级208以响应于比较器204的输出209而设定偏移电压VOFFSET的量值。因此，当混合ADC200在SARADC模式中时，比较器204、寄存器210及偏移级208一起工作以提供数字信号的至少一个位。当在SARADC模式中时，混合ADC200从最高有效位开始一次一个位地逐次逼近数字输出值。在获得每一数字输出值时，将其写入到存储器220中。当在SARADC模式中时产生数字信号的M数目个位的混合ADC可花费大约M个时钟循环来完成其对M数目个位的转换。在一个实施例中，M数目个位为数字信号的最高有效位。图2进一步图解说明斜坡信号产生器206，斜坡信号产生器206经耦合(借助于电容器216)以将斜坡信号VRAMP提供到比较器204的输入。当混合ADC200在斜坡ADC模式中时，斜坡信号产生器206结合计数器212及比较器204工作以提供数字信号的至少一个位。举例来说，在一个实施例中，计数器212经触发以在斜坡信号VRAMP的循环的开始时开始计数。斜坡信号使比较器204的输入205处的电压变化。一旦输入205处的电压达到输入207上的参考电压VREF，比较器204的输出209即触发计数器212以停止其计数。接着，计数器212上的所得计数可被读出到存储器220或以其它方式读出为数字信号的一个或一个以上位的表示。在一个实施例中，混合ADC200进入SARADC模式以产生数字信号的M数目个MSB，且接着进入到斜坡ADC模式中以产生所述数字信号的N数目个LSB。在一个实施例中，举例来说，VRAMP可以具有每一循环下降到最终电压(例如，0V)的初始全标度电压(VFS)的锯齿电压斜坡形式斜降。如图所示，计数器212的输出耦合到存储器220。计数器212可在VRAMP斜降时递增。以实例方式，计数器212可为N位计数器，其中N表示当在斜坡ADC模式中时混合ADC的以位计的分辨率。在每一模/数转换期间，所述N位计数器可从0递增到2N-1。以实例方式，在8位ADC电路的特定情况中，计数器可从0递增到255，其中每一不同计数可表示在模/数转换期间来自模拟输入(例如，来自像素单元的模拟图像数据)的电压映射到的不同数字电平。计数器212可在时钟循环期间递增使得N位模/数转换可花费大约2N个时钟循环来完成。当比较器204的输入205及输入207处的电压匹配时，对应存储器220可锁存计数器212的输出。计数器212的经锁存输出可表示在模/数转换期间来自像素单元的经放大模拟输入电压已映射到的数字电平。接着，计数器212的经锁存输出可从存储器220读出到数字处理逻辑150。因此，图2中所展示的实例性混合ADC200的实施例包含控制电路214，控制电路214经配置以控制混合ADC200当在模/数转换的模式之间转变时的各种方面。举例来说，当在SARADC模式中时，控制电路214可经配置以停用斜坡信号产生器206使得不将斜坡信号VRAMP提供到比较器204的输入205。控制电路214可进一步停用计数器212以停止计数，且可启用寄存器210以开始控制偏移级以响应于比较器204的输出209而设定偏移电压VOFFSET的量值，这些全部是在SARADC模式中时进行。在一个实施例中，斜坡信号产生器206经配置以在斜坡信号产生器206被停用时将恒定非零电压提供到比较器204的输入205。当在斜坡ADC模式中时，控制电路214可经配置以启用斜坡信号产生器206来开始将斜坡信号VRAMP提供到比较器204的输入205且还启用计数器212以与斜坡信号VRAMP的循环的开始同步地开始计数。控制电路214还可停用寄存器210使得偏移级208并不响应于比较器204的输出209而提供偏移电压VOFFSET。在一个实施例中，如受益于本发明的所属领域的技术人员将明了，控制电路214包含一个或一个以上逻辑电路、处理器及/或离散电路组件。在另一实施例中，控制电路214可包含于图1的控制电路120中。图3A是图解说明根据本发明的实施例的混合ADC300A的更详细实例的框图。混合ADC300A的所图解说明实例包含比较器204A、斜坡信号产生器206、寄存器210、计数器212、控制电路214、电容器216A、开关218A、取样级302、偏移级308、列放大器310、反馈电容器312、均衡器开关314、开关316A、电容器318A、存储器320、325、330及335以及共用参考342。取样级302的实例展示为包含开关336及取样电容器338，而偏移级308的实例展示为包含偏移电容器C1、C2及C3以及互补开关对及混合ADC300A可为包含图1的混合ADC118及图2的混合ADC200的先前所提及混合ADC中的任一者的一个实施方案。在操作中，开关336选择性地将模拟输入耦合到取样电容器338的一侧，在一个实施例中，取样电容器338具有为反馈电容器312的电容的2M(例如，23＝8)倍的电容。当开关336闭合时，将模拟输入(例如，图像数据)取样到取样电容器338中。开关340选择性地将取样电容器338的一侧耦合到共用参考342(例如，接地电压电平)以对取样电容器338进行复位。取样电容器338的另一侧耦合到列放大器310的输入。列放大器310的输入经耦合以接收经取样模拟输入以将恒定增益提供到输入信号。在所图解说明的实施例中，列放大器310的增益保持恒定为2M倍(例如，8倍)。反馈电容器312耦合于列放大器310的输入与输出之间以形成闭环增益。均衡器开关314选择性地将列放大器310的输入与输出耦合在一起以用于放大器偏移消除。开关218A选择性地将列放大器310的输出耦合到比较器204A的第一输入。电容器216A耦合于比较器204A的第一输入与由斜坡产生器206产生的电压斜坡信号(VRAMP_A)之间。当开关218A闭合时，将列放大器310的输出取样到电容器216A中。在SARADC模式期间，VRAMP_A可保持在正非零电压VFS下。在斜坡ADC模式期间，VRAMP_A锯齿从VFS降到最终电压(例如，0V)。在此时间期间，开关216A可断开或闭合。比较器204A的第二输入耦合到电容器318A的一侧。电容器318A的另一侧耦合到共用参考342。开关316A选择性地将比较器204A的第二输入与输出耦合在一起。在其中混合ADC300A包含于CMOS图像传感器的读出电路中的实施例中，开关316A闭合以允许将像素单元的复位或黑色电平取样到电容器318A中。因此，在此实例中，与经取样模拟图像数据进行比较的参考电压表示所述像素单元的复位或黑色电平。偏移级308包含M(例如，3)数目个偏移电容器C1、C2及C3以及M(例如，3)对互补偏移开关及控制偏移开关及的信号表示数字输出的三个位，其中控制偏移开关的信号是所述三个位中的最高有效者，且控制偏移开关的信号是所述三个位中的最低有效者。偏移电容器C1、C2及C3的电容经二进制加权，其中偏移电容器C2具有为C1的电容两倍的电容，且偏移电容器C3具有为C2的电容两倍的电容。比较器204A的输出耦合到寄存器210的输入。寄存器210经配置以选择性地将每一对偏移开关耦合到共用参考342或耦合到参考电压VREF以将相应偏移电压提供到列放大器310的输入。举例来说，当开关S3闭合且开关断开时，偏移电容器C3耦合到参考电压VREF，且将偏移电容提供到列放大器310的输入处的信号。当开关S3断开且开关闭合时，偏移电容器C3耦合到共用参考342且偏移电容器C3将不对列放大器310的输入处的信号具有电容影响。由于控制偏移开关及的信号为彼此的补码，因此在任一给定时间，每一对开关中的仅一者将闭合。当在SARADC模式中时，在实现M数目个位(在此情况中，M＝3)所需的M个时钟循环中的每一者期间，由控制电路214提供的控制信号SIG3控制寄存器210以选择性地将偏移电容器C1、C2及C3中的每一者一次一个地耦合到VREF。比较器204A将确定模/数转换的所述特定位(例如，三个位中的最高有效者)是“1”还是“0”。在SARADC模式期间由此转换产生的数字值存储于M位存储器330或335中。响应于比较器204A的输出是“1”还是“0”，寄存器210将借此经由写入控制信号SIG3而闭合或断开相应偏移开关。举例来说，在三个时钟循环中的第一者期间，确定三个位中的最高有效者的数字输出。控制信号SIG3可闭合偏移开关S3且断开偏移开关将参考信号VREF耦合到偏移电容器C3的一侧。此将使列放大器310的输入处的模拟信号偏移达二分之一VREF，因为偏移电容器C3具有为取样电容器338的电容的二分之一的电容。比较器204A将对列放大器310的输出与由电容器318A提供的参考电压(例如，复位/黑色电平信号)进行比较。如果模拟信号大于参考电压，那么比较器204A将输出“1”。如果模拟信号不大于参考电压，那么比较器204A将输出“0”。在此第一时钟循环中，比较器204A的输出为混合ADC300A的数字输出的最高有效位的数字表示。比较器204A的此输出被写入到寄存器210中且将断开或闭合偏移开关S3及在偏移开关S3及在先前时钟循环中设定的情况下，确定三个位中的下一最高有效者的数字输出。在第二时钟循环期间，控制信号SIG3选择性地将偏移电容器C2耦合到参考信号VREF，且比较器204A将确定下一数字位是“1”还是“0”-此数字值存储于M位存储器330或335以及寄存器210中。比较器204A的输出“1”或“0”将经由写入控制信号SIG3而分别闭合或断开偏移开关S2，且将此值输入到寄存器210。使用此逻辑，在第三时钟循环期间，可获得SARADC的最后数字MSB，此将完成混合ADC300A的SARADC模式。以实例方式，在一个实施例中，如果经取样模拟输入大于二分之一VREF，那么列放大器310的输出将大于由电容器318A提供的参考电压(例如，复位/黑色电平信号)，且比较器204A将输出“1”。接着，S3将由寄存器210保持闭合，且模拟输入的其余部分(即，模拟输入减去二分之一VREF)为用于下一时钟循环的输入。否则，当经取样模拟输入小于二分之一VREF时，比较器204A将输出“0”。此将致使寄存器210断开开关S3，且将共用参考342耦合到偏移电容器C3。列放大器310的输入将返回到原始经取样模拟输入以用于下一时钟循环。一旦MSB的数字输出存储于存储器330或335中且3对偏移开关将偏移电容设定为列放大器310的输入，控制电路214即可将混合ADC300A转变为斜坡ADC模式以获得数字信号的LSB。在斜坡ADC模式期间，将偏移且经取样模拟图像数据(例如，列放大器310的输出)与参考电压(例如，经取样复位信号)进行比较。当到比较器204A的两个输入相等时，可将写入信号发送到N位LSB存储器320或325中的一者，在此时计数器212的当前值被写入到N位LSB存储器320或325中的一者。在所图解说明的实施例中，混合ADC300A包含两个N位LSB存储器320及325以及两个M位MSB存储器330及335。通过具有两个N位存储器及两个M位存储器可增加图像传感器的帧速率。可从一组N位LSB存储器及M位MSB存储器读取来自图1的数字处理逻辑150，同时读出电路130使用混合ADC来确定来自位线116的下一模拟图像数据的M+N位数字输出。读出电路130将不必等到读出目前数字输出之后才开始下一ADC。在另一实施例中，读出电路130可包括一个N位LSB存储器及一个M位MSB存储器。在一个实施例中，混合ADC的数字输出为M+N个位，或如在先前实例中，为14个位，其中SARADC模式提供所述14个位中的3个最高有效者，且斜坡ADC模式提供其余11个位。在另一实施例中，可与本文中的教示一致地提供Z位混合ADC，其中Z为任一给定整数。在又一实施例中，SARADC模式可提供2个到5个位，优选地2个到4个位，且斜坡ADC模式可提供6个到12个位，优选地8个到11个位。SARADC模式的范围可受列放大器310的增益限制，而斜坡ADC的范围可受斜坡模/数转换所需的时钟循环的指数增加数目限制。在其中混合ADC300A包含于图像传感器(例如，图1的图像传感器100)的实施例中，像素阵列110的每一列112可耦合到混合ADC300A使得连续地执行SARADC模式及斜坡ADC模式。也就是说，当在SARADC模式中时，混合ADC300A可首先产生数字信号的MSB，退出SARADC模式，且接着转变为其中接着产生数字信号的LSB的斜坡ADC模式。然而，在其它实施例中，像素阵列的两个单独列可对一个混合ADC进行分时。以实例方式，图3B是图解说明根据本发明的实施例的用于并行模/数转换的包含额外比较器204B的实例性混合ADC300B的框图。混合ADC300B还展示为包含开关218B、电容器216B、开关316B及电容器318B。比较器204B经配置以与比较器204A类似地操作。然而，斜坡信号产生器206经配置以产生第二斜坡信号VRAMP_B且计数器212可包含数个内部独立计数器(未展示)。比较器204B的添加允许混合ADC300B执行并行模/数转换。举例来说，混合ADC300B可开始在SARADC模式中使用比较器204A来产生数字信号的MSB，而比较器204B仍在斜坡ADC模式中用于产生先前数字信号的LSB。也就是说，在混合ADC300B已完成产生先前数字信号的LSB之前，混合ADC300B可开始产生当前数字信号的MSB。此外，在混合ADC300B已完成产生先前数字信号的LSB之前，混合ADC300B也可开始产生当前数字信号的LSB。在一个实施例中，数字信号表示从一个列112取样的图像数据，而先前数字信号表示从不同列112取样的图像数据。在另一实施例中，所述数字信号与先前数字信号表示从同一列112但从所述单个列内的不同像素114取样的图像数据。显而易见，此并行模/数转换(即，产生MSB而同时还产生LSB及/或产生数字信号的LSB而同时还产生先前数字信号的LSB)可增加ADC300B执行转换的速率。举例来说，如上文所提及，所揭示混合ADC的斜坡ADC模式可花费大约2N个时钟循环来完成其对具有N数目个位的分辨率的LSB的模/数转换，而SARADC模式可仅花费M个时钟循环来完成对M数目个MSB的模/数转换。因此，混合ADC的分辨率可为M+N个位，同时仅花费大约2N个时钟循环来完成对模拟输入的转换。以图解方式，包含于图像传感器中的3+10(即，M+N)混合ADC可提供13个位的分辨率，而帧速率相当于具有仅10个位的分辨率的斜坡ADC的帧速率。此外，本发明的实施例可允许图像传感器的电路设计者使在10个位中所使用的斜坡产生器保持相同，同时通过再使用列增益电容器(如偏移电容器)、比较器及仅添加3位寄存器(例如，寄存器210)而在SARADC模式中产生额外3位。图4是图解说明根据本发明的实施例的使用混合ADC的实例性模/数转换过程400的流程图。将参考图1、2及4到6描述过程400。在过程框405中开始，取样级202对经由列位线116从像素单元114接收的模拟图像数据(即，模拟输入)进行取样。接下来，在任选地放大经取样信号(图3A中所展示)之后，比较器204A在输入205处接收模拟图像数据。接着，控制电路214致使混合ADC200进入SARADC模式以产生数字图像数据(即，数字信号)的M数目个MSB。图5的过程500图解说明过程框415的一个可能实施方案。如图5中所展示，过程框505包含控制电路214经由控制信号(例如，图3A的SIG1)停用斜坡信号产生器206。如上文所论述，当停用时，斜坡信号产生器206可停止提供斜坡信号VRAMP，且替代地将恒定、正、非零电压提供到比较器204A的输入205。接下来，在过程框510中，控制电路214借助于控制信号(例如图3A的SIG2)停用计数器212以停止计数。在过程框515中，控制电路214启用SAR210以开始控制偏移级208以响应于比较器204A的输出209而提供偏移电压VOFFSET。过程框520图解说明混合ADC200当在SARADC模式中时使用逐次逼近来产生M数目个MSB。现在返回到图4，过程400继续进行到过程框420，其中将所产生的所得MSB存储于存储器220中或输出以用于数字处理(例如，数字处理逻辑150)。接下来，在过程框425中，控制电路214致使混合ADC200进入到斜坡ADC模式中以产生数字图像数据的N数目个LSB。图6的过程600图解说明过程框425的一个可能实施方案。如图6中所展示，过程框605包含控制电路214启用斜坡信号产生器206以开始将斜坡信号VRAMP提供到比较器204A的输入205。在过程框610中，控制电路214启用计数器212以开始计数。如上文所论述，在一个实施例中，由计数器212进行的计数的开始可与斜坡信号VRAMP的每一循环的开始重合。过程框615图解说明控制电路214停用SAR210。在一个实施例中，寄存器210的停用防止偏移级208响应于比较器204A的输出209而产生偏移电压VOFFSET。过程框620图解说明混合ADC200当在斜坡ADC模式中时使用斜坡模/数转换来产生N数目个LSB。接着，图4的过程框420图解说明将所产生的所得MSB存储/写入于存储器220中或输出以用于数字处理(例如，数字处理逻辑150)。可使用所得(M+N)位数字输出来增加图像传感器的高动态范围。本文中所揭示的图像传感器可包含于数码静态相机、数码摄像机、相机电话、可视电话、视频电话、摄录像机、网络相机、计算机系统中的相机、安全相机、医疗成像装置、光学鼠标、玩具、游戏、扫描仪、汽车图像传感器或其它类型的电子图像及/或视频获取装置中。取决于实施方案，电子图像及/或视频获取装置还可包含其它组件，例如(举例来说)，用以发射光的光源、以光学方式耦合以将光聚焦于像素阵列上的一个或一个以上透镜、以光学方式耦合以允许光穿过一个或一个以上透镜的快门、用以处理图像数据的处理器及用以存储图像数据的存储器，此处仅举几个实例。在描述及权利要求书中，可使用术语“经耦合”及“经连接”连同其衍生词。应理解，这些术语并非既定作为彼此的同义词。而是，在特定实施例中，“经连接”可用于指示两个或两个以上元件彼此直接物理接触或电接触。“经耦合”可意指两个或两个以上元件直接物理接触或电接触。然而，“经耦合”也可意指两个或两个以上元件并不彼此直接接触，但仍彼此协作或交互。举例来说，校准电路可经由介入开关与列ADC电路耦合。在上文描述中，出于解释的目的，已陈述众多特定细节以便提供对实施例的透彻理解。然而，所属领域的技术人员将明了，可在没有这些特定细节中的一些细节的情况下实践一个或一个以上其它实施例。提供所描述的特定实施例并非为了限制本发明而是为了对其进行图解说明。本发明的范围将不由上文所提供的特定实例确定而是仅由所附权利要求书确定。在其它实例中，已以框图形式展示或未详细地展示众所周知的电路、结构、装置及操作以便避免使对描述的理解模糊。所属领域的技术人员还将了解，可对本文中所揭示的实施例(例如(举例来说)，对实施例的组件的配置、功能及操作方式以及使用)做出修改。等效于图式中所图解说明及说明书中所描述的那些关系的所有关系囊括于实施例内。此外，在认为适当之处，已在图当中重复参考编号或参考编号的末端部分以指示对应或类似元件，所述对应或类似元件任选地可具有类似特征。已描述各种操作及方法。虽然已在流程图中以基本形式描述所述方法中的一些方法，但可任选地将操作添加到所述方法及/或从所述方法移除。另外，虽然流程图展示根据实例性实施例的操作的特定次序，但应理解，所述特定次序为示范性的。替代实施例可任选地以不同次序执行操作、组合某些操作、重复某些操作等。可对所述方法做出许多修改及改动且本发明涵盖此所述修改及改动。一个或一个以上实施例包含制造物件(例如，计算机程序产品)，所述制造物件包含机器可存取及/或机器可读媒体。所述媒体可包含提供(举例来说，存储)呈可由机器存取及/或读取的形式的信息的机构。所述机器可存取及/或机器可读媒体可提供或其上存储有一个或一个以上指令及/或数据结构或者指令及/或数据结构序列，如果由机器执行，那么所述一个或一个以上指令及/或数据结构或者所述指令及/或数据结构序列致使或导致机器执行及/或致使机器执行本文中所揭示的图中所展示的操作或方法或技术中的一者或一者以上或一部分。在一个实施例中，机器可读媒体可包含有形非暂时机器可读存储媒体。举例来说，所述有形非暂时机器可读存储媒体可包含软磁盘、光学存储媒体、光盘、CD-ROM、磁盘、磁光盘、只读存储器(ROM)、可编程ROM(PROM)、可擦除且可编程ROM(EPROM)、电可擦除且可编程ROM(EEPROM)、随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、快闪存储器、相变存储器或其组合。有形媒体可包含一个或一个以上固体或有形物理材料，例如(举例来说)，半导体材料、相变材料、磁性材料等。适合机器的实例包含但不限于：数码相机、数码摄像机、蜂窝式电话、计算机系统、具有像素阵列的其它电子装置及能够捕获图像的其它电子装置。此些电子装置通常包含与一个或一个以上其它组件(例如一个或一个以上存储装置(非暂时机器可读存储媒体))耦合的一个或一个以上处理器。因此，给定电子装置的存储装置可存储用于在所述电子装置的一个或一个以上处理器上执行的码及/或数据。或者，一实施例的一个或一个以上部分可使用软件、固件及/或硬件的不同组合来实施。还应了解，在此说明书通篇中对“一个实施例”、“一实施例”或“一个或一个以上实施例”的提及(举例来说)意指特定特征可包含于本发明的实践中(例如，在至少一个实施例中)。类似地，应了解，出于简化本发明及帮助理解各种发明性方面的目的，在描述中有时将各种特征一起聚集于单个实施例、图或其描述中。然而，本发明的此方法不应解释为反映本发明需要比明确陈述于每一权利要求中的特征更多的特征的意图。而是，如所附权利要求书反映：发明性方面可在于少于单个所揭示实施例的所有特征。因此，特此将具体实施方式所附的权利要求书明确并入到此具体实施方式中，其中每一权利要求独立地作为单独实施例。