用于混合模式的晶片检验的方法及系统的制作方法
【专利说明】用于混合模式的晶片检验的方法及系统
[0001]相关申请案的交叉参考
[0002]本申请案涉及下文所列的申请案(“相关申请案”)且主张其最早可用有效申请日期的权益(例如，对于相关申请案的任何及所有母案、前母案、前前母案等申请案，主张除了临时专利申请案之外的申请案的最早可用优先日期或主张临时专利申请案的根据35USC § 119(e)规定的权益)。
[0003]相关申请案:
[0004]出于USPTO额外法定要求的目的，本申请案构成在2012年11月12日申请的以杰森.林(Jason Lin)、阿伦.帕克(Allen Park)、埃利斯.昌(Ellis Chang)、迪克.瓦林福德(DickWallingford)、宋濂.荣(Songnian Rong)及凯坦.巴哈卡(Chetan Bhaska)为发明人的标题为“用于晶片检验的与单元间及裸片间比较混合的感知块间比较(AWAREBL0CK-BL0CK COMPARISON MIXED WITH CELL-TO-CELL AND DIE-TO-DIE COMPARISONS FORWAFER INSPECT1N) ”的申请案号为61/725，265的美国临时专利申请案的正规(非临时)专利申请案。
技术领域
[0005]本发明大体上涉及用于半导体晶片检验的方法及系统。
【背景技术】
[0006]制造半导体装置(例如，逻辑及存储器装置)通常包含使用大量半导体制造工艺处理衬底(例如，半导体晶片)以形成半导体装置的各种特征及多个层级。例如，光刻为涉及将图案从光罩转印到布置于半导体晶片上的抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可在单个半导体晶片上的布置中制造且接着被分成个别半导体装置。
[0007]如贯穿本发明所使用，术语“晶片”一般是指由半导体材料或非半导体材料形成的衬底。例如，半导体材料或非半导体材料可包含(但不限于)单晶硅、砷化镓及磷化铟。晶片可包含一或多个层。例如，此类层可包含(但不限于)抗蚀剂、电介质材料、导电材料及半导体材料。许多不同类型的此类层在此技术领域中是已知的，且如本文所使用的术语“晶片”希望包含其上可形成各种类型的此类层的晶片。形成于晶片上的一或多个层可经图案化或未经图案化。例如，晶片可包含多个裸片，每一裸片具有可重复的经图案化特征。此类材料层的形成及处理最终可导致完成的装置。许多不同类型的装置可形成于晶片上，及如本文所使用的术语“晶片”希望包含于其上制造此技术领域中已知的任何类型的装置的晶片。
[0008]在半导体制造工艺期间的各种步骤处使用检验过程以检测样本(例如光罩及晶片)上的缺陷。检验过程始终为制造半导体装置(例如集成电路)的重要部分。然而，随着半导体装置的尺寸的减小，检验过程对成功制造可接受的半导体装置变得更为重要。例如，随着半导体装置的尺寸的减小，检测大小减小的缺陷已变成必要，这是因为即使相对较小的缺陷也可在半导体装置中引起非所要像差。因而，提供具有改善的晶片检验能力的系统及方法是有利的。
【发明内容】
[0009]本发明揭示一种用于提供混合模式晶片检验的方法。在一个方面中，所述方法可包含(但不限于):接收晶片的一或多个检验结果，其中所述一或多个检验结果包含所述晶片的选定区域的一或多个图像，所述一或多个图像包含一或多个晶片裸片，所述一或多个晶片裸片包含一组重复块，所述组重复块中的一或多者，其中每一块的单元为非周期性或不可分辨的；调整所述一或多个图像的像素大小以将每一块映射到整数数目个像素；调整所述一或多个图像的像素大小以将每一裸片映射到整数数目个像素；比较第一晶片裸片与至少第二晶片裸片，以识别所述第一晶片裸片及所述至少第二晶片裸片中的至少一者中的一或多个缺陷的发生；及比较第一块与至少第二块，以识别所述第一块及所述至少第二块中的至少一者中的一或多个缺陷的发生。
[0010]在另一方面中，所述方法可包含(但不限于):接收晶片的一或多个检验结果，其中所述一或多个检验结果包含所述晶片的选定区域的一或多个图像，所述一或多个图像包含一或多个晶片裸片，所述一或多个晶片裸片包含一组重复块，所述组重复块中的一或多者包含一组重复单元；调整所述一或多个图像的像素大小以将每一单元映射到实质上整数数目个像素；调整所述一或多个图像的像素大小以将每一块映射到实质上整数数目个像素；调整所述一或多个图像的像素大小以将每一裸片映射到整数数目个像素；比较第一晶片裸片与至少第二晶片裸片，以识别所述第一晶片裸片及所述至少第二晶片裸片中的至少一者中的一或多个缺陷的发生；比较第一块与至少第二块，以识别所述第一块及所述至少第二块中的至少一者中的一或多个缺陷的发生；及比较第一单元与至少第二单元，以识别所述第一单元及所述至少第二单元中的至少一者中的一或多个缺陷的发生。
[0011]在另一方面中，所述方法可包含(但不限于):接收晶片的一或多个检验结果，其中所述一或多个检验结果包含所述晶片的选定区域的一或多个图像，所述一或多个图像包含一或多个晶片裸片，所述一或多个晶片裸片包含一组块，其中所述块中的至少一些是不规则的，所述组块中的一或多者包含一组重复单元；调整所述一或多个图像的像素大小以将每一单元映射到实质上整数数目个像素；调整所述一或多个图像的像素大小以将每一裸片映射到整数数目个像素；对准第一块与至少第二块；比较第一晶片裸片与至少第二晶片裸片，以识别所述第一晶片裸片及所述至少第二晶片裸片中的至少一者中的一或多个缺陷的发生；比较第一块与至少第二块，以识别所述第一块及所述至少第二块中的至少一者中的一或多个缺陷的发生；及比较第一单元与至少第二单元，以识别所述第一单元及所述至少第二单元中的至少一者中的一或多个缺陷的发生。
[0012]在另一方面中，所述方法可包含(但不限于):接收晶片的一或多个检验结果，其中所述一或多个检验结果包含所述晶片的选定区域的一或多个图像，所述一或多个图像包含一或多个晶片裸片，所述一或多个晶片裸片包含一组块，所述组块中的一或多者包含一组重复单元；调整所述一或多个图像的像素大小以将每一单元映射到实质上整数数目个像素；调整所述一或多个图像的像素大小以将每一块映射到实质上整数数目个像素；比较第一块与至少第二块，以识别所述第一块及所述至少第二块中的至少一者中的一或多个缺陷的发生；及比较第一单元与至少第二单元，以识别所述第一单元及所述至少第二单元中的至少一者中的一或多个缺陷的发生。
[0013]揭示一种用于提供基于图场间(field-to-field)的晶片检验的方法。在一方面中，所述方法可包含(但不限于):接收晶片的一或多个检验结果，其中所述一或多个检验结果包含所述晶片的选定区域的一或多个图像，所述一或多个图像包含三个或三个以上图场，所述三个或三个以上图场中的每一者包含于共用裸片中；通过组合所述检验结果的所述三个或三个以上图场而产生参考图场图像；及比较一或多个图场与所述所产生的参考图场图像，以识别所述一或多个图场中的一或多个缺陷的发生。
[0014]揭示一种用于提供基于图场间的晶片检验的方法。在一个方面中，所述方法可包含(但不限于):接收至少与晶片的所关注区域相关联的一或多组设计数据；识别所述所接收的设计数据中的一或多个重复块；基于所述一或多个重复块的一或多个选定属性而选择所述经识别的一或多个重复块的一部分供检验；及用检验工具对所述经识别的一或多个重复块的选定部分执行一或多个检验过程。
[0015]揭示一种用于重复图案结构的图场的晶片检验的方法。在一个方面中，所述方法可包含(但不限于):接收包含晶片的裸片的一部分的一或多个图像的晶片的一或多个检验结果；在显示器上呈现所述所接收的检验结果的一或多个部分；接收指示用户对所述所接收的检验结果的所述所呈现的一或多个部分的所述裸片内的第一图场的重复图案结构的识别的第一信号；接收指示用户对所述所接收的检验结果的所述所呈现的一或多个部分的所述裸片内的第二图场的重复图案结构的识别的至少第二信号，所述至少第二图场的重复图案结构与所述第一图场的重复图案结构相差一或多个对称操作；及比较所述第一重复图案结构与所述至少第二重复图案结构的对应部分，以识别所述第一图场的重复图案结构及所述至少第二重复图案结构中的至少一者中的一或多个缺陷的发生。
[0016]应理解，前述一般描述及下列详细描述两者仅为示范性及解释性而非对所主张的本发明有限制性。并入本说明书且构成本说明书的一部分的【附图说明】本发明的实施例，且与一般描述一起用来解释本发明的原理。
【附图说明】
[0017]所属领域的技术人员可参考附图而更好地了解本发明的许多优点，其中:
[0018]图1A为根据本发明的一个实施例的用于晶片检验的系统的框图。
[0019]图1B为根据本发明的一个实施例的包含多个晶片裸片的晶片的俯视图。
[0020]图1C为根据本发明的一个实施例的包含一组重复块(每一块包含一组重复单元)的晶片的裸片的俯视图。
[0021]图2为说明在根据本发明的一个实施例的用于混合模式晶片检验的方法中执行的步骤的流程图。
[0022]图3为说明在根据本发明的一个实施例的用于混合模式晶片检验的方法中执行的步骤的流程图。
[0023]图4A为说明在根据本发明的替代实施例的用于混合模式晶片检验的方法中执行的步骤的流程图。
[0024]图4B为根据本发明的一个实施例的包含一组不规则块(每一块包含一组重复单元)的晶片的裸片的俯视图。
[0025]图5为说明在根据本发明的替代实施例的用于混合模式晶片检验的方法中执行的步骤的流程图。
[0026]图6A为说明在根据本发明的一个实施例的用于晶片的基于图场间检验的方法中执行的步骤的流程图。
[0027]图6B为说明在根据本发明的一个实施例的用于晶片检验的方法中执行的步骤的流程图。
[0028]图7A为说明在根据本发明的一个实施例的用于重复块的基于设计数据的检验的方法中执行的步骤的流程图。
[0029]图7B到7C为根据本发明的一个实施例的包含未对准于水平轴的重复单元的经检验晶片区域的俯视图。
[0030]图7D说明根据本发明的一个实施例的具有经识别的不理会区域(DCA)的多个经检验晶片区域的一系列俯视图。
[0031]图7E及7F说明根据本发明的一个实施例的包含相同较低层级单元的一对父代单
J L.ο
【具体实施方式】
[0032]现将详细参考所揭示的标的物，其说明于附图中。
[0033]一般参考图1A到7F，描述根据本发明的用于晶片检验的方法及系统。
[0034]本发明大体上涉及块间或图场间比较，以识别经检验晶片中的缺陷的存在。本发明进一步关于允许同时基于比较的检验单元、块及裸片的混合模式晶片检验。另外，本发明进一步关于基于参考的图场间检验。此外，本发明关于对具有重复单元结构的块或图场的以设计数据为导向的晶片检验。
[0035]在存储器晶片的情况中，单元间比较可用于检验存储器单元区域。应进一步注意，分页处或其它外围区域可能需要裸片间比较来检验缺陷。因而，已采用包含同时单元间比较(在存储器单元区域中)及裸片间比较(在分页处及其它外围区域中)的混合模式检验协议以改善存储器晶片检验的总处理能力。由于裸片间工艺变动及其它系统相关噪声，通过裸片间比较所检验的区域的灵敏度与单元区域相比通常是不充分的。
[0036]当越来越多的DRAM或SRAM存储器及高级电路模块被集成到晶片上的裸片中时，每一裸片或光罩通常包含许多重复块。因而，块间比较可允许减少工艺变动噪扰且增加缺陷检验灵敏度。类似地，在存储器晶片中，存储器页、块及/或区段形成重复块。此外，也可经由块间比较检验分页处及其它外围区域，从而引起较高灵敏度。
[0037]图1A说明适于执行本文进一步描述的各种过程的用于晶片检验的系统100。在一个方面中，系统100可包含检验工具102，其经配置以检测安置于样品台110上的半导体晶片108上的缺陷。检验工具102可包含此技术领域中已知的任何适当检验工具或系统，例如(但不限于)光学检验工具或电子束检验工具。例如，在光学检验的情况中，检验工具102可包含(但不限于)明场检验工具或暗场检验工具。在进一步方面中，尽管未展示，然而检验工具100可包含照明源、检测器及用于执行检验的各种光学组件(例如，透镜、分束器及类似物)。
[0038]所述照明源可包含此技术领域中已知的任何照明源。例如，所述照明源可包含窄带光源(例如激光源)。在进一步实施例中，所述照明源可经配置以将光(经由各种光学组件)引导到安置于样品台I1上的晶片108的表面。此外，检验工具102的各种光学组件经配置以将从晶片108的检验区域的表面反射及/或散射的光引导到所述检验工具102的检测器。
[0039]所述检测器可包含此技术领域中已知的任何适当检测器。在一个实施例中，所述检测器可包含电荷耦合装置(CCD)相机。所述检测器可用于检测晶片108上的实际缺陷(例如缺陷)。在进一步实施例中，所述检测器的输出可通信耦合到控制器101。就此来说，控制器101可经配置以使用由所述检测器收集及传输的检测数据而检测晶片108上的实际缺陷。控制器108可利用此技术领域中已知的任何方法及/或算法以检测晶片上的缺陷。所属领域的技术人员应认识到，检验工具102可用于检测横跨半导体晶片而分布的缺陷。
[0040]此外，控制器101可以任何合适方式(例如，通过由图1A中所展示的虚线所指示的一或多个传输媒体)耦合到检测器，使得控制器101可接收由所述检测器产生的输出。此夕卜，如果检验工具102包含一个以上检测器(未展示)，那么控制器101可耦合到如上文所描述的每一检测器。在进一步实施例中，晶片108可安置于样品台110上。样品台110可包含此技术领域中已知的任何适当机械及/或机器人总成。当前可用的晶片检验工具的实例详细描述于第7，092，082号美国专利、第6，702，302号美国专利、第6，621，570号美国专利及第5，805，278号美国专利中，所述专利的全文各自以引用方式并入本文中。
[0041]在进一步实施例中，检验工具102可经配置以接受来自系统100的另一子系统的指令。例如，检验工具102可接受来自系统100的控制器101 (或分析器)的指令。在接收来自控制器101的指令之后，检验工具102可在在所述所提供的指令(即，检验方案)中识别的半导体晶片108的位置处执行检