一种大范围可调宽带低通滤波器的制造方法
【专利摘要】本发明属于集成电路【技术领域】，具体为一种大范围可调宽带低通滤波器。该结构包括两个级联的双二阶滤波器单元，每个滤波器单元都由四个跨导可调节的运算跨导放大器以及两个可变电容阵列组成。本发明中，滤波器的带宽可以通过控制运算跨导放大器的跨导值进行调节，也可以通过改变可变电容阵列的电容值进行调节，大大提高了滤波器的带宽变化范围。本发明可适用于硬盘读写通道和光盘读写通道中。
【专利说明】一种大范围可调宽带低通滤波器
【技术领域】
[0001]本发明属于集成电路【技术领域】，具体涉及一种大范围可调宽带低通滤波器，该可调宽带低通滤波器可以同时提供大带宽和高带宽可调范围。
【背景技术】
[0002]低通滤波器在许多模拟前端中都是关键模块。其中在硬盘或光盘读写通道、自适应光纤通讯和认知无线电等系统中，为了适应不同的数据传输速率需求，需要截止频率在大范围内可调的低通滤波器。在这些系统中，信号一般都先通过射频或模拟放大器预放大，然后经过滤波器滤除带外的干扰和噪声，最后通过模数转换器变为数字信号并对信号进行处理。而滤波器的带宽取决于信号的传输速率。
[0003]传统的大范围可调宽带低通滤波器主要有三种:恒定电容滤波器、可调电容滤波器和Nauta滤波器。恒定电容滤波器采用的运算跨导放大器通过开关输入管来改变跨导值，从而改变其截止频率。在其运算跨导放大器中加入了和输入管尺寸相同的哑元管。当输入管导通时哑元管关闭，当输入管关闭时哑元管导通并偏置在输入管导通时的直流工作点，从而使输入电容在两种状态下保持一致。由于运算跨导放大器的输入电容组成了前级运算跨导放大器的负载电容的一部分，这样的结构使滤波器的电容值在不同截止频率下保持一致。但是，这种结构由于加入了哑元管，增加了运算跨导放大器总的输入寄生电容，因此限制了最大带宽。
[0004]采用可调电容的滤波器中的运算跨导放大器通过电容阵列来改变电容值，电容值大小与阵列的面积成正比关系。如果想要实现大可调范围，在低带宽时所需的电容阵列面积会非常大，大大增加了芯片的成本。
[0005]Nauta滤波器采用由反相器所组成的Nauta运算跨导放大器。由于电路简单，寄生电容小，因此能够达到很大的带宽。运算跨导放大器通过调节电源电压来改变晶体管的过驱动电压，从而调节跨导值。然而通过调节电源电压所能实现的滤波器带宽可调范围会受到限制:过低的电源电压会使晶体管进入线性区而无法正常工作，过高的电源电压则会导致功耗大大增加。另外Nauta运算跨导放大器通过调节电源电压来改变跨导，电源电压需要通过低阻的缓冲器连接到运算跨导放大器的电源端。对于宽带滤波器而言，缓冲器在不同频率下保持较低的内阻比较困难，增加了滤波器电路的成本和功耗。
[0006]本发明提出了一种新型大范围可调宽带低通滤波器，该低通滤波器采用了两级带宽控制来增加带宽可调范围，Gm-C结构则保证了高带宽。
【发明内容】
[0007]本发明的目的在于克服已有技术的不足之处，提出一种大范围可调宽带低通滤波器，以满足硬盘/光盘读写通道、自适应光纤通讯和认知无线电等系统对大范围可调宽带低通滤波器最大带宽和带宽调节范围的需求。
[0008]本发明提出的大范围可调宽带低通滤波器，其结构如图1所示。该滤波器由两个级联的双二阶滤波器单元101和102组成，滤波器的输入端为双二阶滤波器单元101的输入端，滤波器的输出端为双二阶滤波器单元102的输出端；双二阶滤波器单元101的输出端与双二阶滤波器单元102的输入端相连。[0009]本发明提出的大范围可调宽带低通滤波器中双二阶滤波器单元101由四个跨导可变的运算跨导放大器103-f 103-4以及两个可变电容阵列104-1和104-2组成。双二阶滤波器单元102由四个跨导可变的运算跨导放大器103-5~103-8以及两个可变电容阵列104-3和104-4组成。双二阶滤波器单元101和102的输入端分别为运算跨导放大器103-1和103-5的输入端，而输出端分别为运算跨导放大器103-3和103-7的输出端。运算跨导放大器103-1和103-5的输出端分别与运算跨导放大器103-2和103-6的输入端相连，运算跨导放大器103-1和103-5的输出端分别与运算跨导放大器103-2和103-6的输出端相连；运算跨导放大器103-2的输出端与运算跨导放大器103-3的输入端以及可变电容阵列104-1相连；运算跨导放大器103-6的输出端与运算跨导放大器103-7的输入端以及可变电容阵列104-3相连。运算跨导放大器103-3的输出端与运算跨导放大器103-4的输入端以及可变电容阵列104-2相连；运算跨导放大器103-7的输出端与运算跨导放大器103-8的输入端以及可变电容阵列104-4相连。运算跨导放大器103-4和103-8的输出端分别与运算跨导放大器103-3和103-7的输入端相连。
[0010]其中所运用的运算跨导放大器103-f 103-8具有二阶可调的跨导，提供了 4倍的跨导可调范围。所运用的可变电容阵列104-f 104-4具有27阶可调的电容值，提供了 27倍的电容可调范围。因此，本发明提出的低通滤波器，其带宽可调范围为上述跨导可调范围和电容可调范围的乘积，即108倍。
[0011]本发明中，所采用的跨导可变的运算跨导放大器103-广103-8，其结构如图2所示，由六个跨导单元201-广201-6组成。该运算跨导放大器的差分输入端为跨导单元201-1和201-2的输入端，该运算跨导放大器的差分输出端为跨导单元201-1和201-2的输出端。跨导单元201-1的输出端与跨导单元201-3和201-6的输入端相连，跨导单元201-2的输出端与跨导单元201-4和201-5的输入端相连。跨导单元201-3的输出端与跨导单元201-3的输入端以及跨导单元201-4的输出端相连，跨导单元201-5的输出端与跨导单元201-5的输入端以及跨导单元201-6的输出端相连。
[0012]本发明中，所采用的运算跨导放大器电路中的跨导单元201-广201-6的电路图如图3所示，由三个PMOS晶体管Ml、M3和M5以及三个NMOS晶体管M2、M4和M6组成。该跨导单元的输入端与晶体管Ml和M2的栅极相连，该跨导单元的输出端与晶体管Ml和M2的漏极相连。晶体管M3为PMOS尾电流源，其源极与电源电压Vdd相连，其漏极与晶体管Ml的源极相连于节点A，其栅极由固定电压Vbp提供偏置。晶体管M4为NMOS尾电流源，其源极与地相连，其漏极与晶体管M2的源极相连于节点B，其栅极由固定电压Vbn提供偏置。PMOS晶体管M5为PMOS开关，其源极与晶体管M3的源极相连，其漏极与晶体管M3的漏极相连，其栅极由控制电压匸所控制。NMOS晶体管M6为NMOS开关，其源极与晶体管M4的源极相连，其漏极与晶体管M4的漏极相连，其栅极由控制电压Vc^所控制。
[0013]本发明中，所采用的可变电容阵列104-广104-4，其电路如图4所示，由五个电容crc5和十个晶体管M7~M16组成，Vwtp和Vwtn为运算跨导放大器103-2、103-3、103-6或者103-7的差分输出端。电容C2的电容值为电容Cl电容值的2倍，电容C3的电容值为电容Cl电容值的4倍，电容C4的电容值为电容Cl电容值的8倍，电容C5的电容值为电容Cl电容值的12倍。电容Cl的一端和晶体管M7的漏极相连，电容Cl的另一端和晶体管M8的漏极相连；电容C2的一端和晶体管M9的漏极相连，电容C2的另一端和晶体管MlO的漏极相连；电容C3的一端和晶体管Mll的漏极相连，电容C3的另一端和晶体管M12的漏极相连；电容C4的一端和晶体管M13的漏极相连，电容C4的另一端和晶体管M14的漏极相连；电容C5的一端和晶体管M15的漏极相连，电容C5的另一端和晶体管M16的漏极相连。晶体管M7和M8的栅极由电压Nc0控制，晶体管M9和MlO的栅极由电压Vca控制，晶体管Mll和M12的栅极由电压\2控制，晶体管M13和M14的栅极由电压V。控制，晶体管M15和M16的栅极由电压Ve4控制。晶体管M7、M9、M11、M13、M15的源极与运算跨导放大器103-2、103-3、103-6或者103-7的差分输出其中一端相连，晶体管M8、M10、M12、M14、M16的源极与运算跨导放大器103-2、103-3、103-6或者103-7的差分输出另一端相连。
[0014]本发明所述的大范围可调宽带低通滤波器，采用了 Gm-C开环结构，具有很高的带宽；所述的运算跨导放大器为单级结构，其电路简单寄生参数小，具有很好的高频性能；所述的运算跨导放大器的跨导值和可变电容阵列的电容值均可调节，提供了较大的带宽可调范围。
[0015]综上所述，本发明所述的低通滤波器同时具有较大的带宽可调范围以及很高的最大带宽，能够满足不同系统对最大带宽和带宽调节范围的需求。
【专利附图】
【附图说明】
[0016]图1为本发明提出的大范围可调宽带低通滤波器的结构图。
[0017]图2为本发明提出的大范围可调宽带低通滤波器中运算跨导放大器的结构图。
[0018]图3为本发明的运算跨导放大器(图2)中跨导单元的电路图。
[0019]图4为本发明提出的大范围可调宽带低通滤波器中可变电容阵列的电路图。
【具体实施方式】
[0020]本发明提出的大范围可调宽带低通滤波器，其结构如图1所示。硬盘读写通道一般采用巴特沃兹滤波器，因此本发明提出的低通滤波器也为巴特沃兹滤波器。本发明提出的滤波器其传输函数为:
【权利要求】
1.一种大范围可调宽带低通滤波器，其特征在于由两个级联的双二阶滤波器单元(101，102)组成，滤波器的输入端为第一双二阶滤波器单元(101)的输入端，滤波器的输出端为第二双二阶滤波器单元(102)的输出端；第一双二阶滤波器单元(101)的输出端与第二双二阶滤波器单元(102)的输入端相连；其中: 第一双二阶滤波器单元(101)由四个跨导可变的运算跨导放大器(103-广103-4)以及两个可变电容阵列(104-1、104-2)组成，第二双二阶滤波器单元(102)由四个跨导可变的运算跨导放大器(103-5~103-8)以及两个可变电容阵列(104-3、104-4)组成；第一双二阶滤波器单元(101)和第二双二阶滤波器单元(102)的输入端分别为第一运算跨导放大器(103-1)和第五运算跨导放大器(103-5)的输入端，而输出端分别为第三运算跨导放大器(103-3)和第七运算跨导放大器(103-7)的输出端；第一运算跨导放大器(103-1)和第五运算跨导放大器(103-5)的输出端分别与第二运算跨导放大器(103-2)和第六运算跨导放大器(103-6)的输入端相连，第一运算跨导放大器(103-1)和第五运算跨导放大器(103-5)的输出端分别与第二运算跨导放大器(103-2)和第六运算跨导放大器(103-6)的输出端相连；第二运算跨导放大器(103-2)的输出端与第三运算跨导放大器(103-3)的输入端以及第一可变电容阵列(104-1)相连；第六运算跨导放大器(103-6)的输出端与第七运算跨导放大器(103-7)的输入端以及第三可变电容阵列(104-3)相连；第三运算跨导放大器(103-3)的输出端与第四运算跨导放大器(103-4)的输入端以及第二可变电容阵列(104-2)相连；第七运算跨导放大器(103-7)的输出端与第八运算跨导放大器(103-8)的输入端以及第四可变电容阵列(104-4)相连；第四运算跨导放大器(103-4)和第八运算跨导放大器(103-8)的输出端分别与第三运算跨导放大器(103-3)和第七运算跨导放大器(103-7)的输入端相连； 其中，八个运算跨导放大器(103-f 103-8)具有二阶可调的跨导，提供4倍的跨导可调范围；四个可变电容阵列(104-f 104-4)具有27阶可调的电容值，提供27倍的电容可调范围。
2.根据权利要求1所述的大范围可调宽带低`通滤波器，其特征在于:所采用的跨导可变的运算跨导放大器(103-f 103-8)，每个均由六个跨导单元(201-f 201-6)组成；该运算跨导放大器的差分输入端为第一跨导单元(201-1)和第二跨导单元(201-2)的输入端，该运算跨导放大器的差分输出端为第一跨导单元(201-1)和第二跨导单元(201-2)的输出端；第一跨导单元(201-1)的输出端与第三跨导单元(201-3)和第六跨导单元(201-6)的输入端相连，第二跨导单元(201-2)的输出端与第四跨导单元(201-4)和第五跨导单元(201-5)的输入端相连；第三跨导单元(201-3)的输出端与第三跨导单元(201-3)的输入端以及第四跨导单元(201-4)的输出端相连，第五跨导单元(201-5)的输出端与第五跨导单元(201-5)的输入端以及第六跨导单元(201-6)的输出端相连。
3.根据权利要求2所述的大范围可调宽带低通滤波器，其特征在于:所采用的运算跨导放大器电路中的六个跨导单元(201-广201-6)，均由三个PMOS晶体管(Ml、M3和M5)以及三个NMOS晶体管(M2、M4和M6)组成；该跨导单元的输入端与第一晶体管(Ml)和第二晶体管(M2)的栅极相连，该跨导单元的输出端与第一晶体管(Ml)和第二晶体管(M2)的漏极相连；第三晶体管(M3)为PMOS尾电流源，其源极与电源电压Vdd相连，其漏极与第一晶体管(Ml)的源极相连于节点A，其栅极由固定电压Vbp提供偏置；第四晶体管(M4)为NMOS尾电流源，其源极与地相连，其漏极与第二晶体管(M2)的源极相连于节点B，其栅极由固定电压Vbn提供偏置；第五晶体管(M5)为PMOS开关，其源极与第三晶体管(M3)的源极相连，其漏极与第三晶体管(M3)的漏极相连，其栅极由控制电压V~所控制；第六晶体管(M6)为NMOS开关，其源极与第四晶体管(M4)的源极相连，其漏极与第四晶体管(M4)的漏极相连，其栅极由控制电压Vctj所控制。
4.根据权利要求3所述的大范围可调宽带低通滤波器，其特征在于:所采用的可变电容阵列(104-f 104-4 )，均由五个电容(Cf C5 )和十个晶体管(M7~M16 )组成，Voutp和Vtjutn为第二、第三、第六或者第七运算跨导放大器(103-2、103-3、103-6或者103-7)的差分输出端；第二电容(C2)的电容值为第一电容(Cl)电容值的2倍，第三电容(C3)的电容值为第一电容(Cl)电容值的4倍，第四电容(C4)的电容值为第一电容(Cl)电容值的8倍，第五电容(C5)的电容值为电容第一(Cl)电容值的12倍；第一电容(Cl)的一端和第七晶体管(M7)的漏极相连，第一电容(Cl)的另一端和第八晶体管(M8)的漏极相连；第二电容(C2)的一端和第九晶体管(M9)的漏极相连，第二电容(C2)的另一端和第十晶体管(MlO)的漏极相连；第三电容(C3)的一端和第十一晶体管(Mll)的漏极相连，第三电容(C3)的另一端和第十二晶体管(M12)的漏极相连；第四电容(C4)的一端和第十三晶体管(M13)的漏极相连，第四电容(C4)的另一端和第十四晶体管(M14)的漏极相连；第五电容(C5)的一端和第十五晶体管(M15)的漏极相连，第五电容(C5)的另一端和第十六晶体管(M16)的漏极相连；第七、第八晶体管(M7和M8)的栅极由电压V。。控制，第九、第十晶体管(M9和M10)的栅极由电压Vcl控制，第十一、第十二晶体管(Mil和M12)的栅极由电压Ve2控制，第十三、第十四晶体管(M13和M14)的栅极由电压Ve3控制，第十五、第十六晶体管(M15和M16)的栅极由电压Vc4控制；第七、第九、第十一、第十三、第十五晶体管(M7、M9、Mil、M13、M15)的源极与第二、第三、第六或者第七 运算跨导放大器(103-2、103-3、103-6或者103-7)的差分输出其中一端相连，第八、第十、第十二、第十四、第十六晶体管(M8、M10、M12、M14、M16)的源极与第二、第三、第六或者第七运算跨导放大器(103-2、103-3、103-6或者103-7)的差分输出另一端相连。
【文档编号】H03H7/12GK103701428SQ201310749101
【公开日】2014年4月2日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】林楠, 东尚青, 洪志良 申请人:复旦大学