采样保持电路的制作方法
【专利摘要】本发明公开了一种采样保持电路，包括采样场效应管及保持电容，外部信号输入采样场效应管的源极，采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，保持电容的另一端接地；其中，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，补偿电压产生子电路产生一个固定的电压输入至加法子电路，外部信号输入加法子电路，且加法子电路将固定电压及外部信号的电压相加并输出一叠加后的电压至栅压自举子电路，栅压自举子电路分别与加法子电路的输出端、采样场效应管的栅极及外部电源连接，并将其输出的电压加载至采样场效应管的栅极。本发明的采样保持电路提高了采样场效应管的线性度，降低了其等效输出阻抗，保证了采样速度及采样输出的精度。
【专利说明】采样保持电路
【技术领域】
[0001]本发明涉及集成电路领域，更具体地涉及一种采样保持电路。
【背景技术】
[0002]在数字电路处理速度极大提高的情况下，如何加速采样模拟信号并对其进行量化，是系统能高度集成的一个重要环节。采样保持电路是实现从模拟到数字转换的重要接口，传统的采样保持电路由MOS (金属氧化物半导体)开关与保持电容构成，而MOS开关作为采样保持电路至关重要的的单元，其性能高低限制了模数转化的速度与精度。随着采样频率的增高，传统结构的MOS开关的线性度不断下降，制约了采样保持电路的动态范围，无法满足高速度，高性能模数转换器对采样信号动态性能的要求。具体地，采样开关(即MOS开关)在采样时的等效阻抗为
[0003]
【权利要求】
1.一种采样保持电路，包括采样场效应管及保持电容，外部信号输入所述采样场效应管的源极，所述采样场效应管的栅极与外部电源连接，其漏极与保持电容的一端连接，并输出采样后的信号，所述保持电容的另一端接地；其特征在于，还包括补偿电压产生子电路、加法子电路及栅压自举子电路，所述补偿电压产生子电路产生一个固定的电压输入至所述加法子电路，外部信号输入所述加法子电路，且所述加法子电路将所述补偿电压产生子电路输出的固定电压及外部信号的电压相加并输出一叠加后的电压至所述栅压自举子电路，所述栅压自举子电路分别与所述加法子电路的输出端、采样场效应管的栅极及外部电源连接，以使得所述栅压自举子电路输出的电压加载至所述采样场效应管的栅极。
2.如权利要求1所述的采样保持电路，其特征在于，还包括时钟产生子电路，所述时钟产生子电路与所述栅压自举子电路连接，所述时钟产生子电路输出时钟脉冲控制所述栅压自举子电路的工作时序。
3.如权利要求2所述的采样保持电路，其特征在于，所述时钟产生子电路具有第一时钟输出端与第二时钟输出端，所述第一时钟输出端与第二时钟输出端输出互补的时钟脉冲。
4.如权利要求3所述的采样保持电路，其特征在于，所述加法子电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及放大器，所述第一电阻的一端与所述补偿电压产生子电路连接，另一端与所述放大器的正向输入端连接，外部信号输入所述第二电阻的一端，所述第二电阻的另一端与所述放大器的正向输入端连接，所述第三电阻的一端与所述放大器的正向输入端连接，另一端接地，所述第四电阻的一端与所述放大器的反向输入端连接，另一端接地，所述第五电阻的一端与所述放大器的反向输入端连接，另一端与所述放大器的输出端连接。
5.如权利要求4所述的采样保持电路，其特征在于，所述第一电阻、第二电阻及第五电阻具有相同的阻值，且所述第五电阻、第四电阻并联后的电阻值与所述第一电阻、第二电阻及第三电阻并联后的电阻值相等。
6.如权利要求5所述的采样保持电路，其特征在于，所述栅压自举子电路包括第一开关、第二开关、第三开关、第四开关、第五开关及第一电容，所述第一开关一端与所述放大器的输出端连接，另一端与所述第一电容的一端连接，所述第二开关一端与所述第一电容的一端连接，另一端接地，所述第一电容的另一端与所述第三开关及第四开关的一端连接，所述第三开关的另一端与外部电源连接，所述第四开关的另一端与所述采样场效应管的栅极连接，所述第五开关的一端与所述采样场效应管的栅极连接，另一端接地。
7.如权利要求6所述的采样保持电路，其特征在于，所述第二开关、第三开关及第五开关的控制端均与所述第一时钟输出端连接，所述第一开关及第四开关的控制端均与所述第二时钟输出端连接，且各个所述开关均在其控制端的时钟脉冲为高电平时闭合。
【文档编号】H03M1/54GK103762985SQ201410019131
【公开日】2014年4月30日 申请日期:2014年1月16日 优先权日:2014年1月16日
【发明者】杨保顶, 邹铮贤 申请人:四川和芯微电子股份有限公司